JPS643339B2 - - Google Patents

Info

Publication number
JPS643339B2
JPS643339B2 JP55173537A JP17353780A JPS643339B2 JP S643339 B2 JPS643339 B2 JP S643339B2 JP 55173537 A JP55173537 A JP 55173537A JP 17353780 A JP17353780 A JP 17353780A JP S643339 B2 JPS643339 B2 JP S643339B2
Authority
JP
Japan
Prior art keywords
semiconductor
film
protective film
deposited
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55173537A
Other languages
English (en)
Other versions
JPS5796536A (en
Inventor
Toshitaka Torikai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55173537A priority Critical patent/JPS5796536A/ja
Publication of JPS5796536A publication Critical patent/JPS5796536A/ja
Publication of JPS643339B2 publication Critical patent/JPS643339B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は半導体表面保護膜の形成方法に関する
ものである。
半導体表面保護膜は、一般に陽極酸化法もしく
はプラズマ励起酸化法によつて形成している。陽
極酸化法は、半導体を電解溶液に浸し、半導体と
該半導体に対向する電極との間に電圧を印加する
ことによつて該半導体を酸化する方法であり、た
かだか100℃以下の低温で半導体表面保護を行な
えるという利点を有する。しかし、この方法は電
解溶液のPH値の変動や電解溶液中の不純物によつ
て形成される半導体表面保護膜の電気的特性が不
安定となる。また、半導体表面保護膜中に多量の
水を含み易く、したがつて熱処理に対して著しく
弱いという欠点を有する。プラズマ励起酸化法
は、半導体を酸素プラズマにさらすことによつて
該半導体表面を酸化し、半導体表面保護膜を形成
する方法であるが、半導体を加熱した状態で行な
うことが通常であり、また、加熱しない場合にお
いても、プラズマによつて半導体表面近傍が加熱
される。したがつて例えば加熱によつて容易に分
解しやすい化合物半導体においては、半導体表面
の化学的量論比(ストイキオメトリー)がずれて
しまう。そのため、形成される半導体表面保護膜
の組成は不均一になり易く、特に保護膜と半導体
との界面ではその不均一性は著しい。上記のよう
に熱に弱い半導体に対しては、低温で保護膜を形
成することが望ましいが、低温で保護膜を形成で
きる陽極酸化法の欠点についてはすでに述べた。
低温で保護膜を形成できる他の方法としては、プ
ラズマCVD法があげられる。プラズマCVD法
は、高周波放電によつて反応ガスの分解反応を促
進させ、反応生成物を半導体表面上にたい積させ
る方法で、反応生成物は酸化シリコン膜や窒化シ
リコン膜が一般的である。しかしながら、プラズ
マCVD法で形成した膜には反応ガスに含まれる
水素などを多量に含み易く、したがつて熱的にも
不安定な膜になり易い。
上記の一般的な欠点を解決すべく、GaAs半導
体表面にAl金属を蒸着して直流放電によつて二
層酸化する方法が、第25回応用物理学関係連合講
演会講演予稿集第463頁(1978年)に提示されて
いる。しかし、かかる方法においても、Alと
GaAsとの界面付近における酸化機構が複雑であ
るために、界面に不完全酸化層を残し、均一な界
面組成を得る事が困難であつた。
本発明は、上記の欠点を除去することを目的と
した、すなわち、比較的低温で形成でき、かつ変
成層を含まない急峻な界面が形成でき、更に熱的
にも安定な半導体保護膜の形成方法を提供するも
のである。
本発明は真空中にて、化合物半導体表面上に、
該半導体の構成元素の一部を蒸着し、該半導体を
外気にさらすことなくただちに酸素を含む気体も
しくは酸素ガスの高周波プラズマ励起放電中にさ
らすことによつて該半導体表面上に蒸着した物質
被膜を酸化することを特徴とする半導体表面保護
膜の形成方法である。さらに本発明のもう1つの
方法は、真空中にて化合物半導体表面上に、該半
導体の構成元素の一部を蒸着し、該半導体を外気
にさらすことなくただちに窒素を含む気体もしく
は窒素ガスの高周波プラズマ励起放電中にさらす
ことによつて該半導体表面上に蒸着した物質被膜
を窒化することを特徴とする半導体表面保護膜の
形成方法である。
本発明によれば、真空中でまず化合物半導体上
に該半導体の構成元素の一部を蒸着する。前述の
第25回応用物理学関係連合講演会講演予稿集第
463頁(1978年)に提示されているようなGaAs
表面上に、半導体構成元素とは異なるAlを蒸着
する場合は、次工程である酸化もしくは窒化を行
う以前に、Al金属とGaAs半導体との界面反応が
生じてしまい、急峻な界面を得る事が困難であ
る。AlとGaAsとの反応により界面にAlAsが形
成され、Gaが遊離する。この様な現象は他の半
導体を用いた場合においても生じる。本発明で
は、半導体構成元素の一部を蒸着するため、上記
の様な界面反応は生じ難く、従つて急峻な組成変
化を有する界面が得られる。また、半導体を加熱
する必要がないため、表面の熱劣化は本発明によ
れば生じない。更に、蒸着は通常10-5Torr以上
の高真空で行われるため、プラズマ励起酸化法や
プラズマCVD法のように10-1〜102Torrの低真空
で行われる保護膜形成法に比べて、真空中の残留
不純物による悪影響は著しく低減できる。
次いで蒸着被膜を有する半導体を装置外に取り
出さないでただちに高周波プラズマ励起放電によ
つて酸化あるいは窒化する。前述の第25回応用物
理学関係連合講演会講演予稿集第463頁(1978年)
に提示されているような直流放電では、気体分子
の励起が不充分であるのに対し、本発明では、高
周波放電により、気体分子の励起が充分に行われ
るため、酸化あるいは窒化がほぼ完全に行われ
る。従つて界面に不完全な変成領域を形成するこ
となく急峻な界面を有する保護膜が形成される。
また、大気にさらされないため、大気不純物によ
る汚染がない。蒸着被膜におおわれた状態での酸
化あるいは窒化であるため、半導体表面の損傷が
ない、熱的に安定等の利点が得られる。
以下、図を参照しながら実施例を用いて本発明
をより詳細に説明する。
第1図は、本発明に用いた半導体表面保護膜の
形成装置の一実施例を示すもので対向する1対の
平板電極2と3を有するプラズマ放電容器4の任
意の部分に蒸着源8を具備している。蒸着源8は
1つに限らない。蒸着源8により半導体1は蒸着
に供されたのち、ただちに、ガス導入口5より導
入した酸素もしくは酸素を含む気体、あるいは、
窒素を含む気体もしくは窒素を高周波電源7によ
りプラズマ励起し、半導体1の表面上の蒸着金属
もしくは非金属を酸化もしくは窒化する。第1図
に示した半導体表面保護膜形成装置を用いて、ま
ず砒化ガリウム化合物半導体表面上に保護膜を形
成した例を示す。蒸着源8に純度セブンナインス
のガリウム金属を装備し、放電容器4の中をイオ
ンポンプにより排気口9を通して2×10-8Torr
まで排気した後、ガリウム金属を砒化ガリウム半
導体1に200Åの厚さで蒸着した。蒸着時のガリ
ウム蒸気圧は4×10-7Torrであり、蒸着時間は
15秒であつた。蒸着時に砒化ガリウムの加熱は行
なつていない。蒸着終了後、再び容器4を2×
10-8Torrまで排気し、次いでガス導入口5より
アルゴンガスで10%に希釈された酸素ガスを
0.1Torr導入し、高周波電源7により、電極2と
3の間にプラズマを発生させ、ガリウム金属の蒸
着された砒化ガリウム半導体1を表面から酸化さ
せ、該砒化ガリウム半導体上に酸化ガリウムから
なる表面保護膜を形成した。酸化ガリウム表面保
護膜形成時、加熱は行なつていない。形成した酸
化ガリウム膜を、アルゴンイオンエツチングをし
ながら該酸化ガリウム膜の深さ方向にオージエ分
析を行なつたところ、第2図に示すように膜の組
成は均一で、かつ、酸化ガリウムと砒化ガリウム
との界面は非常に急峻で、かつ、異常な組成の変
動は見られない。また、熱処理にも非常に安定で
600℃の熱処理を30分間行なつても第2図にみる
深さ方向の膜組成は変わらなかつた。
次の実施例として燐化インジウム半導体の表面
保護膜を形成した。蒸着源8に純度セブンナイン
スのインジウム金属を装備し、放電容器4の中を
イオンポンプにより排気口9を通して2×
10-8Torrまで排気した後、インジウム金属を燐
化インジウム半導体1に160Åの厚さで蒸着した。
蒸着時のインジウム蒸気圧は1×10-7Torrであ
り、30秒間蒸着を行なつた。蒸着時に燐化インジ
ウム半導体の加熱は行なつていない。蒸着終了
後、再び容器4を2×10-8Torrまで排気し、次
いでアンモニアガスを0.5Torr導入し、電力
200Wでアンモニアプラズマを発生させ、燐化イ
ンジウム表面上のインジウム金属を窒化した。窒
化時間は20分間であつた。窒化の時に、燐化イン
ジウム半導体1は加熱体6により250℃に加熱し
たが、該温度下では燐化インジウムは熱劣化して
いなかつた。アンモニアプラズマによつて形成さ
れた窒化インジウムからなる表面保護膜をアルゴ
ンイオンエツチングをしながら該窒化インジウム
膜の深さ方向にオージエ分析を行なつたところ、
第3図に示すように膜の組成は均一で、かつ窒化
インジウムと燐化インジウムとの界面は非常に急
峻である。また600℃の熱処理を30分間行なつて
も膜組成の変動はみられず、安定であつた。
以上のように、本発明によれば低温で保護膜を
形成することができ、かつ、高真空における蒸着
により残留不純物による汚染の影響を著しく低減
し、かつ膜形成の均一な熱的にも安定した半導体
表面保護膜が得られるという種々の利点を有す
る。
【図面の簡単な説明】
第1図は、本発明に用いた半導体表面保護膜の
形成装置の一実施例を示すもので、1は半導体、
2は上部電極、3は下部電極、4は容器、5はガ
ス導入口、6は加熱体、7は高周波電源、8は蒸
着源、9はガス排気口である。第2図は第1図に
示した装置により砒化ガリウム半導体上に酸化ガ
リウム膜を形成したときの該酸化ガリウム膜の深
さ方向の膜組成を示すものである。第3図は第2
図と同様に燐化インジウム半導体上に窒化インジ
ウム膜を形成したときの該窒化インジウム膜の深
さ方向の膜組成を示すものである。

Claims (1)

  1. 【特許請求の範囲】 1 真空中にて化合物半導体表面上に、該半導体
    の構成元素の一部を蒸着し、該半導体を外気にさ
    らすことなくただちに酸素を含む気体もしくは酸
    素ガスの高周波プラズマ励起放電中にさらすこと
    によつて該半導体表面上に蒸着した物質被膜を酸
    化することを特徴とする半導体表面保護膜の形成
    方法。 2 真空中にて、化合物半導体表面上に、該半導
    体の構成元素の一部を蒸着し、該半導体を外気に
    さらすことなくただちに窒素を含む気体もしくは
    窒素ガスの高周波プラズマ励起放電中にさらすこ
    とによつて該半導体表面上に蒸着した物質被膜を
    窒化することを特徴とする半導体表面保護膜の形
    成方法。
JP55173537A 1980-12-09 1980-12-09 Forming method for semiconductor surface protective film Granted JPS5796536A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55173537A JPS5796536A (en) 1980-12-09 1980-12-09 Forming method for semiconductor surface protective film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55173537A JPS5796536A (en) 1980-12-09 1980-12-09 Forming method for semiconductor surface protective film

Publications (2)

Publication Number Publication Date
JPS5796536A JPS5796536A (en) 1982-06-15
JPS643339B2 true JPS643339B2 (ja) 1989-01-20

Family

ID=15962363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55173537A Granted JPS5796536A (en) 1980-12-09 1980-12-09 Forming method for semiconductor surface protective film

Country Status (1)

Country Link
JP (1) JPS5796536A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057634A (ja) * 1983-09-08 1985-04-03 Agency Of Ind Science & Technol 表面保護膜形成方法

Also Published As

Publication number Publication date
JPS5796536A (en) 1982-06-15

Similar Documents

Publication Publication Date Title
EP0536664B1 (en) A method for forming a thin film
JPH04226025A (ja) シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法
Ito et al. Plasma‐enhanced thermal nitridation of silicon
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
EP0732731A2 (en) Treatment of a titanium nitride layer to improve resistance to elevated temperatures
JP3046643B2 (ja) 半導体装置の製造方法
JP2540489B2 (ja) 半導体装置の製造方法
WO1990010728A1 (en) Method of producing thin film
JPS5884111A (ja) ケイ素の改良されたプラズマ析出法
JPS643339B2 (ja)
JP4966582B2 (ja) 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
JP3718297B2 (ja) 薄膜作製方法および薄膜作製装置
JPH0574763A (ja) ゲート絶縁膜の形成方法
JPH05326477A (ja) 半導体基板表面のハロゲン除去方法
KR20020012163A (ko) 낮은 버퍼 옥사이드를 가진 높은 유전율 유전체 적층형성을 위한 방법
JPS6057634A (ja) 表面保護膜形成方法
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체
JPH058271B2 (ja)
JP2983244B2 (ja) 表面処理方法
JP2000353780A (ja) 容量素子の製造方法及び容量素子
JPH0587190B2 (ja)
JPS6294942A (ja) 薄膜の製造方法
JPH01145809A (ja) 電極形成方法
JPH06349801A (ja) 表面処理方法
JPS59218732A (ja) 半導体保護膜形成方法