JPS642555Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案の全波整流回路に関する。

第１図に示すように、基準電圧（Vo）に対す
る交流入力信号１が、基準電圧（Vo）に対し一
定値（△Ｖ）を有する上限値（V_H）以上である
が、下限値（V_L）以下であるかを判別する場合
には、一般に交流入力信号１が上限値（V_H）よ
り大きいことを判定する第１の判定手段と、交流
入力信号１が下限値（V_L）より小さいことを判
定する第２の判定手段とを設けている。このため
判定手段が複雑になる欠点がある。そこで交流入
力信号１を全波整流した信号２にすると、前記判
定手段の構成が簡単になる。

本考案はかかる点に鑑み考案されたものにし
て、以下本考案の一実施例を図面に基いて説明す
る。第２図は本考案による装置の電気回路図であ
る。この図面において、３，４は正負の直流電源
端子にして、該端子間には、たとえば3Vの電池
が接続される。５，６は同一の抵抗値を有する抵
抗であり、その各一端は正又は負の直流電源端子
３又は４に接続される。該一対の抵抗の他端間に
は、PNPトランジスタ７のエミツタ・コレクタ
及びNPNトランジスタ８のコレクタ・エミツタ
が並列接続される。両トランジスタのベースは共
通接続されて、、共通ベース端子９となり、該端
子は交流信号入力端子１０となる。PNPトラン
ジスタ７のコレクタ端子１１は全波整流出力端子
１２となり、両トランジスタのコレクタ・エミツ
タ間即ち一対の抵抗５，６の他端間には、両トラ
ンジスタの動作を安定にし、且各エミツタ電位を
安定化するために抵抗１３を設けている。該抵抗
の両端電圧は、両トランジスタのベース・エミツ
タ間閾電圧の和以上に設定されている。

以上の構成において、入力端子１０の基準電圧
（Vo）は、電源電圧3Vに対し1.5Vに設定されて
おり、又両トランジスタの増巾度は各エミツタ抵
抗５，６が大きいのでほぼ１である。

而して入力端子３に基準電圧（Vo）より大き
い正の半波が到来するときには、NPNトランジ
スタ８が導通し、PNPトランジスタ７が遮断す
る。このため、、出力端子１２には正半波入力信
号１ａと同じ大きさの正の出力２ａが表われる。
これに対し、入力端子１０に基準電圧（Vo）よ
り小さい負の半波の到来するときには、NPNト
ランジスタ８が遮断し、PNPトランジスタ７が
導通する。該PNPトランジスタは入力負半波信
号１ｂが負方向に深くなるにつれて、直線的にそ
のコレクタ電流が増加するので、出力端子１２に
は、入力負半波信号１ｂと対称の正の出力２ｂが
表われる。

かくして出力端子１２には入力信号１を全波整
流した出力信号２が表われる。

而して全波整流回路として、一般に４個のダイ
オードをブリツジ接続した回路が用いられている
が、ダイオードによるドロツプ電圧が入力信号に
対し大きく、またその整流出力として交流入力の
負半波分のみを正に反転した出力が得られない欠
点があり、特に小さな交流入力に対して使用でき
ない。

以上の如く本考案によれば、ダイオードブリツ
ジ回路にては十分に整流できない小さな交流入力
信号を、その正半波はそのままの出力として、又
負半波は正に反転した出力として取出すことがで
きる。

【図面の簡単な説明】

第１図は交流入力信号及び全波整流信号の波形
図、第２図は本考案による全波整流回路図であ
る。 ５，６……抵抗、７……PNPトランジスタ、
８……NPNトランジスタ、１０……交流信号の
入力端子、１２……全波整流出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. 同一抵抗値を有する一対の抵抗の一端を夫々一
   対の直流電源端子に接続すると共に前記一対の抵
   抗の他端間に、PNPトランジスタのコレクタ・
   エミツタ及びNPNトランジスタのエミツタ・コ
   レクタを並列接続し、且両トランジスタの共通ベ
   ース端子を交流信号入力端子とし、PNPトラン
   ジスタのコレクタ端子又はエミツタ端子を全波整
   流出力端子にしたことを特徴とする全波整流回
   路。