JPS6425231U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図は従来例を示す回路図である。 １，３……電源端、２……出力端、４，５……
入力端、６，７……制御端、９，１０，１２，１
４，１５，１７，１９，２３，２４，２６，２８
，３２，３３，３７，３８，３９，４０，４２…
…ｎｐｎ型トランジスタ、８，１１，１３，１６
，１８，２０，２１，２５，２７，２９，３０，
３４，３５，４１，４３，４４……抵抗、２２，
３１，３６……ｐｎｐ型トランジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 一端を高電位端に接続した第一の抵抗の他端に
   第一のトランジスタのコレクタ・ベースを接続し
   、 第二のトランジスタのコレクタ・ベースを前記
   第一のトランジスタのエミツタに接続し、 第二の抵抗の一端を前記第二のトランジスタの
   エミツタに、他端を低電位端にそれぞれ接続し、 第三のトランジスタのコレクタを高電位端に、
   ベースを前記第一の抵抗と前記第一のトランジス
   タの接続点に、エミツタを第三、第四、第五の抵
   抗の一端に各々接続し、 前記第三の抵抗の他端を低電位端に、前記第四
   の抵抗の他端を第四のトランジスタのベースに、
   前記第五の抵抗の他端を第五のトランジスタのベ
   ースにそれぞれ接続し、第六、第七のトランジス
   タの各々のエミツタの接続点を前記第四のトラン
   ジスタのコレクタに接続し、 前記第四のトランジスタのエミツタを、第六の
   抵抗を介して低電位端に接続し、 前記第六のトランジスタのコレクタを高電位端
   に、ベースを第一の入力端にそれぞれ接続し、 前記第七のトランジスタのコレクタ・ベースと
   第八のトランジスタのコレクタ・ベースの接続点
   を第十のトランジスタのコレクタと第十一のトラ
   ンジスタのベースにそれぞれ接続し、 前記第十のトランジスタのエミツタを、第七の
   抵抗を介して高電位端に接続し、 前記第八のトランジスタと第九のトランジスタ
   のエミツタ同士の接続点を前記第五のトランジス
   タのコレクタに接続し、 前記第九のトランジスタのコレクタを高電位端
   に、ベースを第二の入力端にそれぞれ接続し、 前記第五のトランジスタのエミツタを、第八の
   抵抗を介して低電位端に接続し、 前記第四のトランジスタのベースを、第十二の
   トランジスタのコレクタと第十三、十四のトラン
   ジスタの各々のベースにそれぞれ接続し、 前記第十二のトランジスタのエミツタを低電位
   端に、第十二のトランジスタのベースを第九の抵
   抗を介して第一の制御端にそれぞれ接続し、 前記第五のトランジスタのベースを第十五のト
   ランジスタのコレクタと第十六、十七のトランジ
   スタの各々のベースにそれぞれ接続し、 前記第十五のトランジスタのエミツタを低電位
   端に、ベースを第十の抵抗を介して第二の制御端
   にそれぞれ接続し、 前記第十のトランジスタのベースを第十八のト
   ランジスタのコレクタ・ベースと第十九のトラン
   ジスタのベースとにそれぞれ接続し、 前記第十八のトランジスタのエミツタを第十一
   の抵抗を介して高電位端に接続し、 前記第十九のトランジスタのエミツタを、第十
   二の抵抗を介して高電位端に接続し、 前記第十三、十六のトランジスタの各々のコレ
   クタを前記第十八のトランジスタのコレクタ・ベ
   ースに、前記第十三、十六のトランジスタの各々
   のエミツタの接続点を第十三の抵抗を介して低電
   位端にそれぞれ接続し、 前記第十一のトランジスタのコレクタを高電位
   端に、前記第十一のトランジスタのエミツタと第
   二十のトランジスタのエミツタの接続点を、前記
   第十四、十七のトランジスタの各々のコレクタの
   接続点に、前記第十四、十七のトランジスタの各
   々のエミツタを第十四の抵抗を介して低電位端に
   それぞれ接続し、 前記第十九のトランジスタのコレクタを前記第
   二十のトランジスタのコレクタと第二十一のトラ
   ンジスタのベースにそれぞれ接続し、 前記第二十一のトランジスタのコレクタを高電
   位端に、エミツタを出力端と第十五の抵抗の一端
   に接続し、 前記第十五の抵抗の他端を前記第二十のトラン
   ジスタのベースと第十六の抵抗を介して低電位端
   にそれぞれ接続したことを特徴とするスイツチ回
   路。