JPS6424882U - - Google Patents
Info
- Publication number
- JPS6424882U JPS6424882U JP11908887U JP11908887U JPS6424882U JP S6424882 U JPS6424882 U JP S6424882U JP 11908887 U JP11908887 U JP 11908887U JP 11908887 U JP11908887 U JP 11908887U JP S6424882 U JPS6424882 U JP S6424882U
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic substrate
- grooves
- pattern
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
第1図は本考案の第1実施例を示す図、第2図
は本考案の作用説明図、第3図は本考案の第2実
施例を示す図、第4図は従来技術の説明図である
。 第1図において、1はセラミツク基板、2はパ
ターン、3は貫通孔、4,5,6,7は溝である
。
は本考案の作用説明図、第3図は本考案の第2実
施例を示す図、第4図は従来技術の説明図である
。 第1図において、1はセラミツク基板、2はパ
ターン、3は貫通孔、4,5,6,7は溝である
。
Claims (1)
- 【実用新案登録請求の範囲】 セラミツク基板1の表裏に形成した混成集積回
路のパターン2を接続するスルーホールやリード
端子用穴などの貫通孔3を穿設し、 該貫通孔3に沿つてその周縁に、 複数個の溝4,5,6,7を形成したことを特
徴とするセラミツク基板の構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11908887U JPS6424882U (ja) | 1987-08-03 | 1987-08-03 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11908887U JPS6424882U (ja) | 1987-08-03 | 1987-08-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6424882U true JPS6424882U (ja) | 1989-02-10 |
Family
ID=31364013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11908887U Pending JPS6424882U (ja) | 1987-08-03 | 1987-08-03 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6424882U (ja) |
-
1987
- 1987-08-03 JP JP11908887U patent/JPS6424882U/ja active Pending