JPS6412163B2 - - Google Patents

Info

Publication number
JPS6412163B2
JPS6412163B2 JP55041539A JP4153980A JPS6412163B2 JP S6412163 B2 JPS6412163 B2 JP S6412163B2 JP 55041539 A JP55041539 A JP 55041539A JP 4153980 A JP4153980 A JP 4153980A JP S6412163 B2 JPS6412163 B2 JP S6412163B2
Authority
JP
Japan
Prior art keywords
output
circuit
digital
variable gain
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55041539A
Other languages
Japanese (ja)
Other versions
JPS56139025A (en
Inventor
Mitsuru Yamaura
Ryotaro Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP4153980A priority Critical patent/JPS56139025A/en
Publication of JPS56139025A publication Critical patent/JPS56139025A/en
Publication of JPS6412163B2 publication Critical patent/JPS6412163B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は電力系統を保護する保護継電器に係わ
り、特にマイクロコンピユータ等のデジタル演算
処理装置を用いて構成した保護継電器に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a protective relay for protecting an electric power system, and particularly to a protective relay constructed using a digital processing device such as a microcomputer.

近年、半導体技術の進歩に伴い電力系統を保護
する保護継電装置として、マイクロコンピユータ
等のデジタル演算処理装置を用いて構成したいわ
ゆるデジタル保護継電装置が実用化されつつあ
る。また、従来より保護継電装置は、2つの異つ
たタイプの保護継電器により構成されている。そ
の1つは、電力系統に発生した事故のうち、該保
護継電装置の保護範囲内に発生した事故のみを検
出する保護継電器で通称主リレーと呼ばれてい
る。この主リレーは、複雑な電力系統の事故現象
から保護範囲内の事故のみを識別する必要があ
り、その判定部としては高度な演算処理機能が要
求される。また、もう1つはフエイルセーフリレ
ーと呼ばれているもので、その責務は電力系統が
正常な際における、主リレーの誤動作による電力
系統の誤しや断を防止することにあり、その機能
としては、少なくとも上記主リレーの保護範囲内
に発生する事故を確実に検出し得るものであれば
良く、厳密な事故識別能力は必要としない。した
がつて、その判定部としてはそれ程高度な演算処
理機能は要求されない。更に、このようなフエイ
ルセーフリレーは、保護継電装置の誤動作に対す
る最終的な阻止要素であり、その信頼性としては
高いものが要求されるものである。
In recent years, with advances in semiconductor technology, so-called digital protective relay devices configured using digital processing devices such as microcomputers are being put into practical use as protective relay devices for protecting power systems. Furthermore, conventionally, protective relay devices have been composed of two different types of protective relays. One of them is a protective relay, commonly called a main relay, that detects only accidents that occur within the protection range of the protective relay device among accidents that occur in the power system. This main relay needs to identify only accidents within the protection range from complex power system accident phenomena, and its determination section requires advanced arithmetic processing functions. The other type is what is called a fail-safe relay, and its responsibility is to prevent errors or disconnections in the power system due to malfunction of the main relay when the power system is normal. As long as it can reliably detect at least an accident that occurs within the protection range of the main relay, a strict accident identification ability is not required. Therefore, the determining section does not require a very sophisticated arithmetic processing function. Further, such fail-safe relays are the final element to prevent malfunctions of the protective relay device, and are required to have high reliability.

ところで、このような主リレーとフエイルセー
フリレーとによつて構成される保護継電装置をデ
ジタルリレー化しようとする場合、デジタルリレ
ーの特徴の1つである「ハードウエアの標準化」
をいかして、主リレーとフエイルセーフリレーと
に夫々同一のハードウエアを適用するような方法
が考えられる。しかしながら、このような方法
は、本来高度な演算処理機能を有するハードウエ
アを、比較的単純な演算処理機能があれば良いフ
エイルセーフリレーにも適用することを意味す
る。すなわち、このことは、単に演算処理機能の
無駄使いとなるだけではなく、装置の小形化とい
うことに対して阻害となり、装置の高価格化を招
いて経済的にも不利となるものである。
By the way, when trying to convert a protective relay device consisting of a main relay and a fail-safe relay into a digital relay, one of the characteristics of a digital relay is "hardware standardization".
A possible method is to take advantage of this and apply the same hardware to the main relay and fail-safe relay. However, such a method means that hardware that originally has a sophisticated arithmetic processing function is applied to a fail-safe relay that only needs a relatively simple arithmetic processing function. In other words, this not only results in wasted use of arithmetic processing functions, but also impedes miniaturization of the device, increases the cost of the device, and is economically disadvantageous.

本発明は上記のような事情に鑑みてなされたも
ので、その目的はフエイルセーフリレー等の高度
な演算処理機能を必要としないリレーを簡単なハ
ードウエアにて構成し、演算処理機能を有効に利
用して装置の小形化および信頼性の向上を図るこ
とができしかも経済的にも有利な保護継電器を提
供することにある。上記の目的を達成するために
本発明による保護継電器は、電力系統の電流,電
圧に対応した複数の電気量を入力とし、当該入力
電気量の“入”または“切”の選択を行なう選択
回路と、選択回路にて選択された複数の電気量の
うち少なくとも一つの電気量の大きさを可変し得
る利得可変回路と、利得可変回路からの出力と他
の電気量との和または差を演算して出力する演算
器と、動作判定のための基準電気量を発生する基
準量発生回路と、基準量発生回路からの基準電気
量と演算器からの出力とを入力し、この両者の大
小関係に応じた出力を送出する比較器と、比較器
からの出力を入力とし、少なくとも以下の(A)〜(E)
の手段を有するデジタル演算処理部とを備えて構
成している。
The present invention was made in view of the above-mentioned circumstances, and its purpose is to configure a relay that does not require advanced arithmetic processing functions, such as a fail-safe relay, with simple hardware, and to make the arithmetic processing functions effective. It is an object of the present invention to provide a protective relay which can be used to reduce the size of the device and improve its reliability, and which is also economically advantageous. In order to achieve the above object, the protective relay according to the present invention has a selection circuit that receives a plurality of electrical quantities corresponding to the current and voltage of the power system and selects whether the input electrical quantities are "on" or "off". a variable gain circuit that can vary the magnitude of at least one of the plurality of electrical quantities selected by the selection circuit; and a variable gain circuit that calculates the sum or difference between the output from the variable gain circuit and other electrical quantities. A calculation unit that outputs a reference quantity of electricity for operation judgment, a reference quantity generation circuit that generates a reference quantity of electricity for operation judgment, a reference quantity of electricity from the reference quantity generation circuit and an output from the computing unit, and calculates the magnitude relationship between the two. A comparator that sends out an output according to
and a digital arithmetic processing section having means.

(A)選択回路の“入”,“切”を制御する手段、(B)
利得可変回路の利得を制御する手段、(C)基準量発
生回路の基準量を設定する手段、(D)演算器の出力
の零点を検出する手段、(E)零点を検出する手段に
より検出された零点を基準とし、所定時間経過後
における演算器の出力が予定値よりも大であるか
小であるかを判定する手段。
(A) Means for controlling “on” and “off” of the selection circuit, (B)
means for controlling the gain of the variable gain circuit, (C) means for setting the reference amount of the reference amount generation circuit, (D) means for detecting the zero point of the output of the arithmetic unit, and (E) means for detecting the zero point. Means for determining whether the output of the arithmetic unit after a predetermined period of time is larger or smaller than a predetermined value, using the zero point as a reference.

以下、図面を参照して本発明の一実施例につい
て説明する。
An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明による保護継電器の構成例をブ
ロツク的に示したものである。第1図において、
1は図示しない電力系統の電流,電圧に夫夫対応
した電気量I,Vを入力とし、この各入力電気量
I,Vを選択制御信号S1に基づくスイツチSW1
SW2の「入または切」により切換選択送出する選
択回路である。2は上記選択回路1のスイツチ
SW1により切換送出される電流電気量Iを入力と
し、利得制御信号S2に基づいて、この電流電気量
Iの利得を可変し得る利得可変回路である。ま
た、3は選択回路1のスイツチSW2により切換送
出される電圧電気量Vと、上記利得可変回路2の
出力電気量Iとの差(V−I)を演算算出する演
算器である。4は、この演算器3の出力電気量ex
と、基準量発生回路5の出力である基準電気量er
との大きさの比較を行なう比較器である。更に、
6は比較器4の出力S3を入力とし、その詳細を後
述する演算処理の結果に基づいて保護出力S4を送
出するデジタル演算処理部である。また、このデ
ジタル演算処理部6は、上記選択回路1における
各スイツチSW1,SW2の「入または切」なる切換
えを制御する上記選択制御信号S1、上記利得可変
回路2における利得を制御する利得制御信号S2
および上記基準電気量erの大きさを選択する選択
制御信号S5を夫々適時送出するものである。
FIG. 1 shows in block form an example of the construction of a protective relay according to the present invention. In Figure 1,
1 inputs electrical quantities I and V corresponding to the current and voltage of a power system (not shown), and switches SW 1 , which selects each input electrical quantity I and V based on a control signal S 1
This is a selection circuit that selects and sends out switching by turning SW 2 on or off. 2 is the switch of the selection circuit 1 above.
This is a variable gain circuit that receives as input the amount of current and electricity I that is switched and sent out by SW1 , and can vary the gain of this amount of current and electricity I based on the gain control signal S2 . Further, reference numeral 3 denotes an arithmetic unit that calculates the difference (V-I) between the voltage electricity quantity V switched and sent out by the switch SW 2 of the selection circuit 1 and the output electricity quantity I of the variable gain circuit 2. 4 is the output electricity quantity e x of this computing unit 3
and the reference electric quantity e r which is the output of the reference quantity generating circuit 5.
This is a comparator that compares the size with. Furthermore,
Reference numeral 6 denotes a digital arithmetic processing section which receives the output S3 of the comparator 4 as an input and sends out a protection output S4 based on the result of arithmetic processing, the details of which will be described later. Further, this digital arithmetic processing unit 6 controls the selection control signal S 1 that controls switching of each switch SW 1 and SW 2 in the selection circuit 1 to “ON or OFF”, and the gain in the variable gain circuit 2. gain control signal S 2 ,
and a selection control signal S5 for selecting the magnitude of the reference electric quantity er , respectively, at a timely manner.

第2図は、第1図におけるデジタル演算処理部
6の有する演算処理機能の1例をフローチヤート
的に示したものである。つまり、図において第1
のステツプ(第2の手段)aは、前記利得制御信
号S2により利得可変回路2の利得を例えばZと定
めるステツプである。第2のステツプ(第1の手
段)bは、前記選択制御信号S1により選択回路1
内のスイツチSW1を「入」に、SW2を「切」に
夫々制御するステツプである。(この結果演算器
3の入力には“ZI”と“0”が印加され“−ZI”
が出力される。)第3のステツプ(第3の手段)
cは、前記基準量発生回路5への選択制御信号S5
により基準電気量erを零に設定するステツプであ
る。第4のステツプ(第4の手段)dは、比較器
4の出力S3を高速度で読み込み、該出力S3が変化
したことにより演算器3の出力ex、つまり“−
ZI”の零点を検出するステツプである。この第4
のステツプ(第4の手段)dで“−ZI”の零点を
検出した後、次の第5のステツプ(第1の手段)
eは、前記選択制御信号S1により選択回路1内の
スイツチSW1を「切」に、SW2を「入」に夫々制
御するステツプである。(この結果、演算器3の
入力には“0”と“V”が印加され、“V”が出
力される。)第6のステツプ(第3の手段)fは、
基準量発生回路5への選択制御信号S5により基準
電気量erを予め定められた値に設定するステツプ
である。第7のステツプ(第5の手段)gは、上
記第4のステツプ(第4の手段)dにて検出した
“−ZI”の零点を基準として、零点の直後を含む
所定時間経過後における比較器4の入力つまり演
算器3の出力ex=Vと、上記第6のステツプ(第
3の手段)fで設定された基準電気量erとの大小
関係(ex−er)を、比較器4の出力S3を読みとる
ことにより判定するステツプである。そして、こ
の上記第6,第7のステツプ(第3,5の手段)
f,gおよび第5のステツプ(第1の手段)e
は、所定のリレー特性を得るに必要な回数だけ繰
り返して実行するものである。最終的な第8のス
テツプ(第6の手段)hは、上記第7のステツプ
(第5の手段)gでの判定結果に応じて、デジタ
ル演算処理部6の出力S4を、保護出力として外部
に送出するステツプである。なお、上記において
第5のステツプ(第1の手段)eは、選択制御信
号S1により選択回路1内のスイツチSW1,SW2
共に「入」に制御する場合もある。この場合、演
算器3の入力には“ZI”と“V”が印加されex
“V−ZI”が出力され、第7のステツプ(第5の
手段)gでは第4のステツプ(第4の手段)dに
て検出した“−ZI”の零点を基準として、所定時
間経過後における比較器4の入力ex=V−ZIと、
上記第6のステツプ(第3の手段)fで設定され
た基準電気量erとの大小関係を、比較器4の出力
S3を読みとることにより判定する。
FIG. 2 is a flowchart showing an example of the arithmetic processing functions of the digital arithmetic processing section 6 in FIG. 1. In other words, the first
Step a (second means) is a step in which the gain of the variable gain circuit 2 is determined to be, for example, Z by the gain control signal S2 . The second step (first means) b includes selecting the selection circuit 1 by the selection control signal S1.
In this step, switch SW 1 is turned on and switch SW 2 is turned off. (As a result, "ZI" and "0" are applied to the input of the calculator 3, and "-ZI"
is output. ) Third step (third means)
c is a selection control signal S 5 to the reference amount generating circuit 5;
This is the step of setting the reference quantity of electricity er to zero. The fourth step (fourth means) d reads the output S3 of the comparator 4 at high speed, and as a result of the change in the output S3, the output ex of the arithmetic unit 3 , that is, "-"
This is the step of detecting the zero point of ZI.
After detecting the zero point of "-ZI" in step d (fourth means), the next fifth step (first means)
Step e is a step in which the selection control signal S1 controls the switch SW1 in the selection circuit 1 to be "off" and the switch SW2 to be "on". (As a result, "0" and "V" are applied to the input of the arithmetic unit 3, and "V" is output.) The sixth step (third means) f is
This is a step in which the reference electric quantity er is set to a predetermined value by the selection control signal S5 to the reference quantity generating circuit 5. The seventh step (fifth means) g is based on the zero point of "-ZI" detected in the fourth step (fourth means) d, and the comparison after a predetermined period of time including immediately after the zero point. The magnitude relationship (e x −er) between the input of the calculator 4, that is, the output e x =V of the calculator 3, and the reference electric quantity e r set in the sixth step (third means) f is expressed as follows: In this step, the determination is made by reading the output S3 of the comparator 4. Then, the above-mentioned sixth and seventh steps (third and fifth means)
f, g and the fifth step (first means) e
is repeated as many times as necessary to obtain predetermined relay characteristics. The final eighth step (sixth means) h selects the output S4 of the digital arithmetic processing unit 6 as a protection output according to the determination result in the seventh step (fifth means) g. This is the step to send to the outside. Incidentally, in the above, the fifth step (first means) e may control both the switches SW 1 and SW 2 in the selection circuit 1 to be turned on by the selection control signal S 1 . In this case, “ZI” and “V” are applied to the input of the calculator 3, and e x =
"V-ZI" is output, and in the seventh step (fifth means) g, after a predetermined period of time has elapsed based on the zero point of "-ZI" detected in the fourth step (fourth means) d. Input e x =V−ZI of comparator 4 at
The output of the comparator 4 determines the magnitude relationship with the reference electric quantity e r set in the sixth step (third means) f.
Determine by reading S 3 .

次に、かかる構成の保護継電器の作用を、第3
図に示す如きリレー特性を実現する場合を例とし
て述べる。なお、ここで第1図における入力電気
量I,Vは、夫々電力系統の電流Ip,電圧Vpに対
応した電気量で、次のような対応関係にあるもの
とする。
Next, the action of the protective relay with such a configuration will be explained in the third section.
An example will be described in which the relay characteristics shown in the figure are realized. It is assumed here that the input electrical quantities I and V in FIG. 1 are electrical quantities corresponding to the electric power system's current I p and voltage V p , respectively, and have the following correspondence relationship.

I∝Ip<φ … V∝Vp … つまり、電流電気量Iは電力系統の電流Ipを角
度(電気角にして)φだけ進めた電流Ip<φに比
例し、また電圧電気量Vは同じく系統の電圧Vp
に比例するものである。
I∝I p <φ … V∝V p … In other words, the electric current I is proportional to the electric current I p of the power system advanced by an angle (in electrical angle) I p <φ, and the voltage electric quantity I V is also the system voltage V p
It is proportional to .

一方、第3図に示すリレー特性は、系統の電流
Ipを基準とし方向性を有した不足電圧リレーであ
り、図示ハツチング部分に電圧電気量Vが入つた
ときに動作するもので、送電線における事故検出
リレーとして使用するものである。
On the other hand, the relay characteristics shown in Figure 3 are as follows:
This is an undervoltage relay with directionality based on I p , which operates when voltage and electrical quantity V enters the hatched area in the diagram, and is used as an accident detection relay on power transmission lines.

次に、装置の具体的な応動について述べる。ま
ず、デジタル演算処理部6においては上記第2図
に示した第1乃至第3ステツプa,b,cを基に
各(演算)処理が順次行なわれ、これにより第1
図における比較器4の出力S3としては、基準量発
生回路5の基準量er=0と演算器3の出力ex=−
ZIの大小関係、つまり(−ZI)−0=“−ZI”の
“正,負”に応じた出力が得られる。したがつて、
この比較器4の出力信号S3をデジタル演算処理部
6にて周期的に読みこむことにより、信号S3
(ex)“−ZI”が“正”から“負”へまたは“負”
から“正”に変化した時点、つまり演算器3の出
力“−ZI”の零点が第4のステツプdにより検出
される。(ここで、信号“−ZI”が“負”から
“正”に変化した零点が検出された場合の応動を
以下に述べる。)これにより、まず第4のステツ
プdにおいて信号“−ZI”の“負”から“正”へ
の零点が検出された場合には、比較器4の入力ex
としては、信号Vが第5のステツプeの処理によ
り演算器3から出力され、直ちに次のような判定
が第6および第7のステツプf,gにおいて行な
われる。
Next, the specific response of the device will be described. First, in the digital arithmetic processing section 6, each (arithmetic) process is sequentially performed based on the first to third steps a, b, and c shown in FIG.
The output S3 of the comparator 4 in the figure is the reference amount e r =0 of the reference amount generating circuit 5 and the output e x =- of the arithmetic unit 3.
An output is obtained according to the magnitude relationship of ZI, that is, whether (−ZI)−0=“−ZI” is “positive or negative”. Therefore,
By periodically reading the output signal S 3 of the comparator 4 in the digital arithmetic processing unit 6, the signal S 3 .
(e x ) “−ZI” changes from “positive” to “negative” or “negative”
In the fourth step d, the point in time when the value changes from to "positive", that is, the zero point of the output "-ZI" of the arithmetic unit 3, is detected. (Here, the response when a zero point is detected where the signal "-ZI" changes from "negative" to "positive" will be described below.) As a result, first, in the fourth step d, the signal "-ZI" changes from "negative" to "positive". If a zero point from “negative” to “positive” is detected, the input e x of comparator 4
, the signal V is output from the arithmetic unit 3 through the processing in the fifth step e, and the following judgments are immediately made in the sixth and seventh steps f and g.

VK1 … V−K3 … ここで、K1,K3は上記第3図におけるリレー
特性上に示した各値であり、第6のステツプfに
て設定される基準電気量erの大きさを示してい
る。
VK 1 ... V-K 3 ... Here, K 1 and K 3 are the values shown on the relay characteristics in Fig. 3 above, and the magnitude of the reference electrical quantity e r set in the sixth step f. It shows that.

また、上記信号“−ZI”の零点検出後、電気角
90゜に相当する時間T(π/2)の経過時点におい
て、次のような判定が上記と同様に第6およ
び第7のステツプf,gにおいて行なわれる。
Also, after detecting the zero point of the above signal “-ZI”, the electrical angle
At the lapse of time T (π/2) corresponding to 90°, the following determinations are made in the sixth and seventh steps f and g in the same manner as above.

VK2 … 次に、引続き第5のステツプeの処理により比
較器4の入力exとしては(V−ZI)が演算器3か
ら出力され、次のような判定が上記〜と同様
に第6および第7のステツプf,gにおいて行な
われる。
VK 2 ...Next, in the process of the fifth step e, (V-ZI) is output from the arithmetic unit 3 as the input e x of the comparator 4, and the following judgment is made in the same way as above and seventh steps f and g.

(V−ZI)K4 … この場合、上記〜の条件式が全て成立する
ということは、上記第3図に示すリレー特性図に
おいて電圧電気量Vが図示ハツチング領域に存在
することを意味するものである。したがつて、次
の第8のステツプhにおいては、上記〜の条
件式が全て成立した場合には、デジタル演算処理
部6はその出力S4として保護出力を送出し、また
上記〜の条件式のいずれか一つでも成立しな
い場合には、その出力S4は送出されない。そし
て、以上の処理を行なつた後上記第1または第2
のステツプaまたはbに戻る。
(V-ZI)K 4 ... In this case, the fact that all of the above conditional expressions ~ holds true means that the voltage and electricity quantity V exists in the hatched area in the relay characteristic diagram shown in Figure 3 above. It is. Therefore, in the next eighth step h, if all of the above conditional expressions ~ are satisfied, the digital arithmetic processing section 6 sends out a protection output as its output S4 , and the above conditional expressions ~ are satisfied. If any one of the following does not hold true, the output S4 is not sent out. After performing the above processing, the first or second
Return to step a or b.

一方、上記で第1〜第4の処理ステツプa〜d
において、信号“−ZI”の“正”から“負”への
零点が検出された場合も同様であり、この零点検
出直後に、次式のような判定が、 VK1 … VK3 … また零点検出後電気角90゜に相当する時間T
(π/2)経過した時点においては次式のような
判定が、第6,第7ステツプf,gおよび第5ス
テツプeにより行なわれる。
On the other hand, in the first to fourth processing steps a to d,
The same is true when a zero point from "positive" to "negative" of the signal "-ZI" is detected. Immediately after this zero point is detected, the following equation is determined: VK 1 ... VK 3 ... Time T equivalent to 90° electrical angle after detection
When (π/2) has elapsed, determinations as shown in the following equation are made in the sixth and seventh steps f, g and the fifth step e.

VK2 … V−ZIK4 … その結果、上記〜の条件式が全て成立した
ときには、上記同様に保護出力としての出力S4
第8のステツプにより送出され、また上記〜
のいずれか1つでも条件式が成立しない場合には
その出力S4は送出されない。
VK 2 ... V-ZIK 4 ... As a result, when all of the above conditional expressions ~ are satisfied, the output S 4 as a protection output is sent out in the eighth step in the same way as above, and the above ~
If any one of the conditional expressions does not hold true, the output S4 is not sent out.

なお、本発明は上記実施例に限定されるもので
はなく、次のようにしても実施することができる
ものである。
Note that the present invention is not limited to the above embodiments, but can also be implemented as follows.

(1) 上記実施例においては、〜または〜
の全ての条件式の成立を条件に出力S4を送出す
るものについて述べたが、これら各条件式の組
み合せはこれに限られるものではなく、例えば
条件式〜またはとしても良いもの
である。つまり、〜の条件式が全て成立、
または、「の条件式が全て成立」にて
その出力S4を送出するようにしても上記第3図
に示したようなリレー特性が得られるものであ
る。
(1) In the above embodiment, ~ or ~
In the above description, the output S4 is sent on the condition that all of the conditional expressions are satisfied, but the combination of these conditional expressions is not limited to this, and may be, for example, the conditional expressions - or. In other words, all the conditional expressions of ~ hold true,
Alternatively, even if the output S4 is sent out when all the conditional expressions are satisfied, the relay characteristics as shown in FIG. 3 can be obtained.

なお、上記において信号“−ZI”の零点を基
準として電気角90゜に相当する時間T(π/2)
経過後の条件式の判定タイミングは、
第1図におけるデジタル演算処理部6の内部に
有しているカウンタや、レジスタ等により定め
るものである。また、第2図に示したようなデ
ジタル演算処理には、マイクロコンピユータ等
をデジタル演算処理部3に適用すれば良いこと
は言うまでもない。
In addition, in the above, the time T (π/2) corresponding to an electrical angle of 90° with the zero point of the signal “-ZI” as a reference
The judgment timing of the conditional expression after the elapsed time is
This is determined by a counter, a register, etc. included inside the digital arithmetic processing section 6 in FIG. Further, it goes without saying that a microcomputer or the like may be applied to the digital arithmetic processing section 3 for digital arithmetic processing as shown in FIG.

(2) 上記実施例では、基準量発生回路5の構成に
ついて特に詳細には述べなかつたが、この基準
量発生回路5としては、通常例えばデジタル/
アナログ変換器(D/Aコンバータ)を使用し
ており、その構成例を第4図Aに示す。D/A
コンバータは、周知のように符号化されたデジ
タル信号を対応したアナログ量に変換するの
で、第1図におけるデジタル演算処理部6のデ
ータバス、またはデジタル出力回路に容易に接
続することができる。例えば、デジタル演算処
理部6が8ビツトのマイクロコンピユータの場
合には、そのデータバス(第4図aではS5に相
当)にラツチ付の8ビツトのD/Aコンバータ
を接続することにより、28=256段階の基準電
気量を発生させることができる。
(2) In the above embodiment, the configuration of the reference amount generation circuit 5 was not described in detail, but the reference amount generation circuit 5 is usually configured as a digital/
An analog converter (D/A converter) is used, and an example of its configuration is shown in FIG. 4A. D/A
Since the converter converts the encoded digital signal into a corresponding analog quantity as is well known, it can be easily connected to the data bus of the digital arithmetic processing unit 6 in FIG. 1 or to the digital output circuit. For example, if the digital processing unit 6 is an 8-bit microcomputer, an 8-bit D/A converter with a latch can be connected to its data bus (corresponding to S5 in FIG. 4a ). 8 = 256 levels of reference electrical quantity can be generated.

一方、第4図bは基準量発生回路5を、抵抗
Ri(i=1〜4)と演算増幅器を用いた反転回
路7およびマルチプレクサ8を用いて、デジタ
ル演算処理部6のデジタル出力回路に接続する
ように構成した例を示すものである。つまり、
抵抗Riにより分圧された電圧は、K1〜K4,−
K1〜−K4および0なる値として夫々マルチプ
レクサ8に導入されて、デジタル演算処理部6
のデジタル出力S5により選択され、基準電気量
erとして比較器4に入力される。
On the other hand, in FIG. 4b, the reference amount generating circuit 5 is connected to a resistor.
This shows an example in which R i (i=1 to 4), an inverting circuit 7 using an operational amplifier, and a multiplexer 8 are connected to a digital output circuit of a digital arithmetic processing section 6. In other words,
The voltage divided by the resistor R i is K 1 ~ K 4 , −
K 1 to −K 4 and 0 are introduced into the multiplexer 8, respectively, and are input to the digital arithmetic processing unit 6.
The reference electrical quantity is selected by the digital output S 5 of
It is input to comparator 4 as e r .

(3) 更に、上記実施例における利得可変回路2に
ついても、同様に一般的なデジタル/アナログ
変換器(D/Aコンバータ)を使用することが
できる。通常のD/Aコンバータは、基準電圧
入力端子VREFを有し、デジタルコードで与えら
れる数値に、基準電圧入力を乗じた電圧出力を
得ることができる。したがつて、例えば第5図
に示すように基準電圧入力端子VREFと選択回路
1とを、また出力端子OUTと演算器3とを
夫々接続し、ラツチ入力より利得制御信号S2
介して定数Zを入力するようにすれば、D/A
コンバータは利得可変回路として機能すること
になる。
(3) Furthermore, a general digital/analog converter (D/A converter) can be similarly used for the variable gain circuit 2 in the above embodiment. A normal D/A converter has a reference voltage input terminal V REF and can obtain a voltage output obtained by multiplying a value given by a digital code by the reference voltage input. Therefore, for example, as shown in FIG. 5, the reference voltage input terminal V REF and the selection circuit 1 are connected, and the output terminal OUT and the arithmetic unit 3 are connected, respectively, and the gain control signal S 2 is connected from the latch input. If you input the constant Z, D/A
The converter will function as a variable gain circuit.

(4) 上記実施例において、,および,の
条件式の判定を省略するようにすれば第6図に
示すようなリレー特性が得られることは言うま
でもない。
(4) In the above embodiment, it goes without saying that if the determination of the conditional expressions of and is omitted, the relay characteristics as shown in FIG. 6 can be obtained.

(5) 上記実施例では、装置の入力として電流,電
圧電気量I,Vの2量のみの場合にて述べたも
のであるが、何んらこれに限られるものではな
く、3相電力系統の電流,電圧に夫々対応した
電気量を導入しても良く、この場合における入
力回路の構成例を第7図に示す。第7図におい
て、第1図の入力回路と異なる点は、選択回路
1をスイツチSW1〜SW6にて構成するようにし
た事、およびそれに伴う選択回路1への選択制
御信号S1の数が増加した点のみである。また、
この場合のデジタル演算部6における処理は、
周知の時分割処理により、第2図に示したフロ
ーチヤートの処理をR,S,T3相の処理を行
なうようにすれば良い。
(5) In the above embodiment, only two quantities, current, voltage, and electrical quantities I and V are input to the device. Electrical quantities corresponding to the current and voltage may be introduced, respectively. An example of the configuration of the input circuit in this case is shown in FIG. In FIG. 7, the difference from the input circuit in FIG. 1 is that the selection circuit 1 is composed of switches SW 1 to SW 6 , and the number of selection control signals S 1 to the selection circuit 1 is accordingly changed. This is the only point where . Also,
The processing in the digital calculation unit 6 in this case is as follows:
The processing of the flowchart shown in FIG. 2 may be performed by processing the R, S, and T3 phases using well-known time-sharing processing.

(6) 上記実施例において、デジタル演算処理部6
における処理は、第2図に示すようなフローチ
ヤートに限定されるものではない。例えば、各
ステツプにおける空き時間等を利用して、自動
監視,自動点検,自己診断等の信頼度向上のた
めの処理機能を追加することが出来ることは言
うまでもない。
(6) In the above embodiment, the digital calculation processing unit 6
The processing in is not limited to the flow chart shown in FIG. For example, it goes without saying that processing functions for improving reliability, such as automatic monitoring, automatic inspection, and self-diagnosis, can be added using free time in each step.

(7) 上記実施例においては、基準電気量erの大き
さ(K1〜K4,−K1〜−K4)や、利得可変回路
2の利得Z等を予め全て定められたものと述べ
たものであるが、これらの各値はリレー特性を
定めるもので、外部より可変つまり整定し得る
ことが必要となる場合がある。このような場合
には、例えば第8図に示すような構成により外
部整定が可能となる。すなわち、第8図は、第
1図におけるデジタル演算処理部6のデータバ
スS5に、デジタルスイツチ等の数値設定器9を
設けるように構成したもので、デジタル演算処
理部6では、この数値設定器9に整定された各
数値をデータバスS5を介して読み込んだ後に解
説し、基準発生回路5としてのD/Aコンバー
タに再びデータバスS5を介して整定値を出力し
たり、利得制御信号S2を介して利得可変回路2
の利得を設定するものである。かかる構成とす
ることにより、第3図に示したリレー特性は外
部より任意に整定することが可能となる。
(7) In the above embodiment, the magnitude of the reference electric quantity e r (K 1 to K 4 , −K 1 to −K 4 ), the gain Z of the variable gain circuit 2, etc. are all determined in advance. As mentioned above, each of these values determines the relay characteristics, and may need to be able to be varied or set externally. In such a case, external settling becomes possible by, for example, a configuration as shown in FIG. That is, FIG. 8 shows a configuration in which a numerical value setter 9 such as a digital switch is provided on the data bus S5 of the digital arithmetic processing section 6 in FIG. After reading each numerical value set in the device 9 via the data bus S5 , the set value is outputted to the D/A converter as the reference generation circuit 5 again via the data bus S5 , and gain control is performed. Variable gain circuit 2 via signal S 2
This is to set the gain of . With this configuration, the relay characteristics shown in FIG. 3 can be arbitrarily set from the outside.

(8) 上記実施例では、入力の「入,切」を行う選
択回路1として、スイツチSWを用いたものに
ついて述べたものであるが、このスイツチSW
は機械形あるいは電子形のいずれのものであつ
てもよい。また、更に他の実施例として、利得
可変回路2を用いて構成した例を第9図に示
す。第9図において、利得可変回路2はその利
得を零とすることにより出力を零とし、またそ
の利得を“1”とすることにより入力に等しい
出力を得ることができる。したがつて、この利
得可変回路2は入力の「入または切」の切換え
を行う選択回路1としても機能させることがで
きる。
(8) In the above embodiment, a switch SW is used as the selection circuit 1 that turns input on and off.
may be either mechanical or electronic. Further, as still another embodiment, an example constructed using a variable gain circuit 2 is shown in FIG. In FIG. 9, the variable gain circuit 2 can make its output zero by setting its gain to zero, and can obtain an output equal to its input by setting its gain to "1". Therefore, this variable gain circuit 2 can also function as a selection circuit 1 that switches input between "on and off."

その他、本発明はその要旨を変更しない範囲
で、種々に変形して実施することができるもので
ある。したがつて、以上述べたように本構成によ
る保護継電器は、フエイルセーフリレー等の、単
に電力系統における事故の有無を検出する事故検
出リレー等、高度な演算処理機能を必要としない
リレー特性をデジタルリレーとして実現する場
合、前述からも明らかなように極めて小数の部品
にて装置を構成することができ、もつて保護継電
装置の小形化、高信頼度化、低価格化等に大いに
寄与することができるものである。また、それと
ともに本発明は、デジタルリレーの一般的なメリ
ツトであるハードウエアの標準化が可能(各種リ
レー特性をハードの変更なしに実現することが可
能)なこと、更には自動点検・自動監視機能の付
加が極めて容易であること等も兼ね備えた優れた
保護継電器を得ることができるものである。
In addition, the present invention can be modified and implemented in various ways without changing the gist thereof. Therefore, as described above, the protective relay with this configuration can be used as a fail-safe relay or an accident detection relay that simply detects the presence or absence of an accident in the power system, which has relay characteristics that do not require advanced calculation processing functions. As is clear from the above, when implemented as a digital relay, the device can be configured with an extremely small number of parts, which greatly contributes to the miniaturization, higher reliability, and lower cost of protective relay devices. It is something that can be done. In addition, the present invention has the general merit of digital relays that it is possible to standardize the hardware (various relay characteristics can be realized without changing the hardware), as well as automatic inspection and automatic monitoring functions. This makes it possible to obtain an excellent protective relay that is extremely easy to add.

以上説明したように本発明によれば、フエイル
セーフリレー等の高度な演算処理機能を必要とし
ないリレーを簡単なハードにて構成し、演算処理
機能を有効に利用して装置の小形化および信頼性
の向上を図ることができる。しかも経済的にも極
めて有利な保護継電器が提供できる。
As explained above, according to the present invention, relays such as fail-safe relays that do not require advanced arithmetic processing functions are configured with simple hardware, and the arithmetic processing functions are effectively used to reduce the size of the device. Reliability can be improved. Furthermore, it is possible to provide a protective relay that is extremely economically advantageous.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す概要構成図、
第2図は第1図におけるデジタル演算処理部の処
理機能を示すフローチヤート図、第3図は本発明
により実現されるリレー特性の一例を示す図、第
4,5,7,8,9図は本発明の他の実施例を示
す概要構成図、第6図は本発明により実現される
他のリレー特性を示す図である。 1……選択回路、2……利得可変回路、3……
演算器、4……比較器、5……基準量発生回路、
6……デジタル演算処理部、7……反転回路、8
……マルチプレクサ、R1〜R4……抵抗、SW1
SW6……スイツチ。
FIG. 1 is a schematic configuration diagram showing one embodiment of the present invention;
Figure 2 is a flowchart showing the processing functions of the digital arithmetic processing section in Figure 1, Figure 3 is a diagram showing an example of relay characteristics realized by the present invention, Figures 4, 5, 7, 8, and 9. 6 is a schematic configuration diagram showing another embodiment of the present invention, and FIG. 6 is a diagram showing other relay characteristics realized by the present invention. 1... Selection circuit, 2... Variable gain circuit, 3...
Arithmetic unit, 4...Comparator, 5...Reference amount generation circuit,
6...Digital arithmetic processing section, 7...Inversion circuit, 8
...Multiplexer, R 1 ~ R 4 ... Resistor, SW 1 ~
SW 6 ...Switch.

Claims (1)

【特許請求の範囲】 1 電力系統の電流,電圧に対応した複数の電気
量を入力とし、当該入力電気量の“入”または
“切”の選択を行なう選択回路と、 前記選択回路にて選択された前記複数の電気量
のうち少なくとも一つの電気量の大きさを可変し
得る利得可変回路と、 前記利得可変回路からの出力と他の前記電気量
との和または差を演算して出力する演算器と、 動作判定のための基準電気量を発生する基準量
発生回路と、 前記基準量発生回路からの基準電気量と前記演
算器からの出力とを入力し、この両者の大小関係
に応じた出力を送出する比較器と、 前記比較器からの出力を入力とし、少なくとも
以下の(A)〜(E)の手段を有するデジタル演算処理部
と、 を備えて成ることを特徴とする保護継電器。 (A) 前記選択回路の“入”,“切”を制御する手
段。 (B) 前記利得可変回路の利得を制御する手段。 (C) 前記基準量発生回路の基準量を設定する手
段。 (D) 前記演算器の出力の零点を検出する手段。 (E) 前記零点を検出する手段により検出された零
点を基準とし、所定時間経過後における前記演
算器の出力が予定値よりも大であるか小である
かを判定する手段。 2 複数の電気量のうち少なくとも一つの電気量
を所定電気角だけ位相した電気量とするようにし
たものである特許請求の範囲第1記載の保護継電
器。 3 利得可変回路または基準量発生回路の少なく
とも一方をデジタル/アナログ変換器を用いて構
成するようにしたものである特許請求の範囲第1
記載の保護継電器。
[Scope of Claims] 1. A selection circuit which inputs a plurality of electric quantities corresponding to the current and voltage of the power system and selects whether the input electric quantities are "on" or "off"; a variable gain circuit capable of varying the magnitude of at least one of the plurality of electrical quantities, which calculates and outputs the sum or difference between the output from the variable gain circuit and the other electrical quantities; a computing unit; a reference quantity generating circuit that generates a reference quantity of electricity for operation determination; inputting the reference quantity of electricity from the reference quantity generating circuit and the output from the computing unit; a comparator that sends out an output from the comparator; and a digital arithmetic processing unit that receives the output from the comparator and has at least the following means (A) to (E). . (A) Means for controlling "on" and "off" of the selection circuit. (B) means for controlling the gain of the variable gain circuit; (C) means for setting the reference amount of the reference amount generation circuit; (D) means for detecting the zero point of the output of the arithmetic unit; (E) Means for determining whether the output of the arithmetic unit after a predetermined period of time is larger or smaller than a predetermined value, using the zero point detected by the zero point detecting means as a reference. 2. The protective relay according to claim 1, wherein at least one of the plurality of electrical quantities is phased by a predetermined electrical angle. 3. Claim 1, in which at least one of the variable gain circuit and the reference amount generation circuit is constructed using a digital/analog converter.
Protective relay as described.
JP4153980A 1980-03-31 1980-03-31 Protection relay Granted JPS56139025A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4153980A JPS56139025A (en) 1980-03-31 1980-03-31 Protection relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4153980A JPS56139025A (en) 1980-03-31 1980-03-31 Protection relay

Publications (2)

Publication Number Publication Date
JPS56139025A JPS56139025A (en) 1981-10-30
JPS6412163B2 true JPS6412163B2 (en) 1989-02-28

Family

ID=12611213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4153980A Granted JPS56139025A (en) 1980-03-31 1980-03-31 Protection relay

Country Status (1)

Country Link
JP (1) JPS56139025A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5883522A (en) * 1981-11-12 1983-05-19 株式会社東芝 Protective relay unit with insufficient voltage detecting function
JP6952936B1 (en) 2019-07-18 2021-10-27 株式会社東芝 Protective relay device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542585B2 (en) * 1974-04-18 1979-02-09

Also Published As

Publication number Publication date
JPS56139025A (en) 1981-10-30

Similar Documents

Publication Publication Date Title
KR20180085681A (en) Sensor with self diagnostic function
JPS6242447B2 (en)
US20100158082A1 (en) Transducer
JPS6412163B2 (en)
JPS5825209B2 (en) automatic correction system
JPS6412164B2 (en)
JPS5821281B2 (en) arithmetic device
JP2703354B2 (en) Digital short-circuit distance relay
JP2005006407A (en) Digital protective relay device
JPH02223215A (en) Decision method of input of self power source counter
JPH0327425A (en) Input discrimination system by micro computer
JPH07245865A (en) Distribution panel and digital relay device
JPS58172920A (en) Overload detector
JP2692135B2 (en) Load control device
JPH05135190A (en) Digital defuzzifier circuit
JPH0514196A (en) Input circuit with self-diagnostic function
JPS6167119A (en) Microcomputer
JPH04113367A (en) Switch input detection device
KR100374862B1 (en) Circuit for controlling failure of MICOM
SU1472996A1 (en) Device for protection of generator against loss of excitation
JP2583446B2 (en) Clock signal stop detection circuit
JPH0363765B2 (en)
SU1048529A1 (en) Frequency and frequency-rate-of-change relay
JPH0418003Y2 (en)
SU1187112A1 (en) Apparatus for determining distance to place of short circuit in power line