JP2005006407A - Digital protective relay device - Google Patents

Digital protective relay device Download PDF

Info

Publication number
JP2005006407A
JP2005006407A JP2003167212A JP2003167212A JP2005006407A JP 2005006407 A JP2005006407 A JP 2005006407A JP 2003167212 A JP2003167212 A JP 2003167212A JP 2003167212 A JP2003167212 A JP 2003167212A JP 2005006407 A JP2005006407 A JP 2005006407A
Authority
JP
Japan
Prior art keywords
sampling data
data
sampling
relay device
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003167212A
Other languages
Japanese (ja)
Inventor
Nobuhisa Fujiyama
修久 藤山
Takashi Ishiguro
敬 石黒
Yoshinori Takei
義則 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TMT & D KK
Original Assignee
TMT & D KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TMT & D KK filed Critical TMT & D KK
Priority to JP2003167212A priority Critical patent/JP2005006407A/en
Publication of JP2005006407A publication Critical patent/JP2005006407A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problems of a conventional digital protective relay such as an increase in measurement operation time and an increase in judgment errors since the processing such as the operation delay until wrong sampling data cease to affect measurement operation, the leveling, and the transient errors of sampling data is averaged and collated so as to prevent the malfunction. <P>SOLUTION: This device detects that sampling data 4<SB>1a</SB>, 4<SB>1b</SB>-4<SB>na</SB>, 4<SB>nb</SB>to change continuously have turned into abnormal data suddenly by some influence, by getting the absolute value¾4<SB>1m</SB>¾of the differences among two or more sampling data 4<SB>1a</SB>, 4<SB>1b</SB>-4<SB>na</SB>, 4<SB>nb</SB>obtained in one time of sampling cycle, and comparing it with threshold K, and this replaces the sampling data 4<SB>1a</SB>, 4<SB>1b</SB>-41<SB>na</SB>, 4<SB>nb</SB>with the sampling data one cycle before the occurrence of abnormality thereby correcting the sampling data. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、電力系統の事故を検出するディジタル保護リレー装置に関するもので、特にアナログ電気量を周期的にA/D変換したサンプリングデータの異常値の検出および異常値データの補正手段の改良に関する。
【0002】
【従来の技術】
従来のディジタル保護リレー装置の構成を図5に、また、その構成のマルチプレクサとA/D変換器の動作タイミングを図6の動作タイミング図に示す。
【0003】
図5、図6に示すように、ディジタル保護リレー装置1は、入力となるPT、CTの電圧、電流の商用周波数のアナログ信号2〜2を入力し、切換えて出力するマルチプレクサ3と、マルチプレクサ3の出力をアナログ量に比例したディジタル信号のサンプリングデータ4〜4に変換するA/D変換器4と、前記サンプリングデータ4〜4が入力され演算を行なう演算回路5と、前記アナログ信号2〜2を周期的にA/D変換するようにマルチプレクサ3及びA/D変換器4に対して制御信号6aを出力する制御回路6と、前記演算回路5の演算結果5aを外部に出力信号7aとして出力する出力回路7とにより構成されている。
【0004】
演算回路5はアナログ信号2〜2をディジタル信号に変換したサンプリングデータ4〜4の最新のサンプリングデータ41−0〜4n−0及びn周期前のサンプリングデータ41−n〜4n−nを使用してアナログ信号2〜2の振幅値や位相差等の計測演算及び事故判定等の演算処理を所定のアルゴリズムに従って行なっている。
【0005】
演算回路5では、使用するサンプリングデータ4〜4が外来ノイズやサージの影響、あるいはA/D変換器4等の動作誤り等で一過性に誤ったデータとなった場合の演算結果による誤動作や誤不動作を防止する手段として、例えば誤ったサンプリングデータが計測演算に影響を与えなくなるまでの動作遅延や、複数回の演算結果の平均化や判定照合等の処理を行なっている。
【0006】
【発明が解決しようとする課題】
しかしこのような従来のディジタル保護リレー装置では、一過的なサンプリングデータの誤りに対して誤動作や誤不動作しないように、誤ったサンプリングデータが計測演算に影響を与えなくなるまでの動作遅延や、平均化や照合といった処理を行なう必要があり、その結果、計測演算時間の増加や故障の判定誤差の増大といった問題が生じている。
【0007】
また、このような動作遅延時間の間や平均化や判定照合処理を行っている間に、更に誤ったサンプリングデータが複数発生した場合にはシステムの誤動作又は誤不動作が発生する事が考えられる。
【0008】
一方、高速な演算速度を要求する場合や、高感度な故障判定を要求する場合には、前述の動作遅延時間や、平均化や照合の時間も制約を受けるため、1個の誤ったサンプリングデータにより誤動作又は誤不動に至ることも考えられる。
本発明は上記課題を解決して、誤動作、誤不動作のない、信頼性の高いディジタル保護リレー装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載の発明は、アナログ信号である電力系統の状態量を所定の周期で複数チャンネル入力し、ディジタル信号のサンプリングデータに変換するA/D変換部と、前記サンプリングデータが入力され、あらかじめ決められたアルゴリズムに従って演算処理を行うとともに、複数のサンプリングデータの差分データが閾値を超えた場合はデータの誤りと判断する演算部とを有することを特徴とする。
【0010】
この発明によれば、複数のサンプリングデータの差分データの大きさから、本来、連続的に変化すべきサンプリングデータが、何らかの影響により突発的に異常データとなった事を検出し、サンプリングデータを異常が発生する1周期前のサンプリングデータに置き換える。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の実施の形態の説明において図5、図6に示す従来のディジタル保護リレー装置と同一部分は同一の符号を付し、詳細な説明は省略する。
【0012】
図1は本発明の第1の実施の形態によるディジタル保護リレー装置1を示す図で、商用周波数の図示されていない電力系統の状態量であるアナログ信号2〜2を各2チャンネルづつ入力し、1回のサンプリング周期に切換えて出力するマルチプレクサ8、図2の動作タイミング図に示すようにマルチプレクサ8の出力21a、21b〜2na、2nbをアナログ量に比例したディジタル信号のサンプリングデータ41a、41b〜4na、4nbに変換するA/D変換器4、前記アナログ信号21a、21b〜2na、2nbを周期的にA/D変換するようにマルチプレクサ8及びA/D変換器4に対して制御信号6aを出力する制御回路6とから成るA/D変換部9と、前記サンプリングデータ41a、41b〜4na、4nbを入力し演算を行う演算回路5と、前記演算回路5の演算結果5aを外部に出力信号7として出力する出力回路7とから構成されている。
【0013】
次に上記構成のディジタル保護リレー装置の作用を説明する。A/D変換部9において、マルチプレクサ8はアナログ信号2〜2をそれぞれ2チャンネルづつ入力し、21a、21b〜2na、2nbのように順次切換えて出力する。
【0014】
A/D変換器4はマルチプレクサ8の出力21a、21b〜2na、2nbをアナログ信号に比例したディジタル信号のサンプリングデータ41a、41b〜4na、4nbに変換する。制御回路6は、マルチプレクサ8のアナログ信号21a、21b〜2na、2nbを決められた周期毎にA/D変換し、サンプリングデータ41a、41b〜4na、4nbを出力するように制御信号6aをマルチプレクサ8及びA/D変換器4に出力し制御する。
【0015】
演算回路5は前記A/D変換器4の出力であるサンプリングデータ41a、41b〜4na、4nbを入力し、予め決められたアルゴリズムに従い演算処理を実行し、演算結果5aを出力する。出力回路7は演算回路5の演算結果5aを入力し、外部出力7aを出力する。
【0016】
次に前記演算回路5の演算処理について説明する。演算回路5はアナログ入力2〜2の振幅値や位相差等の計測演算及び事故の判定を行なう前に、
(a)同一信号の2つのデータ、例えばサンプリングデータ41a、41bの差分の絶対値|41m|を求め、この差分データ|41m|が、、例えば複数サンプリングデータのサンプリング間隔によるアナログ信号の最大変化幅を基準として定められた閾値K以上の場合は、サンプリングデータ41a、41bに異常があると判断し、閾値K未満の場合は正常と判断する。
判断の基準例:
|41m|=|41a−41b|≧K・・・・・・異常
|41m|=|41a−41b|<K・・・・・・正常
【0017】
(b)サンプリンデータ41a、41bが正常と判断した場合は、毎サンプリングが常に同一タイミングとなるデータ41aをそのサンプリングデータ41−0とする。
1−0=41a
【0018】
(c)サンプリンデータ41a、41bに異常を検出した場合はそのデータを破棄し、1周期前にサンリングし記憶しておいたサンプリングデータ41―1を最新のサンプリングデータ41−0としてコピーする。
1−0=41−1
【0019】
この前処理を全てのサンプリングデータ41a、41b〜4na、4nbに対し実施し、最新サンプリングデータ41−0〜4n−0を算出し、前記最新サンプリングデータ41−0〜4n−0及びn周期前のサンプリングデータ41−n〜4n−nにより従来と同様に振幅値や位相差等の計測演算及び事故の判定を行なう。
【0020】
以上のように本実施の形態によれば、1回のサンプリング周期に求めた複数のサンプリングデータ41a、41b〜4na、4nbの差分の絶対値|41m|を求め、例えば複数サンプリングデータのサンプリング間隔によるアナログ信号の最大変化幅を基準とした閾値Kと比較する事により、本来、連続的に変化すべきサンプリングデータ41a、41b〜4na、4nbが、何らかの影響により突発的に異常データとなった場合に、サンプリングデータ41a、41b〜4na、4nbが異常である事を検出し、サンプリングデータ41a、41b〜4na、4nbを異常が発生する1周期前のサンプリングデータに置き換える事から、サンプリングデータの連続性を損なう事が無いように補正が行え、データ誤りによる誤動作や誤不動作が無くなる。
【0021】
次に本発明の第2の実施の形態について図3を参照して説明する。
図3のディジタル保護リレー装置1は、前記A/D変換部9と、A/D変換部9を構成するA/D変換器4から出力されるサンプリングデータ41a、41b〜4na、4nbが入力され演算処理を行ない、演算結果5aとサンプリングデータ41a、41b〜4na、4nbの異常が検出された場合その異常検出信号5bを出力する演算回路5と、前記異常検出信号5bが入力され、出力回路7の外部出力を禁止させる監視制御信号10aを出力する監視制御回路10と、前記演算回路5の演算結果5aが入力され、外部出力7aを出力する出力回路7と、同じく前記監視制御信号10aが入力され、監視制御状態の監視出力11aを出力する監視出力回路11とから構成されている。
【0022】
次に上記構成のディジタル保護リレー装置の作用について説明する。A/D変換部9は前記第1の実施の形態で説明したように、マルチプレクサ8の出力21a、21b〜2na、2nbをアナログ量に比例したディジタル信号のサンプリングデータ41a、41b〜4na、4nbに変換し、出力する。
【0023】
演算回路5は前記サンプリングデータ41a、41b〜4na、4nbが入力され、予め決めらたアルゴリズムに従い演算処理を実行し、演算結果5aを出力すると共に、A/D変換器4から出力されるサンプリングデータ41a、41b〜4na、4nbの異常を検出した場合には異常検出信号5bを出力する。
【0024】
次に演算回路5の演算処理について説明する。演算回路5はアナログ入力2〜2の振幅値や位相差等の計測演算及び事故の判定を行なう前に、
(a)同一信号の2つのデータ、例えばサンプリングデータ41a、41bの差分の絶対値|41m|を求め、この差分データ|41m|が所定値K以上の場合は、サンプリングデータ41a、41bに異常があると判断し、所定値K未満の場合は正常と判断する。
判断の基準例:
|41m|=|41a−41b|≧K・・・・・・異常
|41m|=|41a−41b|<K・・・・・・正常
【0025】
(b)サンプリンデータ41a、41bが正常と判断した場合は、毎サンプリングが常に同一タイミングとなるサンプリングデータ41aをそのサンプリング周期データ41−0とする。
1−0=41a
【0026】
この前処理を全てのサンプリングデータ41a、41b〜4na、4nbに対し実施し、最新サンプリングデータ41−0〜4n−0を算出し、前記最新サンプリングデータ41−0〜4n−0及びn周期前のサンプリングデータ41−n〜4n−nにより従来と同様に振幅値や位相差等の計測演算及び事故の判定を行なう。
【0027】
しかしながら、サンプリングデータ41a、41b〜4na、4nbの異常が検出され、演算回路5から異常検出信号5bが出力されると、監視制御回路10は監視制御信号10aを一定時間出力する。
【0028】
出力回路7は演算回路5の演算結果5aが入力され、外部出力7aを出力するが、前記監視制御回路10から監視制御信号10aが入力されている期間だけ外部出力7aの出力を禁止する。
監視出力回路11は前記監視制御信号10aが入力され、サンプリングデータ41a、41b〜4na、4nbに異常を検出した事の表示出力11aを行なう。
【0029】
本実施の形態によれば、第1の実施の形態における効果に加えて、サンプリングデータ41a、41b〜4na、4nbに誤りが発生した場合に、例えば出力を一次的又は継続的に停止することにより、データ誤りによる誤動作や誤不動作を更に確実に無くす事ができる。
【0030】
次に本発明の第3の実施の形態について図4を参照して説明する。
図4のディジタル保護リレー装置1は、前記A/D変換部9と、A/D変換部9を構成するA/D変換器4から出力されるサンプリングデータ41a、41b〜4na、4nbの異常を判定する為の閾値を最適な値に設定する可変整定回路12と、前記サンプリングデータ41a、41b〜4na、4nbと可変整定回路12の閾値出力12aを入力し、演算処理を行なう演算回路5と、演算回路5の演算結果5aが入力され、外部出力7aを出力する出力回路7とから構成されている。
【0031】
次に上記構成のディジタル保護リレー装置の作用について説明する。A/D変換部9は前記第1の実施の形態で説明したとおり、マルチプレクサ8の出力21a、21b〜2na、2nbをアナログ量に比例したディジタル信号のサンプリングデータ41a、41b〜4na、4nbに変換し、出力する。
【0032】
可変整定回路12は整定操作により、演算回路5が前記サンプリングデータ41a、41b〜4na、4nbの異常を判断する為の閾値12aを任意の値で出力する。演算回路5は前記サンプリングデータ41a、41b〜4na、4nbと前記閾値12aが入力され、予め決められたアルゴリズムに従い演算処理を実行し、演算結果5aを出力する。出力回路7は演算結果5aが入力され、外部出力7aを出力する。
【0033】
次に演算回路5の演算処理について説明する。演算回路5はアナログ入力2〜2の振幅値や位相差等の計測演算及び事故の判定を行なう前に、
(a)同一信号の2つのデータ、例えばサンプリングデータ41a、41bのデータの差分の絶対値|41m|を求め、この差分データ|41m|が閾値12a以上の場合は、サンプリングデータに異常があると判断し、閾値12a未満の場合は正常と判断する。
判断の基準例:
|41m|=|41a−41b|≧12a・・・・・・異常
|41m|=|41a−41b|<12a・・・・・・正常
【0034】
(b)サンプリンデータ41a、41bが正常と判断した場合は、毎サンプリングが常に同一タイミングとなるサンプリングデータ41aをそのサンプリングデータ41−0とする。
1−0=41a
【0035】
(c)サンプリンデータ41a、41bに異常を検出した場合はそのデータを破棄し、1周期前のサンリングデータ41―1を最新のサンプリングデータ41−0としてコピーする。
1−0=41−1
【0036】
この前処理を全てのサンプリングデータに対し実施し、最新サンプリングデータ41−0〜4n−0を算出し、前記最新サンプリングデータ41−0〜4n−0及びn周期前のサンプリングデータ41−n〜4n−nにより従来と同様に振幅値や位相差等の計測演算及び事故の判定を行なう。
【0037】
本実施の形態によれば、第1の実施の形態における効果に加えて、、サンプリングデータの誤りを判定する閾値Kを可変できるようにすることにより、入力のアナログ信号の最大変化幅が異なる場合でも、プログラムを変更することなく容易に変更対応することができる。
【0038】
なお、前記実施の形態においては、1回のサンプリング周期に同一のアナログ信号を2チャンネルづつ検出しているが、これに限らず複数回3チャンネル以上の複数回検出するようにしてもよい。
【0039】
【発明の効果】
以上説明したように本発明によれば、電力系統の事故を検出するディジタル保護リレー装置において、アナログ信号である電力系統の状態量を所定の周期で複数チャンネル入力し、ディジタル信号のサンプリングデータに変換するA/D変換部と、前記サンプリングデータが入力され、あらかじめ決められたアルゴリズムに従って演算処理を行うとともに、複数のサンプリングデータの差分データが閾値を超えた場合はデータの誤りと判断する演算部とを設けたので、誤動作、誤不動作のない、信頼性の高いディジタル保護リレー装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示すブロック図。
【図2】本発明の第1の実施の形態の動作を説明する動作タイミング図。
【図3】本発明の第2の実施の形態を示すブロック図。
【図4】本発明の第3の実施の形態を示すブロック図。
【図5】従来のディジタル保護リレー装置を示すブロック図。
【図6】従来のディジタル保護リレー装置の動作を説明する動作タイミング図。
【符号の説明】
1…ディジタル保護リレー装置、21a、21b…2na、2nb、4…A/D変換器、5…演算回路、6…制御回路、7…出力回路、8…マルチプレクサ、9…A/D変換部、10…監視制御回路、11…監視出力回路、12閾値整定回路、41a、41b〜4na、4nb…サンプリングデータ、K…閾値。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a digital protection relay device that detects an accident in a power system, and more particularly to detection of an abnormal value of sampling data obtained by periodically A / D converting an analog electric quantity, and improvement of means for correcting abnormal value data.
[0002]
[Prior art]
The configuration of the conventional digital protection relay device is shown in FIG. 5, and the operation timing of the multiplexer and A / D converter having the configuration is shown in the operation timing diagram of FIG.
[0003]
As shown in FIGS. 5 and 6, the digital protection relay device 1 receives the analog signals 2 1 to 2 n having the input PT, CT voltage, and current commercial frequency, and switches and outputs them. an a / D converter 4 for converting the output of the multiplexer 3 to the sampled data 4 1 to 4 n of digital signals proportional to the analog quantity, the sampling data 4 1 to 4 n is input an arithmetic circuit 5 for performing an operation, A control circuit 6 that outputs a control signal 6a to the multiplexer 3 and the A / D converter 4 so as to periodically A / D convert the analog signals 2 1 to 2 n , and an operation result 5a of the operation circuit 5 Is output to the outside as an output signal 7a.
[0004]
The arithmetic circuit 5 includes the latest sampling data 4 1-0 to 4 n-0 of the sampling data 4 1 to 4 n obtained by converting the analog signals 2 1 to 2 n into digital signals, and the sampling data 4 1-n to n cycles before. 4 n−n is used to perform measurement processing such as amplitude values and phase differences of the analog signals 2 1 to 2 n and arithmetic processing such as accident determination according to a predetermined algorithm.
[0005]
In the arithmetic circuit 5, the sampling data 4 1 to 4 n to be used depends on the calculation result when the data temporarily becomes erroneous due to the influence of external noise or surge, or the operation error of the A / D converter 4 or the like. As means for preventing malfunctions and malfunctions, for example, processing such as operation delay until erroneous sampling data does not affect the measurement calculation, averaging of a plurality of calculation results, determination verification, and the like are performed.
[0006]
[Problems to be solved by the invention]
However, in such a conventional digital protection relay device, an operation delay until erroneous sampling data has no influence on measurement calculation, so as not to malfunction or malfunction due to a transient sampling data error, Processing such as averaging and verification needs to be performed, and as a result, problems such as an increase in measurement calculation time and an increase in failure determination error occur.
[0007]
In addition, during the operation delay time or while performing averaging and determination / collation processing, if a plurality of erroneous sampling data is generated, a system malfunction or malfunction may occur. .
[0008]
On the other hand, when a high calculation speed is required or when a high-sensitivity failure determination is required, the above-described operation delay time and averaging / verification time are also restricted, so one piece of erroneous sampling data It is also conceivable that a malfunction or an immobility may occur due to the above.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a highly reliable digital protection relay device that solves the above-described problems and does not malfunction or malfunction.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, an invention according to claim 1 is an A / D converter that inputs a plurality of channels of a state quantity of an electric power system, which is an analog signal, at a predetermined period, and converts it into sampling data of a digital signal; The sampling data is input, and an arithmetic processing is performed according to a predetermined algorithm, and an arithmetic unit that determines that a data error occurs when difference data of a plurality of sampling data exceeds a threshold value .
[0010]
According to the present invention, it is detected from the size of the difference data of a plurality of sampling data that the sampling data that should be continuously changed suddenly becomes abnormal data due to some influence, and the sampling data is abnormally detected. Is replaced with sampling data one cycle before the occurrence of.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description of the embodiment, the same parts as those of the conventional digital protection relay device shown in FIGS. 5 and 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0012]
FIG. 1 is a diagram showing a digital protection relay device 1 according to a first embodiment of the present invention, in which analog signals 2 1 to 2 n , which are state quantities of a power system (not shown) of commercial frequencies, are input for each two channels. Multiplexer 8 which is switched to one sampling period and outputs it, and as shown in the operation timing diagram of FIG. 2, the output 2 1a , 2 1b to 2 na , 2 nb of multiplexer 8 is sampled in proportion to the analog quantity. An A / D converter 4 for converting data 4 1a , 4 1b to 4 na , 4 nb , a multiplexer 8 to periodically A / D convert the analog signals 2 1a , 2 1b to 2 na , 2 nb An A / D converter 9 comprising a control circuit 6 for outputting a control signal 6a to the A / D converter 4, and the sampling data 4 1a , 4 1b to 4 na, 4 enter the nb an arithmetic circuit 5 for performing an operation, and an output circuit 7 for outputting an operation result 5a of the operation circuit 5 to the outside as an output signal 7 a.
[0013]
Next, the operation of the digital protection relay device having the above configuration will be described. In the A / D converter 9, the multiplexer 8 inputs the analog signals 2 1 to 2 n by 2 channels, respectively, and sequentially switches and outputs the signals as 2 1a , 2 1b to 2 na , and 2 nb .
[0014]
The A / D converter 4 converts the outputs 2 1a , 2 1b to 2 na , and 2 nb of the multiplexer 8 into digital signal sampling data 4 1a , 4 1b to 4 na , and 4 nb proportional to the analog signal. The control circuit 6 A / D-converts the analog signals 2 1a , 2 1b to 2 na , and 2 nb of the multiplexer 8 at predetermined intervals, and outputs sampling data 4 1a , 4 1b to 4 na , and 4 nb . Thus, the control signal 6a is output to the multiplexer 8 and the A / D converter 4 and controlled.
[0015]
The arithmetic circuit 5 inputs the sampling data 4 1a , 4 1b to 4 na , 4 nb which are the outputs of the A / D converter 4, executes arithmetic processing according to a predetermined algorithm, and outputs an arithmetic result 5 a. . The output circuit 7 inputs the calculation result 5a of the calculation circuit 5 and outputs an external output 7a.
[0016]
Next, arithmetic processing of the arithmetic circuit 5 will be described. Before the arithmetic circuit 5 performs measurement calculation such as the amplitude value and phase difference of the analog inputs 2 1 to 2 n and judgment of an accident,
(A) An absolute value | 4 1m | of a difference between two data of the same signal, for example, sampling data 4 1a , 4 1b is obtained, and this difference data | 4 1m | If the threshold value K is greater than or equal to the threshold value K determined on the basis of the maximum change width, it is determined that the sampling data 4 1a and 4 1b are abnormal.
Judgment criteria:
| 4 1m | = | 4 1a -4 1b | ≧ K... Abnormal | 4 1m | = | 4 1a -4 1b | <K.
If (b) San purine data 4 1a, 4 1b is determined to be normal, the data 4 1a of each sampling is always the same timing as the sampling data 4 1-0.
4 1-0 = 4 1a
[0018]
(C) When abnormality is detected in the sample data 4 1a , 4 1b , the data is discarded, and the sampling data 4 1-1 sampled and stored one cycle before is stored in the latest sampling data 4 1-0. Copy as.
4 1-0 = 4 1-1
[0019]
The pretreatment was performed with respect to all the sampling data 4 1a, 4 1b ~4 na, 4 nb, calculates the latest sampling data 4 1-0 to 4 n-0, the latest sampling data 4 1-0 to 4 as with conventional by n-0 and n cycles preceding sampling data 4 1-n to 4 n-n performs the determination of the measurement operations and accidents, such as amplitude and phase difference.
[0020]
As described above, according to the present embodiment, the absolute value | 4 1m | of the difference between the plurality of sampling data 4 1a , 4 1b to 4 na , 4 nb obtained in one sampling cycle is obtained. By comparing with the threshold value K based on the maximum change width of the analog signal according to the sampling interval of the data, the sampling data 4 1a , 4 1b to 4 na , 4 nb which should be continuously changed is suddenly caused by some influence. when became to abnormal data, detects that the sampling data 4 1a, 4 1b ~4 na, 4 nb is abnormal, abnormality occurs sampling data 4 1a, 4 1b ~4 na, 4 nb Since it is replaced with the sampling data of the previous cycle, it can be corrected so that the continuity of the sampling data is not lost, and data error According malfunction or erroneous dead disappears.
[0021]
Next, a second embodiment of the present invention will be described with reference to FIG.
The digital protection relay device 1 in FIG. 3 includes the A / D converter 9 and sampling data 4 1a , 4 1b to 4 na output from the A / D converter 4 constituting the A / D converter 9. When the nb is inputted and the arithmetic processing is performed, and the abnormality of the arithmetic result 5a and the sampling data 4 1a , 4 1b to 4 na , 4 nb is detected, the arithmetic circuit 5 outputs the abnormality detection signal 5b, and the abnormality detection signal 5b is input, the monitoring control circuit 10 that outputs the monitoring control signal 10a for prohibiting the external output of the output circuit 7, the output circuit 7 that receives the calculation result 5a of the calculation circuit 5 and outputs the external output 7a, Similarly, the monitoring control signal 10a is input and the monitoring output circuit 11 outputs the monitoring output 11a in the monitoring control state.
[0022]
Next, the operation of the digital protection relay device having the above configuration will be described. As described in the first embodiment, the A / D converter 9 outputs the sampling data 4 1a , 4 4a of the digital signal in which the outputs 2 1a , 2 1b to 2 na , 2 nb of the multiplexer 8 are proportional to the analog quantity. It converted to 1b ~4 na, 4 nb, to output.
[0023]
The arithmetic circuit 5 receives the sampling data 4 1a , 4 1b to 4 na , 4 nb , executes arithmetic processing according to a predetermined algorithm, outputs an arithmetic result 5a, and outputs from the A / D converter 4 When an abnormality is detected in the sampling data 4 1a , 4 1b to 4 na , 4 nb , the abnormality detection signal 5b is output.
[0024]
Next, arithmetic processing of the arithmetic circuit 5 will be described. Before the arithmetic circuit 5 performs measurement calculation such as the amplitude value and phase difference of the analog inputs 2 1 to 2 n and judgment of an accident,
(A) An absolute value | 4 1m | of a difference between two data of the same signal, for example, sampling data 4 1a , 4 1b is obtained, and if the difference data | 4 1m | is equal to or greater than a predetermined value K, the sampling data 4 1a 4 1b is determined to be abnormal, and if it is less than the predetermined value K, it is determined to be normal.
Judgment criteria:
| 4 1m | = | 4 1a -4 1b | ≧ K... Abnormal | 4 1m | = | 4 1a -4 1b | <K.
(B) When it is determined that the sample data 4 1a and 4 1b are normal, the sampling data 4 1a whose sampling is always at the same timing is set as the sampling cycle data 4 1-0 .
4 1-0 = 4 1a
[0026]
The pretreatment was performed with respect to all the sampling data 4 1a, 4 1b ~4 na, 4 nb, calculates the latest sampling data 4 1-0 to 4 n-0, the latest sampling data 4 1-0 to 4 as with conventional by n-0 and n cycles preceding sampling data 4 1-n to 4 n-n performs the determination of the measurement operations and accidents, such as amplitude and phase difference.
[0027]
However, when the abnormality of the sampling data 4 1a , 4 1b to 4 na , 4 nb is detected and the abnormality detection signal 5b is output from the arithmetic circuit 5, the monitoring control circuit 10 outputs the monitoring control signal 10a for a certain time.
[0028]
The output circuit 7 receives the calculation result 5a of the calculation circuit 5 and outputs the external output 7a. However, the output circuit 7 prohibits the output of the external output 7a only during the period when the monitoring control signal 10a is input from the monitoring control circuit 10.
The monitoring output circuit 11 receives the monitoring control signal 10a and performs a display output 11a indicating that an abnormality has been detected in the sampling data 4 1a , 4 1b to 4 na , 4 nb .
[0029]
According to the present embodiment, in addition to the effects of the first embodiment, when an error occurs in the sampling data 4 1a , 4 1b to 4 na , 4 nb , for example, the output is temporarily or continuously. By stopping, malfunctions and malfunctions due to data errors can be more reliably eliminated.
[0030]
Next, a third embodiment of the present invention will be described with reference to FIG.
The digital protection relay device 1 in FIG. 4 includes the A / D converter 9 and sampling data 4 1a , 4 1b to 4 na output from the A / D converter 4 constituting the A / D converter 9. A variable settling circuit 12 for setting a threshold for determining an abnormality of nb to an optimum value, the sampling data 4 1a , 4 1b to 4 na , 4 nb and a threshold output 12a of the variable settling circuit 12 are inputted and operated. An arithmetic circuit 5 that performs processing, and an output circuit 7 that receives an arithmetic result 5a of the arithmetic circuit 5 and outputs an external output 7a.
[0031]
Next, the operation of the digital protection relay device having the above configuration will be described. As described in the first embodiment, the A / D converter 9 outputs the sampling data 4 1a , 4 1b of the digital signal in which the outputs 2 1a , 2 1b to 2 na , 2 nb of the multiplexer 8 are proportional to the analog quantity. Convert to 4 na , 4 nb and output.
[0032]
The variable settling circuit 12 outputs a threshold 12a as an arbitrary value for the calculation circuit 5 to determine whether the sampling data 4 1a , 4 1b to 4 na , 4 nb is abnormal by a settling operation. The arithmetic circuit 5 receives the sampling data 4 1a , 4 1b to 4 na , 4 nb and the threshold value 12a, executes arithmetic processing according to a predetermined algorithm, and outputs an arithmetic result 5a. The output circuit 7 receives the calculation result 5a and outputs an external output 7a.
[0033]
Next, arithmetic processing of the arithmetic circuit 5 will be described. Before the arithmetic circuit 5 performs measurement calculation such as the amplitude value and phase difference of the analog inputs 2 1 to 2 n and judgment of an accident,
(A) An absolute value | 4 1m | of a difference between two data of the same signal, for example, sampling data 4 1a , 4 1b is obtained, and if the difference data | 4 1m | It is determined that there is an abnormality.
Judgment criteria:
| 4 1m | = | 4 1a -4 1b | ≧ 12a... Abnormal | 4 1m | = | 4 1a -4 1b | <12a.
(B) When it is determined that the sample data 4 1a and 4 1b are normal, the sampling data 4 1a whose sampling is always at the same timing is set as the sampling data 4 1-0 .
4 1-0 = 4 1a
[0035]
(C) If an abnormality is detected in the sample data 4 1a , 4 1b , the data is discarded, and the sampling data 4 1-1 of the previous cycle is copied as the latest sampling data 4 1-0 .
4 1-0 = 4 1-1
[0036]
This pre-processing is performed on all the sampling data, the latest sampling data 4 1-0 to 4 n-0 are calculated, the latest sampling data 4 1-0 to 4 n-0 and the sampling data 4 before n cycles Measurement calculations such as amplitude values and phase differences and determination of accidents are performed by 1-n to 4n -n as in the prior art.
[0037]
According to the present embodiment, in addition to the effect of the first embodiment, the maximum change width of the input analog signal is different by making the threshold value K for judging the sampling data error variable. However, it can be easily changed without changing the program.
[0038]
In the above-described embodiment, the same analog signal is detected every two channels in one sampling period. However, the present invention is not limited to this, and a plurality of times of three or more channels may be detected.
[0039]
【The invention's effect】
As described above, according to the present invention, in a digital protection relay device that detects an accident in the power system, the state quantity of the power system, which is an analog signal, is input into a plurality of channels at a predetermined cycle and converted into sampling data of the digital signal. An A / D conversion unit that performs the arithmetic processing in accordance with a predetermined algorithm when the sampling data is input, and a calculation unit that determines a data error when the difference data of the plurality of sampling data exceeds a threshold value, Therefore, it is possible to provide a highly reliable digital protection relay device that does not malfunction or malfunction.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of the present invention.
FIG. 2 is an operation timing chart for explaining the operation of the first exemplary embodiment of the present invention.
FIG. 3 is a block diagram showing a second embodiment of the present invention.
FIG. 4 is a block diagram showing a third embodiment of the present invention.
FIG. 5 is a block diagram showing a conventional digital protection relay device.
FIG. 6 is an operation timing chart for explaining the operation of the conventional digital protection relay device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Digital protective relay apparatus, 2 1a , 2 1b ... 2 na , 2 nb , 4 ... A / D converter, 5 ... Arithmetic circuit, 6 ... Control circuit, 7 ... Output circuit, 8 ... Multiplexer, 9 ... A / D conversion unit, 10 ... monitoring control circuit, 11 ... monitoring output circuit, 12 threshold setting circuit, 4 1a , 4 1b to 4 na , 4 nb ... sampling data, K ... threshold.

Claims (3)

アナログ信号である電力系統の状態量を所定の周期で複数チャンネル入力し、ディジタル信号のサンプリングデータに変換するA/D変換部と、前記サンプリングデータが入力され、あらかじめ決められたアルゴリズムに従って演算処理を行うとともに、複数のサンプリングデータの差分データが閾値を超えた場合はデータの誤りと判断する演算部とを有することを特徴とするディジタル保護リレー装置。An A / D converter that inputs a plurality of state quantities of an electric power system, which is an analog signal, in a predetermined cycle and converts it into sampling data of a digital signal; and the sampling data is input, and arithmetic processing is performed according to a predetermined algorithm A digital protection relay device comprising: an arithmetic unit that determines whether a data error occurs when differential data of a plurality of sampling data exceeds a threshold value. 複数のサンプリングデータの差分データが閾値を超えない場合は複数のサンプリングデータの内、毎サンプリングが常に同一タイミングとなるデータを有効データとして採用し、複数のサンプリングデータの差分データが閾値を超えた場合はそのデータを破棄し、1周期前にサンプリングし、記憶しておいたサンプリングデータに置き換えることを特徴とする請求項1に記載のディジタル保護リレー装置。When the difference data of multiple sampling data does not exceed the threshold value Among the multiple sampling data, the data whose sampling is always at the same timing is adopted as valid data, and the difference data of multiple sampling data exceeds the threshold value The digital protection relay device according to claim 1, wherein the data is discarded, and the sampling data is sampled one cycle before and replaced with the stored sampling data. アナログ信号を切換えるマルチプレクサと、前記マルチプレクサの出力をディジタル信号に変換するA/D変換部と、前記マルチプレクサ及びA/D変換器を制御する制御部とを有し、少なくとも1つのアナログ入力をマルチプレクサの複数チャンネルに入力し、1回のサンプリング周期に同一のアナログ信号を複数回にわたりA/D変換するようにした事を特徴とする請求項1に記載のディジタル保護リレー装置。A multiplexer that switches an analog signal; an A / D converter that converts an output of the multiplexer into a digital signal; and a controller that controls the multiplexer and the A / D converter, and at least one analog input is connected to the multiplexer 2. The digital protection relay device according to claim 1, wherein the same analog signal is inputted to a plurality of channels and A / D conversion is performed a plurality of times in one sampling period.
JP2003167212A 2003-06-12 2003-06-12 Digital protective relay device Pending JP2005006407A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003167212A JP2005006407A (en) 2003-06-12 2003-06-12 Digital protective relay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003167212A JP2005006407A (en) 2003-06-12 2003-06-12 Digital protective relay device

Publications (1)

Publication Number Publication Date
JP2005006407A true JP2005006407A (en) 2005-01-06

Family

ID=34093078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003167212A Pending JP2005006407A (en) 2003-06-12 2003-06-12 Digital protective relay device

Country Status (1)

Country Link
JP (1) JP2005006407A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982078B1 (en) 2006-11-09 2010-09-13 미쓰비시덴키 가부시키가이샤 Sampling Frequency Control Method and Protection Relay
KR101037000B1 (en) 2009-10-15 2011-05-25 엘에스산전 주식회사 Digital relay capable of seting a delay time and method for processing input signal in digital relay
JP2012095498A (en) * 2010-10-28 2012-05-17 Mitsubishi Electric Corp Digital protection control device
KR101770926B1 (en) 2016-12-30 2017-08-23 엘에스산전 주식회사 Method for detecting electrical disturbances by DC component

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982078B1 (en) 2006-11-09 2010-09-13 미쓰비시덴키 가부시키가이샤 Sampling Frequency Control Method and Protection Relay
KR101037000B1 (en) 2009-10-15 2011-05-25 엘에스산전 주식회사 Digital relay capable of seting a delay time and method for processing input signal in digital relay
JP2012095498A (en) * 2010-10-28 2012-05-17 Mitsubishi Electric Corp Digital protection control device
KR101770926B1 (en) 2016-12-30 2017-08-23 엘에스산전 주식회사 Method for detecting electrical disturbances by DC component
US10707671B2 (en) 2016-12-30 2020-07-07 Lsis Co., Ltd. Method of detecting electrical disturbance by DC component

Similar Documents

Publication Publication Date Title
JP6050754B2 (en) System, method and apparatus for fault detection, isolation and correction based on signal processing
KR101064454B1 (en) Apparatus and method for detecting data validity
JP2005006407A (en) Digital protective relay device
US9574925B2 (en) Fluid measurement device having a circuit for precise flow measurement
JP5458902B2 (en) Analog to digital converter
EP1742123A2 (en) Continuous median failure control system and method
JP2007110755A (en) A/d conversion apparatus
WO2014208932A1 (en) Apparatus and method for controlling overcurrent of grid-connected inverter due to abnormal grid voltage
JP3716385B2 (en) PCM carrier relay
WO2012050473A1 (en) Systems, methods, and apparatus for detecting agreement for individual channels among redundant sensor signals
KR101037000B1 (en) Digital relay capable of seting a delay time and method for processing input signal in digital relay
JP4308624B2 (en) Engine control device
JP4031498B2 (en) Protective relay
JP2004274960A (en) Power converter
JPH02276955A (en) Process analyzer
JPH04217816A (en) Monitor
JP2020095603A (en) Controller
JP5431692B2 (en) Redundant analog signal input device
JP2000155614A (en) Fault detection system
JPH11317665A (en) A/d converting device
JPH07245865A (en) Distribution panel and digital relay device
JPH0345116A (en) Protective relay
JPH11178192A (en) Protective relay
JPH02290124A (en) Normally monitoring system for digital type protective relay
JPS6412163B2 (en)

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002