KR101037000B1 - Digital relay capable of seting a delay time and method for processing input signal in digital relay - Google Patents
Digital relay capable of seting a delay time and method for processing input signal in digital relay Download PDFInfo
- Publication number
- KR101037000B1 KR101037000B1 KR1020090098437A KR20090098437A KR101037000B1 KR 101037000 B1 KR101037000 B1 KR 101037000B1 KR 1020090098437 A KR1020090098437 A KR 1020090098437A KR 20090098437 A KR20090098437 A KR 20090098437A KR 101037000 B1 KR101037000 B1 KR 101037000B1
- Authority
- KR
- South Korea
- Prior art keywords
- input signal
- delay time
- signal
- digital
- input
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/16—Spectrum analysis; Fourier analysis
- G01R23/165—Spectrum analysis; Fourier analysis using filters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318577—AC testing, e.g. current testing, burn-in
- G01R31/31858—Delay testing
Abstract
본 발명은 디지털 계전기가 사용되는 환경에 따라 디지털 보호 계전기의 디지털 입력 처리 부분에 있어서 기기에서 필요에 따라서 입력 지연을 줌으로서 안정적은 현장의 경우 입력 지연을 최소화하여 고속 동작을 하며, 노이즈 및 전압 강하(Drop)가 빈번하게 발생하는 현장의 경우에 입력 지연을 비교적 길게 줌으로 디지털 보호 계전기에 있어서 오동작을 방지하여 안정적으로 디지털 계전 시스템을 운용을 할 수 있는 디지털입력 감지에 대한 지연 설정이 가능한 디지털 계전기 및 디지털 계전기의 입력신호 처리 방법에 관한 것이다. The present invention provides a high-speed operation by minimizing the input delay in a stable field by providing an input delay in the digital input processing portion of the digital protective relay as necessary in accordance with the environment in which the digital relay is used, noise and voltage drop In the case of frequent dropping, the input delay is relatively long to prevent malfunction in the digital protection relay, thus enabling the digital relay to set the delay for the digital input detection that can operate the digital relay system stably. And an input signal processing method of a digital relay.
지연설정, 노이즈, 전압 강하, 디지털 계전기 Delay Setting, Noise, Voltage Drop, Digital Relay
Description
본 발명은 디지털 보호 계전기에 관한 것으로서, 특히 3상 전원의 검출 전압과 검출 전류의 입력신호에 있어서 변동 발생시 3상 전원의 이상발생을 결정하는 기준 지연시간을 사용자가 사용환경에 적합하게 자유로이 변경 설정할 수 있는 디지털 계전기 및 해당 디지털 계전기의 입력신호 처리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital protective relay. In particular, a reference delay time for determining abnormality of a three-phase power supply when a change occurs in an input signal of a detection voltage and a detection current of a three-phase power supply is freely set according to a user's environment. The present invention relates to a digital relay, and an input signal processing method of the digital relay.
일반적으로 디지털 계전기는 전기회로, 통신선로 등에 설치하여 과전류, 결상, 상불평형 및 역상 등의 계전 대상물의 상태를 사용자 등에 의해서 미리 설정된 시간에 의해 정확하게 검출함으로써 기기나 선로 등의 상태를 정확하게 보호하기 위한 기기이다.In general, digital relays are installed in electric circuits, communication lines, etc. to accurately detect the state of relay targets such as overcurrent, phase loss, phase imbalance, and reverse phase by a predetermined time by a user, etc. Appliance.
또한, 계전기는 전압 변성기(PT) 및 전류 변성기(CT)로부터 보호 범위의 계통의 전압, 전류를 검출한다. 계전기는 유형이 유도형 계전기나 정지형 계전기에서 디지털 계전기로 진화함에 따라, 더욱 광범위한 정정 범위와 동작의 정확성을 요구한다. 특히, 현재의 디지털 계전기는 1A 이하의 저전류, 10V 이하의 저전압에서부터 수백A, 수백 V까지에 이르는 광범위한 영역에서도 계통의 전압, 전류를 왜곡 없이 검출하고, 정확하게 동작해야 한다.In addition, the relay detects the voltage and current of the system in the protection range from the voltage transformer PT and the current transformer CT. As relays evolve from inductive or stationary relays to digital relays, they require a wider range of correction and accuracy of operation. In particular, current digital relays must detect and accurately operate the system's voltage and current without distortion even in a wide range of low current of less than 1A and low voltage of less than 10V to hundreds of A and hundreds of V.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 디지털 보호계전기의 디지털 입력부 회로에 대해 설명하기로 한다.Hereinafter, a digital input circuit of a digital protection relay according to the prior art will be described with reference to the accompanying drawings.
도 1은 종래의 디지털 계전기를 개략적으로 나타낸 구성도이고, 도 2는 종래 디지털 계전 장치의 경우 입력에 왜란이 발생한 경우에 이에 영향을 받은 출력의 전압 파형도이다. 1 is a configuration diagram schematically showing a conventional digital relay, and FIG. 2 is a voltage waveform diagram of an output affected when a disturbance occurs in an input in the conventional digital relay device.
도 1을 참조하면, 상기 디지털 보호 계전기(10)는 신호 입력부(11), 입력부 표시부(12), 연산 및 제어부(13), 디지털 입력부(14), 디지털 출력부(15), 트립코일 구동부(16)를 포함한다. 여기서, 상기 트립코일 구동부(16)는 차단기(30)의 트립코일(31)과 연결된다. Referring to FIG. 1, the
상기 구성과 같이, 상기 디지털 보호 계전기는 전기선로에서 전류 변성기(일명 변류기)(40) 및 전압 변성기(50)와 신호 입력부(11) 및 디지털 입력부(14)를 통하여 계전기의 입력을 받고, 연산 및 제어부(13)를 통하여 디지털 출력부(15) 및 트립코일 구동부(16)를 제어하도록 구성되어 있다.As described above, the digital protective relay receives an input of the relay through a current transformer (aka current transformer) 40 and a
상기 신호입력부(11)는 전류 변성기(40) 및 전압 변성기(50)로부터 3상전원에 대한 상별의 검출전류 및 검출전압의 아날로그 신호를 입력받아 해당 아날로그 신호의 전압수준을 강압하여 디지털 입력부(14)에 제공하며, 상기 입력부 표시부(12)는 상기 신호 입력부(11)로 입력된 검출전류 및 검출전압을 외부에 표시하는 기능을 한다. The signal input unit 11 receives an analog signal of a phase-specific detection current and a detection voltage for the three-phase power supply from the
디지털 입력부(14)는 아날로그-디지털 변환회로로 구성되어 신호 입력부(11)로부터 상별의 검출전류 및 검출전압의 아날로그 신호를 입력받아 디지털 신호로 변환된 신호를 상기 연산 및 제어부(13)로 출력한다.The
상기 연산 및 제어부(13)는 디지털 입력부(14)의 출력 디지털 신호를 근거로 트립코일 구동부의 구동여부를 결정하는 구동제어신호를 출력하고, 또한 지털 입력부(14)의 출력 디지털 신호를 근거로 연산 및 처리하여 디지털 출력부(15)를 제어하는 출력신호를 출력한다.The calculation and
상기 디지털 출력부(15)는 상기 연산 및 제어부(13)의 출력신호를 입력하여 해당 부품의 동작을 제어하는 신호를 출력한다. The
상기 트립코일 구동부(16)는 상기 연산 및 제어부(13)로부터의 상기 구동제어신호에 따라서 차단기(30)의 트립코일(31)을 구동 또는 중지하는 제어 신호를 발생한다.The
도 1에 있어서 미설명 부호 20은 부하이다.In Fig. 1,
종래의 디지털 계전기는 상기 디지털 입력부(14)의 입력단으로 결상 전압과 같은 노이즈가 입력되면 3상 전원에서 해당 상에서 결상이 발생한 것으로 오인될 수 있게 디지털 입력부(14)의 출력단에서는 결상 전압신호가 입력된 것과 동일한 신호를 출력한다. In the conventional digital relay, when noise, such as an imaging voltage, is input to the input terminal of the
즉, 도 2에 도시된 바와 같이, 외부 외란이 발생 한 경우 왜란 지속시간(Ts)이 긴 경우에는 일정 지연시간(Thd)의 강제 지연 후에도 왜란을 결상 발생 상태의 전압신호로 출력하여 오 동작을 유발한다. That is, as shown in FIG. 2, when the disturbance duration Ts is long when the external disturbance occurs, even after the forced delay of the predetermined delay time Thd, the disturbance is outputted as a voltage signal in the phase of occurrence of phase error. cause.
여기서, 지연시간(Thd)은 하드웨어에 의한 강제 지연시간을 나타내고, 왜란 지속시간(Ts)은 외부 요인에 의해서 발생된 왜란이 입력단에 입력신호로 지속되는 시간을 나타낸다. Here, the delay time Thd represents a forced delay time due to hardware, and the disturbance duration Ts represents a time for which the disturbance caused by an external factor lasts as an input signal to the input terminal.
본 발명은 디지털 계전기가 사용되는 환경이 노이즈 및 전압 강하(Drop)가 빈번하게 발생하는 현장의 경우에 입력신호의 변동이 출력신호에 영향을 주지 않도록 입력변동에 대한 출력에 지연시간을 설정함으로써, 외부 노이즈나 전압 강하에 의한 제품의 오동작을 방지하여 안정적으로 디지털 계전 시스템을 운용을 할 수 있는 디지털입력 감지에 대한 지연 설정이 가능한 디지털 계전기 및 해당 디지털 계전기의 입력신호 처리 방법을 제공하는 것이다.The present invention is to set the delay time on the output for the input change so that the change in the input signal does not affect the output signal in the case where the environment where the digital relay is used, noise and voltage drop frequently occurs, The present invention provides a digital relay capable of setting a delay for digital input detection that can stably operate a digital relay system by preventing malfunction of the product due to external noise or voltage drop, and an input signal processing method of the corresponding digital relay.
상기 목적을 달성하기 위한 본 발명에 따른 지연 설정이 가능한 디지털 계전기는, 3상 전원의 상별 검출 전압과 검출 전류의 입력신호를 수신하여 상기 입력 신호의 전압을 강압하여 출력하는 신호 입력부와;According to an aspect of the present invention, there is provided a digital relay capable of delay setting, including: a signal input unit configured to receive input signals of phase detection voltages and detection currents of a three-phase power supply and to step-down and output the voltages of the input signals;
상기 신호 입력부로부터 출력된 강압된 상기 입력신호로부터 고주파 노이즈를 제거하여 출력하는 디지털 입력부와;A digital input unit which removes and outputs high frequency noise from the stepped down input signal output from the signal input unit;
상기 디지털 입력부에서 출력된 아날로그 신호를 디지털 신호로 변환하는 A/D 변환부와;An A / D converter converting the analog signal output from the digital input unit into a digital signal;
상기 3상 전원의 이상을 결정하기 위한 기준 지연시간을 제공하도록 미리 설정되는 설정 지연시간을 저장하고 제공하는 설정 지연시간 입력부와;A setting delay time input unit for storing and providing a setting delay time preset to provide a reference delay time for determining an abnormality of the three-phase power source;
상기 입력 신호에 변동이 발생한 경우에 상기 설정 지연시간과 상기 변동의 지속시간을 비교하고, 그 결과에 따라 상기 입력신호의 이상발생 여부를 결정하는 제어부를 포함한다. And a controller configured to compare the set delay time and the duration of the change when a change occurs in the input signal, and determine whether an abnormality occurs in the input signal according to the result.
상기 목적은 3상 전원의 상별 검출 전압과 검출 전류의 입력신호를 수신하고 이전의 입력신호와 비교하여 상기 입력신호의 변동 발생을 결정하는 변동발생 결정단계와;The object of the present invention is a variation occurrence determining step of receiving an input signal of a phase detection voltage and a detection current of a three-phase power supply and comparing the input signal with a previous input signal to determine occurrence of variation in the input signal;
상기 입력신호에 변동이 발생했을 때, 변동이 노이즈인 것인지 또는 상기 3상 전원의 이상이 발생한 것인지 결정하는 이상 결정단계와;An abnormality determining step of determining whether the variation is noise or an abnormality of the three-phase power source when the variation occurs in the input signal;
상기 변동이 노이즈인 것으로 결정한 경우, 상기 입력신호를 이전 입력신호와 동일한 것으로 처리하는 처리단계를 포함하는 본 발명에 따른 디지털 계전기의 입력 신호 처리 방법을 제공함으로써 달성될 수 있다.If it is determined that the fluctuation is noise, it can be achieved by providing an input signal processing method of a digital relay according to the present invention comprising a processing step of processing the input signal as the same as the previous input signal.
본 발명에 따른 디지털입력 감지에 대한 지연 설정이 가능한 디지털 계전기 및 이를 이용한 지연 설정 방법은 노이즈 및 전압 강하(Drop) 등이 발생하는 현장환경에 따라 적합한 설정 지연시간을 달리 설정함으로써, 입력신호의 일시적 변동발생시 3상 전원의 이상 발생으로 잘못 결정하여 부하로의 전원을 차단하는 디지털 계전기의 오동작을 방지하여 안정적으로 디지털 계전기를 운용할 수 있는 효과가 있다. According to the present invention, a digital relay capable of delay setting for detecting a digital input and a delay setting method using the same may be configured by temporarily setting an appropriate setting delay time according to a site environment in which noise and voltage drop occur. In case of fluctuation, it is possible to stably operate the digital relay by preventing the malfunction of the digital relay which cuts off the power to the load by mistaken decision of abnormality of three phase power.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일실시예에 따른 디지털 계전 장치의 구성에 대한 블록도이고, 도 4는 본 발명의 일실시예에 따른 디지털 계전 장치의 입력신호에 대한 지연 처리부의 블록도이다. 3 is a block diagram illustrating a configuration of a digital relay device according to an embodiment of the present invention, and FIG. 4 is a block diagram of a delay processing unit for an input signal of a digital relay device according to an embodiment of the present invention.
도 3 및 4를 참조하면, 본 발명의 일실시예에 따른 디지털입력 감지에 대한 지연 설정이 가능한 디지털 계전기(100)는, 상전원에 대한 상별의 검출전류 및 검출전압의 아날로그 신호를 입력받아 해당 아날로그 신호의 전압수준을 강압하여 제공하는 신호 입력부(11)와; 신호 입력부(11)로부터 출력된 신호로부터 고주파 노이즈를 제거하여 출력하는 디지털 입력부(110)와; 상기 디지털 입력부(110)로부터 출력된 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환부(120)와; 노이즈에 의한 상기 입력신호의 검출 오동작을 방지하도록 설정 지연시간을 제공하는 지연시간 입력부(140)와; 상기 입력 신호에 노이즈가 발생한 경우에 상기 변동 방지 신호와 상기 노이즈의 지속시간을 비교하고, 그 결과에 따라 상기 입력신호의 변동을 출력신호에 반영할지 여부를 결정하는 제어부(130)를 포함한다. 3 and 4, a
상기 디지털 입력부(110)는, 신호 입력부(11)로부터 입력되는 입력 신호(아날로그 전압신호임)로부터 노이즈를 제거하는 예컨대 바리스터(varistor)로 구성되는 노이즈 제거부(Z1)와; 상기 노이즈가 제거된 입력신호의 아날로그 전압을 분압하는 분압부(R1, R2)와; 분압부에 의해 분압된 입력신호를 노이즈 절연하여 전달하는 포토 커플러(111)와; 상기 포토 커플러(111)로부터 전달되는 신호에 대해서 고 주파 노이즈는 제거하고 저주파 신호만을 통과시켜 후단의 아날로그-디지털 변환부(120)에 제공하는 저주파 필터부(R3, C1)를 포함한다. The
보다 상세하게는, 디지털 입력부(110)는 제1,2 노드(Nd1,Nd2)를 통하여 신호 입력부(11)로부터 3상 전원에 대한 검출 전압과 검출 전류를 강압하여 아날로그 전압신호로서 입력받고, 입력된 전원에 포함된 서지 전압과 같은 노이즈는 상기 제1,2 노드 사이에 연결된 상기 노이즈 제거부를 형성하는 바리스터(ZNR1)에서 제거된다. In more detail, the
상기 노이즈 등이 제거된 입력전원은 전압 분배부의 저항(R1)과 저항(R2)에 의해서 전압 분배되고, 상기 분배된 입력전압은 제2,3 노드(Nd2,Nd2)에 접속된 단자 1,2를 통하여 포토커플러(111)에 입력된다. 상기 포토커플러는 제1,2단자를 통하여 입력된 전압에 고주파 노이즈가 포함되지 않도록 절연하여 단자 3,4를 통전시키고, 전압 Vcc는 상기 통전된 단자 3,4와 저역통과 필터부(R3, C1)를 통해 저주파 신호만 여파되어 아날로그-디지털 변환부(120)에 제공된다. The input power source from which the noise is removed is divided by the resistor R1 and the resistor R2 of the voltage divider, and the divided input voltages are connected to the
디지털 입력부(110)가 저주파 필터부(R3, C1)를 통해 제공하는 3상 전원에 대한 검출 전압과 검출 전류의 입력신호(저주파 신호)는 아날로그 신호의 형태이므로, 아날로그-디지털 변환부(120)는 제어부(130)에서 사용하기 위하여 디지털 입력부(110)로부터의 아날로그 신호를 디지털 신호로 변환하여 제어부(130)로 출력한다. Since the input signal (low frequency signal) of the detection voltage and the detection current for the three-phase power provided by the
즉, 상기 디지털 입력부가 상기 제1,2 노드로 전원(Vin)을 입력받는 경우에, 상기 포토커플러(111)는 상기 제1,2 저항(R1,R2)의 전압 분배 법칙에 의하여 "R2 ×Vin/(R1+R2)"의 전압을 인가받는다. 이때, 인가된 전압이 상기 포토커플러(111)의 제 1,2 단자(1차측)에 인가되면, 이 인가된 전압은 상기 포토커플러(111)를 구동하여 상기 제3,4 단자(2차측)를 턴-온(trun-on)시킨다. 이때 포토커플러(111)에서 고주파 노이즈는 제 1,2 단자(1차측)으로부터 제3,4 단자(2차측)으로 전달되지 못하게 절연된다.That is, when the digital input unit receives the power Vin to the first and second nodes, the
이때, 상기 제어부(130)는 지연시간 입력부(140)를 통하여 설정 지연시간을 입력받는데, 여기서 설정 지연시간은 상기 노이즈에 의한 상기 입력 신호의 변동 발생시 상기 입력 신호의 변동 발생 전 상태를 유지하기 위한 지연시간으로서 디지털 계전기가 설치된 현장에 따라서 선택적으로 사용자가 설정할 수 있는 시간값(시간 설정 데이터)이다.In this case, the
상기 제어부(130)는 상기 입력신호의 변동 발생시, 상기 노이즈의 지속시간이 상기 지연시간보다 작은 경우에는 상기 입력신호의 변동을 상기 출력신호에 반영하지 않고, 상기 노이즈의 지속시간이 상기 지연시간보다 큰 경우에는 상기 입력신호의 변동을 상기 트립코일 구동여부의 결정에 반영한다. When a change in the input signal occurs, the
즉, 상기 노이즈의 지속시간이 상기 지연시간보다 작은 경우에는 상기 입력신호의 변동은 노이즈에 의한 것이므로 출력신호가 입력신호의 변동에 따라 변동하지 않게 된다. 그러나, 상기 노이즈의 지속시간이 상기 지연시간보다 큰 경우에는 입력신호의 변동이 노이즈에 의한 것이 아니라 입력신호(즉 3상 전원의 검출전압 및 검출전류)에 이상이 있는 것이므로, 출력신호가 입력신호에 따라 변동하게 된다. 다시 말해서, 이러한 입력신호의 이상 발생시 제어부(130)는 트립코일 구동 부(16)를 제어하여 트립코일(31)을 구동하여 부하로 공급되는 전원을 차단하므로써 부하를 보호하게 동작한다.That is, when the duration of the noise is less than the delay time, since the variation of the input signal is caused by noise, the output signal does not change according to the variation of the input signal. However, if the duration of the noise is greater than the delay time, the variation of the input signal is not caused by noise but an abnormality in the input signal (i.e., the detection voltage and the detection current of the three-phase power supply). Will fluctuate accordingly. In other words, when an abnormality occurs in the input signal, the
상기 설정 지연시간은 사용자가 지연시간 입력부(140)를 통하여 변경 설정이 가능하며, 사용환경에 따른 상기 설정 지연시간의 데이터가 상기 제어부의 내부에 데이터 테이블의 형태로 저장되는 것이 가능하다. The setting delay time may be changed and set by the user through the delay
도 5는 본 발명의 일실시예에 따른 디지털 계전기의 입력 지연 설정 방법의 순서도이다. 5 is a flowchart illustrating a method of setting an input delay of a digital relay according to an embodiment of the present invention.
도 5를 참조하며, 본 발명의 일실시예에 따른 디지털 계전기의 입력 지연 설정 방법은 3상 전원에 대한 검출전압과 검출전류의 입력신호를 수신하여 상기 입력신호의 변동 유무를 검출하는 단계(S200)와; 상기 입력신호의 변동을 노이즈로 결정할 것인지 상기 3상 전원에 이상이 발생한 것인지를 결정하는 이상 결정 단계(S230)와; 상기 변동을 노이즈로 결정한 경우, 상기 입력신호를 변동전 입력신호와 동일한 것으로 유지하여 정상상태로 처리하는 처리단계를(S260)를 포함한다. Referring to FIG. 5, in the method of setting an input delay of a digital relay according to an embodiment of the present invention, receiving input signals of a detection voltage and a detection current for a three-phase power source and detecting whether the input signal is changed (S200). )Wow; An abnormality determining step (S230) of determining whether the variation of the input signal is noise or whether an abnormality has occurred in the three-phase power source; If the variation is determined as noise, a processing step of maintaining the input signal as the input signal before the variation and processing it in a steady state is included (S260).
상기 신호 입력부(11)를 통해서 AC 100V와 같은 3상 전원의 입력신호가 입력되면(S100), 해당 입력신호는 도 3의 신호 입력부(11), 디지털 입력부(1) 및 아날로그-디지털 변환부(120)을 통해서 강압되고 고주파 노이즈가 제거된 상태로 디지털 신호로 변환되어 제어부(130)에 입력된다. When an input signal of a three-phase power source such as AC 100V is input through the signal input unit 11 (S100), the corresponding input signal is the signal input unit 11, the digital input unit 1, and the analog-digital conversion unit (FIG. 3) of FIG. 3. Through
제어부(130)는, 상기 변동 판단 단계(S200)에서 아날로그-디지털 변환부(120)을 통해서 입력되는 입력신호를 이전의 입력신호와 비교하여 입력신호 데이터의 변동발생 여부를 결정한다.The
다음, 제어부(130)는, 상기 입력신호에 대해서 3상 전원의 이상을 결정하기 위한 기준시간으로서 사용자가 설정한 설정 지연시간을 설정 지연시간 입력부(140)로부터 읽어온다.(S210) Next, the
상기 입력신호 데이터에 변동이 발생한 경우, 상기 제어부(130)는 내부에 구비된 카운터(미도시)를 통해 상기 변동의 지속시간을 측정하고(S220), 상기 설정된 지연시간과 상기 측정된 지속시간을 비교하여(S230) 상기 지속시간이 상기 지연시간보다 짧은 경우에는 상기 변동은 노이즈인 것으로 결정하고, 상기 지속시간이 상기 지연시간보다 긴 경우에는 상기 3상 전원에 이상이 있는 것으로 결정한다. 3상 전원이 이상이 있는 것으로 결정되는 경우, 제어부(130)는, 트립코일 구동부(16)를 통해서 트립 코일(31)을 구동하여 3상 전원의 부하측의 공급을 차단시킨다.When a change occurs in the input signal data, the
상기 지속시간이 상기 지연시간보다 짧은 경우, 제어부(130)는 상기 입력신호의 변동이 노이즈인 것으로 결정하여, 상기 입력신호를 변동전 입력신호와 동일한 것으로 유지하여 정상상태로 처리한다. 그러나, 상기 지속시간이 상기 지연시간보다 긴 경우에는 상기 입력신호의 변동이 노이즈인 것이 아니라 3상 전원에 이상 이 발생한 것으로 결정하여 도시되지 않았지만 트립코일 구동부(16)를 통해서 트립 코일(31)을 구동하여 3상 전원의 부하측의 공급을 차단시키게 제어한다.If the duration is shorter than the delay time, the
상기 설정 지연시간은 노이즈 및 전압강하 발생빈도가 다양한 디지털 계전기의 설치 적용 환경에 따라 사용자 또는 관리자에 의해서 변경 설치가 가능하다. The setting delay time may be changed by the user or the administrator according to the installation application environment of the digital relay with various noise and voltage drop occurrence frequency.
도 6은 입력 변동 지속시간(Ts)이 설정 지연시간(Td)보다 긴 경우에 입력신호(DIGITAL INPUT)와 제어부가 결정하여 처리하는 입력신호(계전기 처리 DI)의 파 형도이고, 도 6에서 부호 Thd는 회로소자특성에 의한 지연시간이다. 도 7은 입력 변동 지속시간(Ts)이 설정 지연시간(Td)보다 짧은 경우에 입력신호(DIGITAL INPUT)와 제어부가 결정하여 처리하는 입력신호(계전기 처리 DI)의 파형도이다. FIG. 6 is a waveform diagram of an input signal DIGITAL INPUT and an input signal (relay processing DI) determined and processed by the controller when the input variation duration Ts is longer than the set delay time Td. Thd is a delay time due to circuit element characteristics. FIG. 7 is a waveform diagram of an input signal DIGITAL INPUT and an input signal (relay processing DI) determined and processed by the controller when the input variation duration Ts is shorter than the set delay time Td.
상기에서 본 발명은 특정한 실시예에 관하여 도시되고 설명되었지만, 당업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 알 수 있을 것이다. 그렇지만 이러한 수정 및 변형 구조들은 모두 본 발명의 권리범위 내에 포함되는 것임을 분명하게 밝혀두고자 한다.While the invention has been shown and described with respect to specific embodiments thereof, those skilled in the art can variously modify the invention without departing from the spirit and scope of the invention as set forth in the claims below. And that it can be changed. However, it is intended that the present invention covers the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.
도 1은 종래 기술에 디지털 계전 장치의 구성에 대한 블록도이다. 1 is a block diagram of the configuration of a digital relay device in the prior art.
도 2는 종래 디지털 계전 장치의 경우 입력에 왜란이 발생한 경우에 이에 영향을 받아 제어부가 처리하는 디지털 입력신호의 전압 파형도이다. FIG. 2 is a voltage waveform diagram of a digital input signal processed by a controller in response to a disturbance occurring in an input in the conventional digital relay device.
도 3은 본 발명의 일실시예에 따른 디지털 계전 장치의 구성에 대한 블록도이다. 3 is a block diagram of a configuration of a digital relay device according to an embodiment of the present invention.
도 4는 본 발명의 일실시예에 따른 디지털 계전기중 디지털 입력부의 세부 회로도를 포함하는 디지털 계전기의 주요부 구성을 보여주는 블록도이다. Figure 4 is a block diagram showing the configuration of the main part of the digital relay including a detailed circuit diagram of the digital input unit of the digital relay according to an embodiment of the present invention.
도 5는 본 발명의 일실시예에 따른 디지털 계전기의 입력신호 처리 방법의 순서도이다. 5 is a flowchart of an input signal processing method of a digital relay according to an embodiment of the present invention.
도 6은 입력 변동 지속시간이 설정 지연시간보다 긴 경우에 입력신호 및 제어부가 수정처리하는 입력신호의 파형도이다.6 is a waveform diagram of an input signal and an input signal corrected by the controller when the input variation duration is longer than the set delay time.
도 7은 입력 변동 지속시간이 설정된 지연시간보다 짧은 경우에 입력신호 및 제어부가 수정처리하는 입력신호의 파형도이다. 7 is a waveform diagram of an input signal and an input signal corrected by the controller when the input variation duration is shorter than the set delay time.
*도면의 주요부에 대한 부호의 설명* Explanation of symbols on the main parts of the drawings
10: 디지털 보호 계전기 11: 신호 입력부 10: digital protective relay 11: signal input
12: 입력부 표시부 13: 연산 및 제어부12: input unit display unit 13: operation and control unit
14: 디지털 입력부 15: 디지털 출력부14: digital input unit 15: digital output unit
16: 트립코일 구동부 20: 부하16: trip coil drive 20: load
30: 차단기 31: 트립코일30: breaker 31: trip coil
40: 전류 변성기 50: 전압 변성기40: current transformer 50: voltage transformer
100: 디지털 계전기 110: 디지털 입력부100: digital relay 110: digital input unit
120: 아날로그-디지털 변환부 130: 제어부120: analog-digital conversion unit 130: control unit
140: 지연시간 입력부 140: delay time input unit
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090098437A KR101037000B1 (en) | 2009-10-15 | 2009-10-15 | Digital relay capable of seting a delay time and method for processing input signal in digital relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090098437A KR101037000B1 (en) | 2009-10-15 | 2009-10-15 | Digital relay capable of seting a delay time and method for processing input signal in digital relay |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110041333A KR20110041333A (en) | 2011-04-21 |
KR101037000B1 true KR101037000B1 (en) | 2011-05-25 |
Family
ID=44047321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090098437A KR101037000B1 (en) | 2009-10-15 | 2009-10-15 | Digital relay capable of seting a delay time and method for processing input signal in digital relay |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101037000B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102436271B1 (en) * | 2016-12-30 | 2022-08-24 | 엘에스일렉트릭(주) | Relay apparatus for having diagnosis function of digital signal input circuit |
CN109425803B (en) * | 2017-08-24 | 2021-06-04 | 许继集团有限公司 | Analog quantity disconnection fault detection method, system and acquisition device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005006407A (en) | 2003-06-12 | 2005-01-06 | Tm T & D Kk | Digital protective relay device |
KR20050020070A (en) * | 2003-08-20 | 2005-03-04 | 명지대학교 | An adaptive autoreclosure scheme in a protective relay system |
-
2009
- 2009-10-15 KR KR1020090098437A patent/KR101037000B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005006407A (en) | 2003-06-12 | 2005-01-06 | Tm T & D Kk | Digital protective relay device |
KR20050020070A (en) * | 2003-08-20 | 2005-03-04 | 명지대학교 | An adaptive autoreclosure scheme in a protective relay system |
Also Published As
Publication number | Publication date |
---|---|
KR20110041333A (en) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101068718B1 (en) | Abnormal current detecting circuit for circuit breaker | |
US8699201B2 (en) | Relay failure detecting device, power-supply device, image forming apparatus, relay failure detecting method, and computer program product | |
US8093885B2 (en) | Residual magnetic flux determining apparatus | |
CN109601022B (en) | Inverter device and method for detecting abnormality of inverter device | |
EP3379846B1 (en) | Protective device | |
US20150061639A1 (en) | Dead-Time Selection In Power Converters | |
JP2008089322A (en) | Voltage detection apparatus | |
JP2008089323A (en) | Voltage detector | |
US20090256606A1 (en) | Digital signal input device and method of controlling the same | |
KR102259958B1 (en) | Digital protection relay, and method of learning threshold value of digital protection relay | |
KR101037000B1 (en) | Digital relay capable of seting a delay time and method for processing input signal in digital relay | |
KR101459369B1 (en) | Apparatus and method for controlling the relay | |
KR101238694B1 (en) | Digtal relay being able to check and correct miss wiring and method thereof | |
JP2013212026A (en) | Protection controller | |
KR101769699B1 (en) | Over current relay and the operating method | |
US7791849B2 (en) | Redundant trip activation | |
CN110676804B (en) | Detection circuit and switch module using same | |
US20100118450A1 (en) | Differential-current switch | |
KR102441016B1 (en) | Apparatus for detecting dc-link voltage in inverter | |
US11881701B2 (en) | DC-overcurrent detector | |
KR20170123096A (en) | Leakage Current Detector | |
JP2014160011A (en) | Momentary voltage drop detection device and momentary voltage drop detection method | |
US11740265B1 (en) | Signal conditioning circuit | |
AU2021382316B2 (en) | Electronic cut-off protection device | |
KR0179877B1 (en) | Break-down decision method of grounded overvoltage relay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
FPAY | Annual fee payment | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160401 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170403 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191111 Year of fee payment: 9 |