JPS639918Y2 - - Google Patents
Info
- Publication number
- JPS639918Y2 JPS639918Y2 JP1983143398U JP14339883U JPS639918Y2 JP S639918 Y2 JPS639918 Y2 JP S639918Y2 JP 1983143398 U JP1983143398 U JP 1983143398U JP 14339883 U JP14339883 U JP 14339883U JP S639918 Y2 JPS639918 Y2 JP S639918Y2
- Authority
- JP
- Japan
- Prior art keywords
- address
- loop
- marker
- minor
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003550 marker Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Description
【考案の詳細な説明】
本考案はメジヤーライン／マイナーループ方式
による磁気バブル記憶装置に関するものである。
による磁気バブル記憶装置に関するものである。
従来の磁気バブル記憶装置は、その情報蓄積方
法がシフトレジスタをループ状にして記憶する方
式であり、絶対アドレスを持つていない。かかる
磁気バブル記憶装置の一つであるメジヤーライ
ン／マイナーループ方式の動作について、第１図
を用いて説明する。データは複数本からなるマイ
ナーループ１0…１oに記憶されており、そのデー
タを読出す場合はリードメジヤーライン３と接す
る点７0…７oまで記憶されているバブル情報をマ
イナーループ１0…１o上を転送して来て、リード
ゲート６によりリードメジヤーライン３へバブル
を分割し、リードメジヤーライン３上にバブル情
報を移し、この移されたバブル情報をリードメジ
ヤーライン３に沿つてバブル検出器４まで転送
し、バブルの有無を検出している。データを書込
む場合にはバブル発生器５によりバブルを発生さ
せて、このバブルをライトメジヤーライン９上に
転送していき、所定のマイナーループ１0…１oと
接する点８0…８oまで転送して来た時にライトゲ
ート２によりマイナーループ１0…１oへバブルを
書き込む。
法がシフトレジスタをループ状にして記憶する方
式であり、絶対アドレスを持つていない。かかる
磁気バブル記憶装置の一つであるメジヤーライ
ン／マイナーループ方式の動作について、第１図
を用いて説明する。データは複数本からなるマイ
ナーループ１0…１oに記憶されており、そのデー
タを読出す場合はリードメジヤーライン３と接す
る点７0…７oまで記憶されているバブル情報をマ
イナーループ１0…１o上を転送して来て、リード
ゲート６によりリードメジヤーライン３へバブル
を分割し、リードメジヤーライン３上にバブル情
報を移し、この移されたバブル情報をリードメジ
ヤーライン３に沿つてバブル検出器４まで転送
し、バブルの有無を検出している。データを書込
む場合にはバブル発生器５によりバブルを発生さ
せて、このバブルをライトメジヤーライン９上に
転送していき、所定のマイナーループ１0…１oと
接する点８0…８oまで転送して来た時にライトゲ
ート２によりマイナーループ１0…１oへバブルを
書き込む。
従来上記の動作による磁気バブル記憶装置の記
憶データをアドレスアクセスする場合、絶対アド
レスがないため外部制御により制御されている。
この制御の仕方にはいくつかの方式が行なわれて
いる。第１の方式によると、最初にマイナールー
プ１0…１oへ書込みを行つたマイナーループ１0
…１o上の位置を相対アドレスゼロとして、それ
以降のアクセスは前記マイナーループ１上の相対
アドレスゼロに相当する位置からの相対アドレス
を算出してアクセスし、アクセス後は相対アドレ
スゼロに相当する前記マイナーループ１0…１o上
の位置を所定の場所、例えば書き込み位置８0…
８oに対応する位置に復帰させて終了する。この
ようにして次のアクセス時にもアドレスゼロを見
失なわず処理できる。第２の方式によると、マイ
ナーループ１0…１o内に、通常の情報として使用
されないビツト列をアドレスマーカーとしてあら
かじめ設定しておき、動作の最初に順次マイナー
ループ１0…１oのデータを読出してこのアドレス
マーカーを検出し、その位置からの相対アドレス
でアドレスアクセスする方法である。しかしなが
ら、前者の方法では相対アドレスゼロを特定位置
へアクセスごとに戻す作業が必要となりサイクル
タイムが長くなり、また後者の方法ではアドレス
マーカーを検出する時間が、１つのマイナールー
プのビツト数Nb、マイナーループ本数Nn、１ビ
ツトアクセスス時間Ｓとすると 平均検出時間＝Nb×Nn×Ｓ×1/2 ＝Nb・Nn・Ｓ／２（秒） となり平均でも全マイナーループ情報の半分を読
出す必要があり非常に時間がかかるなどの欠点が
あつた。
憶データをアドレスアクセスする場合、絶対アド
レスがないため外部制御により制御されている。
この制御の仕方にはいくつかの方式が行なわれて
いる。第１の方式によると、最初にマイナールー
プ１0…１oへ書込みを行つたマイナーループ１0
…１o上の位置を相対アドレスゼロとして、それ
以降のアクセスは前記マイナーループ１上の相対
アドレスゼロに相当する位置からの相対アドレス
を算出してアクセスし、アクセス後は相対アドレ
スゼロに相当する前記マイナーループ１0…１o上
の位置を所定の場所、例えば書き込み位置８0…
８oに対応する位置に復帰させて終了する。この
ようにして次のアクセス時にもアドレスゼロを見
失なわず処理できる。第２の方式によると、マイ
ナーループ１0…１o内に、通常の情報として使用
されないビツト列をアドレスマーカーとしてあら
かじめ設定しておき、動作の最初に順次マイナー
ループ１0…１oのデータを読出してこのアドレス
マーカーを検出し、その位置からの相対アドレス
でアドレスアクセスする方法である。しかしなが
ら、前者の方法では相対アドレスゼロを特定位置
へアクセスごとに戻す作業が必要となりサイクル
タイムが長くなり、また後者の方法ではアドレス
マーカーを検出する時間が、１つのマイナールー
プのビツト数Nb、マイナーループ本数Nn、１ビ
ツトアクセスス時間Ｓとすると 平均検出時間＝Nb×Nn×Ｓ×1/2 ＝Nb・Nn・Ｓ／２（秒） となり平均でも全マイナーループ情報の半分を読
出す必要があり非常に時間がかかるなどの欠点が
あつた。
本考案は以上のような従来の処理方法による欠
点を補うことを目的とし、マイナーループの回転
位置を示すアドレスマーカーループを設けること
により、アドレス設定を可能とすると同時にその
検出時間を最低でも平均Nb/2とした。
点を補うことを目的とし、マイナーループの回転
位置を示すアドレスマーカーループを設けること
により、アドレス設定を可能とすると同時にその
検出時間を最低でも平均Nb/2とした。
次に第２，３図を用いてその一実施例について
説明すると、従来の磁気バブル記憶にマイナール
ープ１１0…１１oの外にこのマイナーループ１１
０…１１oと同様の構成をしているアドレスマーカ
ーループ２０を設け、それらを個別にリード／ラ
イトを行うためライトゲート１２，２２とリード
ゲート１６，２１とを設けている。
説明すると、従来の磁気バブル記憶にマイナール
ープ１１0…１１oの外にこのマイナーループ１１
０…１１oと同様の構成をしているアドレスマーカ
ーループ２０を設け、それらを個別にリード／ラ
イトを行うためライトゲート１２，２２とリード
ゲート１６，２１とを設けている。
次に、動作原理について説明する。
アドレスマーカーループ２０は他のマイナール
ープ１１0…１１oと同様の構成であるのでマイナ
ーループ１１0…１１oのデータが１ビツト転送さ
れればアドレスマーカーループ２０も１ビツト転
送される。よつてマイナーループ位置１７0…１
７oのビツトデータとアドレスマーカーループ２
０の位置２３のビツトデータの位置関係は固定で
ある。
ープ１１0…１１oと同様の構成であるのでマイナ
ーループ１１0…１１oのデータが１ビツト転送さ
れればアドレスマーカーループ２０も１ビツト転
送される。よつてマイナーループ位置１７0…１
７oのビツトデータとアドレスマーカーループ２
０の位置２３のビツトデータの位置関係は固定で
ある。
アドレスマーカーループ２０のライトゲート２
２を用いて、第３図の様にアドレスゼロを表わす
マーカー３１とアドレスｍを表わすマーカー３２
およびアドレスｎを表わすマーカー３３をそれぞ
れマーカー３１からマーカー３２までのビツト数
をｍビツト、マーカー３２からマーカー３３まで
のビツト数をｎ−ｍビツトとしてアドレスマーカ
ーループに前もつて書込んでおく。書込まれたマ
ーカーとマイナーループ１１0…１１oのおのおの
それに対応したビートデータ位置は前記の位置関
係から絶対アドレスが割りつけられたことにな
る。データのリード／ライトを行なう前にアドレ
スマーカーループ２０のリードゲート２２を用い
て、アドレスマーカーループ２０をリードメジヤ
ーライン１３に読出し、検出器１４でその中に書
込まれているマーカー３１，３２，３３のいずれ
か最初のマーカーがどのアドレスを表わしている
かを検出しておく。これによりそれ以降のリー
ド／ライト動作においては検出したアドレスから
の相対アドレスによりアドレスアクセスを行う。
以上の動作を基本として次の様にアドレスマーカ
ーループ２０に書込むマーカーの位置を決めるこ
とにより、効率の良いアドレスマーカー検出が出
来る。アドレスマーカー検出の平均時間Ｈは Ｈ＝Nb／２・１／ｄ・Ｓ となるがここでｄはアドレスマーカーが存在する
数であり複数の場合にはそれぞれのマーカー間の
ビツト数は程等しいことが必要である。今Nb（マ
イナーループのビツト数）が1024、ｄを４とする
とおのおのマーカー間のビツト数は256−αとな
る（αは１つのマーカーに必要なビツト数で第３
図では８ビツト）。この場合１ビツトアクセス時
間が10μsであれば平均時間 Ｈ＝1024／２×１／４×10μs ＝1.28ms となり、従来方式ではマイナーループ本数が256
本で Ｈ＝Nb・Nn・Ｓ／２ ＝1024×256／２×10μs ＝1.31S と約103倍の差となり非常な時間短縮が出来る。
２を用いて、第３図の様にアドレスゼロを表わす
マーカー３１とアドレスｍを表わすマーカー３２
およびアドレスｎを表わすマーカー３３をそれぞ
れマーカー３１からマーカー３２までのビツト数
をｍビツト、マーカー３２からマーカー３３まで
のビツト数をｎ−ｍビツトとしてアドレスマーカ
ーループに前もつて書込んでおく。書込まれたマ
ーカーとマイナーループ１１0…１１oのおのおの
それに対応したビートデータ位置は前記の位置関
係から絶対アドレスが割りつけられたことにな
る。データのリード／ライトを行なう前にアドレ
スマーカーループ２０のリードゲート２２を用い
て、アドレスマーカーループ２０をリードメジヤ
ーライン１３に読出し、検出器１４でその中に書
込まれているマーカー３１，３２，３３のいずれ
か最初のマーカーがどのアドレスを表わしている
かを検出しておく。これによりそれ以降のリー
ド／ライト動作においては検出したアドレスから
の相対アドレスによりアドレスアクセスを行う。
以上の動作を基本として次の様にアドレスマーカ
ーループ２０に書込むマーカーの位置を決めるこ
とにより、効率の良いアドレスマーカー検出が出
来る。アドレスマーカー検出の平均時間Ｈは Ｈ＝Nb／２・１／ｄ・Ｓ となるがここでｄはアドレスマーカーが存在する
数であり複数の場合にはそれぞれのマーカー間の
ビツト数は程等しいことが必要である。今Nb（マ
イナーループのビツト数）が1024、ｄを４とする
とおのおのマーカー間のビツト数は256−αとな
る（αは１つのマーカーに必要なビツト数で第３
図では８ビツト）。この場合１ビツトアクセス時
間が10μsであれば平均時間 Ｈ＝1024／２×１／４×10μs ＝1.28ms となり、従来方式ではマイナーループ本数が256
本で Ｈ＝Nb・Nn・Ｓ／２ ＝1024×256／２×10μs ＝1.31S と約103倍の差となり非常な時間短縮が出来る。
第１図は従来のメジヤーライン／マイナールー
プ方式の原理を示した図である。第２図は本考案
の一実施例を示した図である。第３図は本考案の
一実施例に用いるアドレスマーカーループの説明
図である。 １0…１o，１１0…１１o……マイナーループ、
２，１２……ライトゲート、３，１３……リード
メジヤーライン、４，１４……バブル検出器、
５，１５……バブル発生器、６，１６……リード
ゲート、９，１９……ライトメジヤーライン、２
０……アドレスマーカーループ、２１……リード
ゲート、２２……ライトゲート、３１，３２，３
３……マーカー。
プ方式の原理を示した図である。第２図は本考案
の一実施例を示した図である。第３図は本考案の
一実施例に用いるアドレスマーカーループの説明
図である。 １0…１o，１１0…１１o……マイナーループ、
２，１２……ライトゲート、３，１３……リード
メジヤーライン、４，１４……バブル検出器、
５，１５……バブル発生器、６，１６……リード
ゲート、９，１９……ライトメジヤーライン、２
０……アドレスマーカーループ、２１……リード
ゲート、２２……ライトゲート、３１，３２，３
３……マーカー。
Claims (1)
- 【実用新案登録請求の範囲】 情報を磁気バブルの形で記憶し、読出し書込み
のための１対のリードメジヤーライン及びライト
メジヤーラインを共有し前記磁気バブルを転送す
るための複数のマイナーループと、前記マイナー
ループの回転位置を示す情報を複数個磁気バブル
の形で記憶して前記マイナーループと同期して前
記回転位置を示す情報を転送する１個のアドレス
マーカーループとを備えた磁気バブルメモリにお
いて、 前記アドレスマーカーループは前記マイナール
ープとは独立して読出し及び書込みが出来るリー
ドゲート及びライトゲートをそれぞれ有すること
を特徴とする磁気バブルメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14339883U JPS59145799U (ja) | 1983-09-16 | 1983-09-16 | 磁気バブルメモリ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14339883U JPS59145799U (ja) | 1983-09-16 | 1983-09-16 | 磁気バブルメモリ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59145799U JPS59145799U (ja) | 1984-09-28 |
| JPS639918Y2 true JPS639918Y2 (ja) | 1988-03-24 |
Family
ID=30320093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14339883U Granted JPS59145799U (ja) | 1983-09-16 | 1983-09-16 | 磁気バブルメモリ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59145799U (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524744A (en) * | 1975-07-01 | 1977-01-14 | Fujitsu Ltd | Magnetic bubble device |
| JPS52103928A (en) * | 1976-02-26 | 1977-08-31 | Nec Corp | Memory location detection method |
| JPS52132745A (en) * | 1976-04-30 | 1977-11-07 | Fujitsu Ltd | Magnetic bubble memory unit |
| JPS5310934A (en) * | 1976-07-19 | 1978-01-31 | Nec Corp | Magnetic babble memory unit |
| JPS54154939A (en) * | 1978-05-26 | 1979-12-06 | Nec Corp | Magnetic bubble memory unit |
-
1983
- 1983-09-16 JP JP14339883U patent/JPS59145799U/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524744A (en) * | 1975-07-01 | 1977-01-14 | Fujitsu Ltd | Magnetic bubble device |
| JPS52103928A (en) * | 1976-02-26 | 1977-08-31 | Nec Corp | Memory location detection method |
| JPS52132745A (en) * | 1976-04-30 | 1977-11-07 | Fujitsu Ltd | Magnetic bubble memory unit |
| JPS5310934A (en) * | 1976-07-19 | 1978-01-31 | Nec Corp | Magnetic babble memory unit |
| JPS54154939A (en) * | 1978-05-26 | 1979-12-06 | Nec Corp | Magnetic bubble memory unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59145799U (ja) | 1984-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS639918Y2 (ja) | ||
| JPS58109954A (ja) | 磁気デイスク制御装置 | |
| JPH0774994B2 (ja) | バッファ記憶制御装置のｏｓｃ検出方式 | |
| JPS6051188B2 (ja) | 磁気バブルメモリの駆動法 | |
| JPS5590000A (en) | Error detection system for memory | |
| JP2892429B2 (ja) | 入出力制御装置 | |
| JPH0445200Y2 (ja) | ||
| JPS5816555B2 (ja) | メモリ制御方式 | |
| JPS6275856A (ja) | 不揮発性メモリ装置 | |
| JP2927924B2 (ja) | タイムスロット入れ替え装置データ監視方式 | |
| JPS59221810A (ja) | 磁気記憶装置における交代セクタ−装置 | |
| JPS592113B2 (ja) | 磁気バブルメモリ制御方式 | |
| US4592016A (en) | Magnetic bubble memory device | |
| JPS63245745A (ja) | バツフア記憶制御装置 | |
| JPH01106282A (ja) | パターン塗りつぶし方法 | |
| JPH03144779A (ja) | 画像処理システム | |
| JPS6160506B2 (ja) | ||
| JPH04293136A (ja) | キャッシュ制御方式 | |
| JPS6111989A (ja) | 磁気バブルメモリの駆動方法 | |
| JPH0554200B2 (ja) | ||
| JPS59130294U (ja) | システム制御装置 | |
| JPS59130293U (ja) | システム制御装置 | |
| JPS59130292U (ja) | システム制御装置 | |
| JPS6113318B2 (ja) | ||
| JPS5816326A (ja) | デ−タチヤネル制御方式 |