JPS6398752A - デ−タ転送装置 - Google Patents

デ−タ転送装置

Info

Publication number
JPS6398752A
JPS6398752A JP61246417A JP24641786A JPS6398752A JP S6398752 A JPS6398752 A JP S6398752A JP 61246417 A JP61246417 A JP 61246417A JP 24641786 A JP24641786 A JP 24641786A JP S6398752 A JPS6398752 A JP S6398752A
Authority
JP
Japan
Prior art keywords
channel
data
abnormality
data transfer
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61246417A
Other languages
English (en)
Inventor
Toshio Kimura
利男 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61246417A priority Critical patent/JPS6398752A/ja
Publication of JPS6398752A publication Critical patent/JPS6398752A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ転送装置に関し、特に複数台のチャネ
ル装置と、各チャネル装置に対応するアドレスを持つデ
ータバッファを有するデータ転送装置に関する。
〔概要〕
本発明は、複数のチャネル装置と、この各チャネル装置
に対応するアドレスを有するデータバッファを備えたチ
ャネルコントロール装置とを含むデータ転送装置におい
て、 データバッファのアドレス数をチャネル装置数より多く
して、異常が検出されたチャネル装置からの転送受付順
位を下位に変更することにより、システム稼働率を高く
するものである。
〔従来の技術〕
第2図は、この種のデータ転送装置の従来例を示すブロ
ック図である。
複数台のチャネル装置2112□−2Nはそれぞれその
内部にデータ転送回路21..21□−・21゜を備え
ている。またチャネルコントロール装置1は、複数台の
チャネル装置に対応するワード数Nを有するデータバッ
ファ10を備えている。チャネルWW20.2□−・・
28とチャネルコントロール装置1とのデータ転送は、
データ転送回路21..21□−21,とデータバッフ
ァ10との間でそのデータ要求受付順位にしたがって行
われる。
チャネルコントロール装置1にはデータバッファから読
み出される転送データの異常を検出する異常検出回路2
0が備えられており、その異常検出回路20の出力は、
外部の障害処理装置1ooに導かれている。
このチャネルコントロール装置1内のデータバッファ1
0からの読み出しデータの障害処理は、複数台のチャネ
ル装置21.2□・−2,に対応するワード数Nを有す
るデータバッファloのあるチャネル装置に対応するア
ドレスから読み出される転送データを異常検出回路20
によって監視し、前記読み出しデータに異常が検出され
た場合、チャネルコントロール装置1の障害として障害
処理装置100へ報告して障害処理が行われ、チャネル
コントロール装置がシステムダウンになることがある。
〔発明が解決しようとする問題点〕
上述した従来のデータ転送装置は、たとえばチャネル装
置2.に対応するデータバッファ10のワード1で故障
がおきると、そのチャネル装置2゜についての障害処理
を行うため、他のチャネル装置からの転送要求を待たせ
ることになり、システムの稼働率を低下させていた。ま
た、データバッファ内の1ワードの故障によって他の正
常なデータバッファのアドレスも使用不能となる欠点が
あった。
本発明は、上述のデータバッファ内の1ワードの故障に
よってもチャネルコントロール装置は他のチャネル装置
については通常の処理を行うことができ、データ転送装
置の稼働率を高めることができるデータ転送装置を提供
することを目的とする。
〔問題点を解決するための手段〕
本発明のデータ転送装置は、データ転送回路を備えた複
数のチャネル装置と、各チャネル装置のデータ転送回路
に接続されたチャネルコントロール装置とを含み、この
チャネルコントロール装置は、各チャネル装置に対応す
るアドレスを持つデータバッファと、このデータバッフ
ァの出力から転送データの異常を検出する異常検出手段
とを備えたデータ転送装置において、 上記チャネルコントロール装置は、転送データの異常が
検出されたときにその異常が検出されたチャネル装置か
らの転送受付順位を変更する手段を備えたことを特徴と
する。
〔作用〕
チャネル装置とチャネルコントロール装置とは相互にデ
ータ転送を行っている。
このとき、チャネルコントロール装置の異常検出回路で
データバッファからの読出しデータに異常を検出したと
き、その異常があったチャネル装置のエラーレジスタに
その旨の記憶をしておく。
当該チャネル装置が次のデータ転送を要求をしたときは
、その転送受付順位変更手段を介してデータバッファ中
の異常があったチャネル装置のアドレスを下位に変更す
る。
これによりデータ転送においてデータバッファに1ワー
ドの故障が生じてもこれが他のチャネル装置の動作に影
響を与えず、他のチャネル装置については通常の処理を
行うことができる。異常の生じたものは下位の順位にな
っているから、他装置の待ちがない状態で障害処理その
他必要な処理を行うことができる。したがってシステム
の稼働率を高くすることができる。
〔実施例〕
次に本発明の実施例を図面に用いて説明する。
第1図は本発明の一実施例を示すブロック図である。
この実施例のデータ転送装置はチャネルコントロール装
置1とこれに接続される複数N台のチャネル装置2+ 
、2z・−・28とから構成される装チャネルコントロ
ール装置1は、N+1ワードの容量を有するデータバ・
ノファ10、このデータバッファ10の読出し出力が与
えられる異常検出回路20、チャネル装置2I、2□−
・・2.lからのデータ転送要求信号が与えられるプラ
イオリティ回路30とオア回路50と、プライオリティ
回路30の出力をデコードして各チャネル装置に与える
デコード回路40を備える。
チャネル装置21.2□−・2Nは、チャネルコントロ
ール装W1とのデータ転送を行うデータ転送回路21.
 、212−・・21.と、チャネルコントロール装置
1でそのチャネル装置からのデータ転送に異常が検出さ
れたことを記憶するエラーレジスタ22、.22□−・
22.とをそれぞれ備え、チャネルコントロール装置1
とは、データ転送回路21. 、21□・−21Nは接
続線46.4□−4M、5I、5t・−5,4,60,
6□−6,、?、 、7□−・T、、8..8□・−’
8Nならびに9で接続され、またエラーレジスタ22.
.22□−22,lは接続線8で接続される。
チャネルコントロール装置1は、接続されるチャネル装
置21.2□−・2Hにそれぞれ対応するワード数Nに
加えて前記のワードのいずれかに障害が発生した場合、
その代替として使用可能な1ワード、すなわちN+1ワ
ードを有するデータバッファ10を備え、このデータバ
ッファ10と前記チャネル装置2I、2□−・2M内の
データ転送回路21、.21□・−・21Mとの間は、
データ転送を行う接続線43.4□−48で接続されて
いる。
この異常検出回路20は、データバッファ10より読み
出される転送データの異常を検出し、検出された異常は
、接続線8により転送データが読み出されたデータバッ
ファ10のワードに対応するチャネル装置21,2□−
・−・2Hのエラーレジスタ221.22、・−・22
Nに転送され記憶される。
チャネル装置2I、2□−・−2Nはデータ転送回路2
11 、21g ’−’2hよりチャネルコントロール
装置1に対して、データ転送要求を、前述の異常がエラ
ーレジスタ22..22□−’22 Nに記憶されてい
ない場合は51.5□−・−5Nの接続線を介し、記憶
されている場合は63.6□−6Nの接続線を介して行
う。
チャネルコントロール装置1は各チャネル装置23.2
□−・−’2N固有の優先順位に基づき、データ転送要
求をプライオリティ回路30で受付け、その出力をデー
タバッファ10にアドレスとして指示する。なおこの出
力結果をデコーダ40によってデコードすることによっ
てチャネル装置23.2□−2,にデータ転送要求が受
付けられたことを通知する。
前述の異常が検出されたデータバッファ10のアドレス
に対応するチャネル装置からのデータ転送要求はオア回
路50を介し、プライオリティ回路30に通知され、い
ちばん優先順位が低いものとして処理される。
第1表にチャネル装置の優先順位表の例、第2表にプラ
イオリティ回路の処理対応表を示す。
(以下本頁余白) 第1表 以上の構成において、チャネルコントロール装置1とチ
ャネル装置2□との間でデータ転送を行う場合の動作を
説明する。
チャネル装置2□内のエラーレジスタ22zがこのとき
異常を記憶していないとすると、チャネル装置2□はデ
ータ転送回路21□より接続線5□を介してチャネルコ
ントロール装置1に対してデータ転送要求を行う。
このチャネル装置2□よりも優先順位の高いチャネル装
置21からのデータ転送要求が同時にない場合、プライ
オリティ回路30は第2表に示される順位により、チャ
ネル装置2tからのデータ転送要求を受付け、このチャ
ネル装置2□に対応するデータバッファ10のワード1
を示すアドレスをデータバッファに指示し、このワード
を用いデータ転送を行う。
デコーダ回路40は、上記プライオリティ回路30から
データバッファ10に指示されたアドレスをデコードし
、接続線7□を介してチャネル装置2□にデータ転送要
求が受付けられたことを通知する。
チャネル装置2□とチャネルコントロール装置1との間
のデータ転送中にデータバッファ10からの読出しデー
タに異常が生じると、異常検出回路20で、この異常が
検出され、接続線8を介してこのチャネル装置2に通知
される。現在データ転送を行っているチャネル装置2□
は、この異常が通知されると本データ転送を中断すると
ともに、前記の異常をエラーレジスタ22□に記憶する
その後、チャネル装置2□がチャネルコントロール装置
1との間のデータ転送を再開すると、エラーレジスタ2
2zに前述の異常が記憶されているため接続線6□を介
してチャネルコントロール装置1にデータ転送要求を行
う。
チャネルコントロール装置l内のオア回路50を介して
前記データ転送要求はプライオリティ回路30に伝えら
れ、優先順位N+1として処理される。
このときチャネル装置2.〜2Nからのデータ転送要求
がないと、プライオリティ回路30は、チャネル装置2
zからの転送要求を受付け、データバッファ10にワー
ドNを示すアドレスを指示する。
したがってチャネル装置2□はデータバッファのり一ド
Nすなわち通常は使用されない障害発生時の代替用のワ
ードを用いてチャネルコントロール装置1とのデータ転
送を行う。
このときアドレスをデコーダ40はデコードして、接続
線9を介してデータバッファ10のワードNが転送に使
用されていることをこのチャネル装置2゜に通知する。
チャネル装置2□は、エラーレジスタ22□に異常が記
憶されていてもデータ転送要求が受付けられたことを認
知する。
このように本実施例では異常が生じたチャネル装置から
のデータ転送要求があってもその要求受付順位は下位に
変更されているから、他のチャネル装置からのデータ転
送は通常の処理が行われる。
異常が生じたチャネル装置については、他のチャネル装
置の待ちがない状態で障害処理などの必要な処理を行う
ことができる。
なお、上記実施例ではデータバッファ10のワード数を
N+1としたが、データバッファ10のワード数をN+
Mとし、優先順位をN+Mまで設け、データバッファ1
0の複数のワードに障害が発生した場合には、この障害
が発生したデータバッファ10に対応するチャネル装置
の優先順位をN+1、N+2、−N + Mに変更する
こともできる。
〔発明の効果〕
以上説明したように本発明は、異常が発生したデータバ
ッファのアドレスに対応するチャネル装置とのデータ転
送が再開された際には、このチャネル装置のデータ転送
要求受付の優先順位を変更し、異常が検出されたデータ
バッファのアドレスを変更して使用することにより、チ
ャネルコントロール装置のシステムダウン原因を減少さ
せ、全体のシステム稼働率の高いデータ転送装置を提供
できる効果がある。
【図面の簡単な説明】
第1図は本発明のデータ転送装置の一実施例を示すブロ
ック図。 第2図は本発明の従来例を示すブロック図。 1・・・チャネルコントロール装置z置、2 +−2N
・・・チャネル装置、21.−・21.・・・データ転
送回路、22゜・−22N・・・エラーレジスタ、41
・−’4 N−5、’−’5 N。 6、−・・6..7.−・−7N、8.9・・・接続線
、10・・・データバッファ、20・・・異常検出回路
、30・・・プライオリティ回路、40・・・デコーダ
、50・・・オア回路、100・・・障害処理装置。 特許出願人 日本電気株式会社 。 代理人  弁理士 井 出 直 孝  ゛、第  2 
 図 従来例

Claims (1)

    【特許請求の範囲】
  1. (1)データ転送回路を備えた複数のチャネル装置と、 各チャネル装置のデータ転送回路に接続されたチャネル
    コントロール装置と を含み、 このチャネルコントロール装置は、 各チャネル装置に対応するアドレスを持つデータバッフ
    ァと、 このデータバッファの出力から転送データの異常を検出
    する異常検出手段と を備えたデータ転送装置において、 上記チャネルコントロール装置は、 転送データの異常が検出されたときにその異常が検出さ
    れたチャネル装置からの転送受付順位を変更する手段を 備えたことを特徴とするデータ転送装置。
JP61246417A 1986-10-15 1986-10-15 デ−タ転送装置 Pending JPS6398752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61246417A JPS6398752A (ja) 1986-10-15 1986-10-15 デ−タ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61246417A JPS6398752A (ja) 1986-10-15 1986-10-15 デ−タ転送装置

Publications (1)

Publication Number Publication Date
JPS6398752A true JPS6398752A (ja) 1988-04-30

Family

ID=17148172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61246417A Pending JPS6398752A (ja) 1986-10-15 1986-10-15 デ−タ転送装置

Country Status (1)

Country Link
JP (1) JPS6398752A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532841A (en) * 1990-07-31 1996-07-02 Minolta Camera Kabushiki Kaisha Facsimile apparatus comprising a plurality of image reading units

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532841A (en) * 1990-07-31 1996-07-02 Minolta Camera Kabushiki Kaisha Facsimile apparatus comprising a plurality of image reading units

Similar Documents

Publication Publication Date Title
KR920001814B1 (ko) 다이렉트 메모리 액세스 제어장치
JPH02230455A (ja) 外部記憶装置の割込み制御方式
JPH024932B2 (ja)
US6356969B1 (en) Methods and apparatus for using interrupt score boarding with intelligent peripheral device
JPS6398752A (ja) デ−タ転送装置
JP2826774B2 (ja) データ転送装置
JPS60144820A (ja) 入出力チヤネル処理装置
JPS60136452A (ja) 予備切替制御方式
JP2600021B2 (ja) タイムスロット指示チェック処理方式
JPS61194939A (ja) 通信制御装置
JPH02123841A (ja) 通信異常カウンタ付き端末装置
JPS6320647A (ja) デ−タ転送装置
JPH06103180A (ja) Csエラー制御方式
JPS6198464A (ja) デ−タ転送装置
JPS6339065A (ja) デ−タ転送装置
JP2690226B2 (ja) 終了通知同期制御方式
JPS6165345A (ja) チヤネル処理方式
JPH0814794B2 (ja) 割込み処理方法
JPS61180338A (ja) 割込入力装置
JPH09219746A (ja) 制御システムにおける障害通知方式
JPS63157239A (ja) デ−タ処理装置
JPH04362835A (ja) データ転送方法
JPH034941B2 (ja)
JPS61237138A (ja) デ−タ処理装置
JPH0981465A (ja) 主記憶制御装置