JPS6398747A - Test system for microprogram - Google Patents
Test system for microprogramInfo
- Publication number
- JPS6398747A JPS6398747A JP61244817A JP24481786A JPS6398747A JP S6398747 A JPS6398747 A JP S6398747A JP 61244817 A JP61244817 A JP 61244817A JP 24481786 A JP24481786 A JP 24481786A JP S6398747 A JPS6398747 A JP S6398747A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- overlay
- control
- control storage
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims description 11
- 238000012937 correction Methods 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 7
- 238000010998 test method Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000010408 sweeping Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
1里欠1
本発明はマイクロプログラムテスト方式に関し、特にオ
ーバレイ構造を有するマイクロプログラムを制御記憶部
へ移送してこの移送後のマイクロプログラムによって制
御される情報処理装置におけるマイクロプログラムの使
用状況を知るためのテスト方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microprogram test method, and more particularly, to a microprogram test method in which a microprogram having an overlay structure is transferred to a control storage unit, and microprograms in an information processing device controlled by the microprogram after the transfer are performed. This relates to a test method for determining the usage status of a program.
i米盈1
マイクロプログラム制御の情報処理装置において、マイ
クロプログラムを格納する制御記憶部がマイクロプログ
ラムを一度に記憶することができない程にマイクロプロ
グラムの容量が大きい場合、制御記憶部及びマイクロプ
ログラムを分割していわゆるオーバレイ構造とし、制御
記憶部を効率的に使用するようになっている。1 In a microprogram-controlled information processing device, if the capacity of the microprogram is so large that the control storage section that stores the microprogram cannot store the microprogram at once, the control storage section and the microprogram are divided. A so-called overlay structure is adopted to efficiently use the control storage section.
かかる情報処理装置のマイクロ70グラムの機能を確認
すべく、種々のテストプログラムにより当該マイクロプ
ログラムの正当性をチェックしたり、またマイクロプロ
グラムのトレースi能によりマイクロプログラムの動作
状況の正当性を検証することが行われる。しかしながら
、オーバレイvA3aを有するごとき大容量のマイクロ
プログラムの全ステップ及び全組合せがテストされたか
どうかの確認は困難であり不可能にちがいものとなって
いる。よって、未評価のマイクロプログラムのステップ
が残されてしまうという欠点がある。In order to confirm the functions of the micro 70 grams of such information processing equipment, the validity of the microprogram is checked using various test programs, and the validity of the operating status of the microprogram is verified using the trace function of the microprogram. things are done. However, it is difficult, almost impossible, to ensure that all steps and combinations of a large microprogram, such as the one with overlay vA3a, have been tested. Therefore, there is a drawback that unevaluated microprogram steps remain.
発明の目的
本発明は上記従来のものの欠点を解決すべくなされたも
のであって、その目的とするところは、オーバレイ構造
を有するマイクロプログラムの全ステップについて評価
可能なマイクロプログラムのテスト方式を提供すること
にある。OBJECTS OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks of the conventional methods, and its purpose is to provide a microprogram testing method that can evaluate all steps of a microprogram having an overlay structure. There is a particular thing.
発明の構成
本発明によれば、所定記憶媒体に格納されたオーバレイ
構造を有するマイクロプログラムを制御記憶部へ移送し
てこの移送後のマイクロプログラムによって制御される
情報処理装置におけるマイクロプログラムのテスト方式
であって、テストモード時において、前記記憶媒体から
前記制御記憶部へ前記マイクロプログラムを移送する際
に、マイクロプログラムの各ワードに対して1ビットエ
ラーとなるエラー訂正符号パターンを夫々付加して前記
制御記憶部へ書込み、前記マイクロプログラムの実行に
際し、マイクロプログラムの各ワードについて1ビット
エラーを訂正して前記制御記憶部へ再書込みしつつ実行
し、オーバレイの発生に応答して前記制御記憶部の対象
となるオーバレイモジュールを前記記憶媒体の退避エリ
アへ掃出し、前記記憶媒体の移送すべきオーバレイモジ
ュールを当該掃出されたオーバレイモジュールが格納さ
れていた前記制御記憶部のエリアへ移送し、前記退避エ
リア及び前記制御記憶部のマイクロプログラムの各ワー
ドの1ビットエラーの訂正状況からマイクロプログラム
の各ステップの使用状況を知るようにしたことを特徴と
するマイクロプログラムテスト方式が得られる。According to the present invention, a microprogram having an overlay structure stored in a predetermined storage medium is transferred to a control storage section, and a microprogram testing method is provided in an information processing apparatus controlled by the transferred microprogram. In the test mode, when transferring the microprogram from the storage medium to the control storage section, an error correction code pattern that causes a 1-bit error is added to each word of the microprogram, and the control When executing the microprogram, the microprogram is executed while correcting a one-bit error for each word of the microprogram and rewriting to the control memory, and in response to the occurrence of an overlay, the target of the control memory is The overlay module to be transferred is moved to the evacuation area of the storage medium, the overlay module to be transferred to the storage medium is transferred to the area of the control storage unit where the ejected overlay module was stored, and the overlay module is moved to the evacuation area and A microprogram test method is obtained, characterized in that the usage status of each step of the microprogram is known from the status of correction of 1-bit errors in each word of the microprogram in the control storage section.
実施例 以下、図面を用いて本発明の詳細な説明する。Example Hereinafter, the present invention will be explained in detail using the drawings.
第1図は本発明の実施例のブロック図であり、(A)は
制御記憶部及びECC(エラー訂正符号)制御部の部分
のブロック図、(B)は制御記憶部の制御をなす部分の
ブロック図である。図において、制御記憶部1はマイク
ロプログラムを格納するものであり、図示せぬ主記憶部
に格納されているマイクロプログラムがデータ線11を
介して移送されて書込まれるものである。この書込みデ
ータは実行中のマイクロプログラムを格納するレジスタ
2及び掃出しデータ線12を介して制御記憶部1へ書込
まれる。FIG. 1 is a block diagram of an embodiment of the present invention, in which (A) is a block diagram of a control storage section and an ECC (error correction code) control section, and (B) is a block diagram of a section that controls the control storage section. It is a block diagram. In the figure, a control storage section 1 stores microprograms, and the microprograms stored in a main storage section (not shown) are transferred and written via a data line 11. This write data is written into the control storage section 1 via the register 2 that stores the microprogram being executed and the sweep data line 12.
制御記憶部1からの読出しデータはデータ線13を介し
てレジスタ2へ一時格納されてECC制mt部3へ入力
される。このECCfljltiO部3はレジスタ2の
出力をチェックして1ビットエラーは自動訂正し2ビッ
トエラーはエラー検出する機能を有する周知の構成の回
路である。更に、このECC制郁部3は外部からの1ビ
ットエラー指示16によって1ビットエラーとなるEC
Cパターンを発生して対応するマイクロプログラムの各
ワードにこれを付加する機能を有する。1ビットエラー
指示16が無い場合は、正しいECCパターンを発生す
るものである。Data read from the control storage unit 1 is temporarily stored in the register 2 via the data line 13 and input to the ECC control mt unit 3. This ECCfljltiO section 3 is a circuit of a well-known configuration having a function of checking the output of the register 2, automatically correcting a 1-bit error, and detecting a 2-bit error. Furthermore, this ECC control unit 3 controls the EC that causes a 1-bit error in response to a 1-bit error instruction 16 from the outside.
It has a function of generating a C pattern and adding it to each word of the corresponding microprogram. If there is no 1-bit error indication 16, a correct ECC pattern is generated.
このECC制御部3の出力は訂正データ線14を介して
レジスタ2へ再度格納され、1ビットエラー訂正された
マイクロプログラムは帰出しデータ線12を介して制御
記憶部2へ再書込みされるようになっている。The output of the ECC control section 3 is stored again in the register 2 via the correction data line 14, and the microprogram in which the 1-bit error has been corrected is rewritten into the control storage section 2 via the return data line 12. It has become.
オーバレイ制御部4はオーバレイ動作を制御するもので
あり、掃出し制御部5はモードピット部6のピットがテ
ストモードを指示しているときのみ、オーバレイタイミ
ングの発生に応答して制御記憶部1のオーバレイモジュ
ールを捨てることなく図示せぬ主記憶部の退避エリアへ
掃出しデータ線12を介して掃出す制御部である。モー
ドピット部6はテストモード及び通常モードのいずれの
モードかを指示信号線15を介してオーバレイ制御部4
及び掃出し制御部5へ指示するものである。The overlay control section 4 controls the overlay operation, and the sweeping control section 5 controls the overlay operation in the control storage section 1 in response to the occurrence of overlay timing only when the pit in the mode pit section 6 indicates the test mode. This is a control unit that sweeps out the module to a save area of the main storage section (not shown) via the data line 12 without discarding the module. The mode pit section 6 instructs the overlay control section 4 through an instruction signal line 15 as to which mode is the test mode or the normal mode.
and instructions to the sweep-out control section 5.
かかる構成において、情報処理装置が初期設定されると
、主記憶部上の退避エリアに準備されているマイクロプ
ログラムのオーバレイモジュールのいくつかが書込みデ
ータ線11.レジスタ2を介してFCC制御部3へ入力
され、このFCC制御部3において1ビットエラーとな
るECCパターンが夫々対応するマイクロプログラムの
各ワードに付加される。このECCパターンが付加され
たマイクロプログラムは、データ線14を介してレジス
タ2へ一時格納された後掃出しデータ線12を介して制
御記憶部1内の指定アドレス部へ書込まれることになる
。当該書込みが終了すると、制御記憶部1内の予め定め
られたアドレスのマイクロプログラムが読出しデータ線
13を介してレジスタ2ヘセツトされる。このレジスタ
2の内容に従って情報処理装置が各種の動作を実行し、
次のマイクロプログラムがレジスタ2へ読出されてその
内容が更新され、以後の動作が続行されるようになって
いる。In such a configuration, when the information processing apparatus is initialized, some of the microprogram overlay modules prepared in the save area on the main memory are transferred to the write data line 11. The data is inputted to the FCC control section 3 via the register 2, and in the FCC control section 3, an ECC pattern that causes a 1-bit error is added to each word of the corresponding microprogram. The microprogram to which this ECC pattern has been added is temporarily stored in the register 2 via the data line 14 and then written to the specified address section in the control storage section 1 via the sweep data line 12. When the writing is completed, the microprogram at a predetermined address in the control storage section 1 is set into the register 2 via the read data line 13. The information processing device executes various operations according to the contents of this register 2,
The next microprogram is read into register 2, its contents are updated, and subsequent operations are continued.
このとき、レジスタ2の内容に1ビットエラーが存在す
ることから、ECCIIJtE部3はこれを検出して自
動訂正し、この訂正された正しいデータを訂正データ線
14を介してレジスタ2に格納しこの正しいデータに従
って実行される。それと同時に訂正データは掃出しデー
タ線12を介して制御記憶部1へ再書込みされることに
なる。At this time, since there is a 1-bit error in the contents of register 2, ECCIIJtE section 3 detects this and automatically corrects it, stores this corrected correct data in register 2 via correction data line 14, and stores this corrected data in register 2 via correction data line 14. Executed according to correct data. At the same time, the corrected data is rewritten into the control storage section 1 via the sweep data line 12.
次のマイクロプログラムが制御記憶部1に準備されてい
ない場合、すなわちオーバレイが発生した場合には、オ
ーバレイ制御部4の制御の下でオーバレイ動作が行われ
る。すなわち主記憶部の退避エリアから目的とするオー
バレイモジュールが読出されて制御記憶部1へ書込まれ
るが、この書込み動作は前述のマイクロプログラム初期
書込みと同様な手順で行われる。すなわち、FCC制御
部3において1ビットエラーとなるECCパターンが夫
々のワードに付加されて制御記憶部1へ書込まれるので
ある。このとき、モードビット6が通常モードを指示し
ていれば、制御記憶部1内の指定モジュール(主記憶部
から読出されたオーバレイモジュールが書込まれるぺぎ
制御記憶部内の領域に格納されているモジュールを指称
する)をも1出して捨てる動作が行われる。しかし、モ
ードビット6がテストモードを指示しているときには、
制御記憶部1内の当該指定モジュールは掃出されるが捨
てられることはなく、そのまま掃出しデータ線12を介
して主記憶部内の退避エリアへ書込まれ保存されるので
ある。しかる後に、掃出された指定モジュールが格納さ
れていた制御記憶部1内のエリアへ目的とするオーバレ
イモジュールが書込まれることになる。If the next microprogram is not prepared in the control storage unit 1, that is, if an overlay occurs, the overlay operation is performed under the control of the overlay control unit 4. That is, the target overlay module is read from the save area of the main memory section and written into the control memory section 1, but this write operation is performed in the same procedure as the microprogram initial write described above. That is, in the FCC control section 3, an ECC pattern resulting in a 1-bit error is added to each word and written into the control storage section 1. At this time, if mode bit 6 indicates the normal mode, the designated module in control storage unit 1 (the area in the control storage unit where the overlay module read from the main storage unit is written) is stored. ) which designates a module is also taken out and discarded. However, when mode bit 6 indicates test mode,
Although the designated module in the control storage section 1 is flushed out, it is not discarded, but is written and saved as is in the save area in the main storage section via the swept data line 12. Thereafter, the target overlay module will be written into the area in the control storage unit 1 where the swept designated module was stored.
つまり、通常モードとテストモードとの動作の相違は、
制御記憶部内の指定モジュールであるオーバレイモジュ
ールを掃出してそのまま捨てるか、主記憶部の退避エリ
アへ書込み保存しておくかである。In other words, the difference in operation between normal mode and test mode is
Either the overlay module that is the specified module in the control storage section can be swept out and discarded as is, or it can be written and saved in the evacuation area of the main storage section.
従って、テストモードにおいては、f4Q tel記憶
部に格納されたオーバレイモジュールがオーバレイの発
生に応答してそのまま捨てられることなく主記憶部の退
避エリアへ掃出されて保持されることになる。そこで、
制御記憶部及び主記憶部の退避エリア内に残されたマイ
クロプログラムの各ワードのECCパターンの状態を検
出することが可能となり、よってこのECCパターンが
1ビットエラーとなるパターン状態のままであれば、対
応するマイクロプログラムのワードは実行されていない
ことになり、逆にECCパターンがエラー訂正された状
態であれば、対応するマイクロプログラムのワードは実
行されていることになって、マイクロプログラムの実行
状態の把握が容易に可能となるのである。Therefore, in the test mode, the overlay module stored in the f4Q tel storage section is not thrown away as it is in response to the occurrence of an overlay, but is swept out and held in the save area of the main storage section. Therefore,
It becomes possible to detect the status of the ECC pattern of each word of the microprogram left in the save area of the control storage unit and main memory unit, and therefore, if this ECC pattern remains in a pattern state that causes a 1-bit error, , the corresponding microprogram word is not being executed, and conversely, if the ECC pattern is in an error-corrected state, the corresponding microprogram word is being executed, and the microprogram is not executed. This makes it easier to understand the status.
上記においては、オーバレイ構造を有するマイクロプロ
グラムを主記憶部に予め格納しておいてこの主記憶部か
ら制御記憶部へ移送しつつマイクロプログラムの実行を
制御するようにしているが、マイクロプログラムを主記
憶部以外の記憶媒体に格納しておいても同様に適用可能
である。In the above, a microprogram having an overlay structure is stored in the main memory in advance and the execution of the microprogram is controlled while being transferred from the main memory to the control memory. The same application is possible even if the information is stored in a storage medium other than the storage unit.
及JJと1里
叙上の如く、本発明によれば、主記憶部等の記憶媒体か
ら制御記憶部へオーバレイ対象造を有するマイクロプロ
グラムを移送する際にマイクロプログラムの各ワードに
対して1ビットエラーとなるECCパターンを夫々付加
して移送する様にし、制御記憶部内にあってオーバレイ
対象となって掃出されるべきマイクロプログラムについ
ては確出し時に捨てることなく記憶媒体内の退避エリア
へ格納しておくことにより、この退避エリア及びi!1
1制御記憶部内に夫々残存しているマイクロプログラム
のECCパターンを検出してこれを調べれば、マイクロ
プログラムの使用状況を容易に把握することが可能とな
るという効果がある。また、記憶媒体に予め格納してお
くマイクロプログラムについてはECCパターンを付加
しておく必要がないので、マイクロプログラムの準備が
容易となるという効果もある。As described above in JJ and 1, according to the present invention, when a microprogram having an overlay target structure is transferred from a storage medium such as a main memory to a control memory, one bit is transmitted for each word of the microprogram. ECC patterns that result in errors are added to each microprogram before being transferred, and microprograms in the control storage unit that are subject to overlay and should be flushed out are stored in a save area in the storage medium without being discarded at the time of extraction. By leaving this evacuation area and i! 1
By detecting and examining the ECC patterns of the microprograms remaining in each control storage section, it is possible to easily grasp the usage status of the microprograms. Furthermore, since it is not necessary to add an ECC pattern to a microprogram that is previously stored in a storage medium, there is also the effect that the preparation of the microprogram becomes easier.
第1図(A)、(B)は本発明の実施例のブロック図で
ある。
主要部分の符号の説明
1・・・・・・制御記憶部
3・・・・・・レジスタ
4・・・・・・オーバレイυ制御部
5・・・・・・掃出し制御部FIGS. 1A and 1B are block diagrams of embodiments of the present invention. Explanation of symbols of main parts 1... Control storage unit 3... Register 4... Overlay υ control unit 5... Sweeping control unit
Claims (1)
クロプログラムを制御記憶部へ移送してこの移送後のマ
イクロプログラムによって制御される情報処理装置にお
けるマイクロプログラムのテスト方式であって、テスト
モード時において、前記記憶媒体から前記制御記憶部へ
前記マイクロプログラムを移送する際に、マイクロプロ
グラムの各ワードに対して1ビットエラーとなるエラー
訂正符号パターンを夫々付加して前記制御記憶部へ書込
み、前記マイクロプログラムの実行に際し、マイクロプ
ログラムの各ワードについて1ビットエラーを訂正して
前記制御記憶部へ再書込みしつつ実行し、オーバレイの
発生に応答して前記制御記憶部の対象となるオーバレイ
モジュールを前記記憶媒体の退避エリアへ掃出し、前記
記憶媒体の移送すべきオーバレイモジュールを当該掃出
されたオーバレイモジュールが格納されていた前記制御
記憶部のエリアへ移送し、前記退避エリア及び前記制御
記憶部のマイクロプログラムの各ワードの1ビットエラ
ーの訂正状況からマイクロプログラムの各ステップの使
用状況を知るようにしたことを特徴とするマイクロプロ
グラムテスト方式。A microprogram test method in an information processing apparatus in which a microprogram having an overlay structure stored in a predetermined storage medium is transferred to a control storage unit and controlled by the microprogram after the transfer, wherein in a test mode, the above-mentioned When transferring the microprogram from the storage medium to the control storage section, an error correction code pattern that causes a 1-bit error is added to each word of the microprogram and written into the control storage section, and the microprogram is transferred to the control storage section. During execution, each word of the microprogram is corrected for one-bit errors and rewritten to the control storage section, and in response to the occurrence of an overlay, the overlay module targeted by the control storage section is written to the storage medium. The overlay module to be transferred on the storage medium is transferred to the area of the control storage unit where the removed overlay module was stored, and each of the microprograms in the evacuation area and the control storage unit is A microprogram test method characterized in that the usage status of each step of a microprogram is known from the correction status of a 1-bit error in a word.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61244817A JPS6398747A (en) | 1986-10-15 | 1986-10-15 | Test system for microprogram |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61244817A JPS6398747A (en) | 1986-10-15 | 1986-10-15 | Test system for microprogram |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6398747A true JPS6398747A (en) | 1988-04-30 |
Family
ID=17124393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61244817A Pending JPS6398747A (en) | 1986-10-15 | 1986-10-15 | Test system for microprogram |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6398747A (en) |
-
1986
- 1986-10-15 JP JP61244817A patent/JPS6398747A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4423508A (en) | Logic tracing apparatus | |
JPS648382B2 (en) | ||
KR940002904B1 (en) | Memory card resident diagnostic testing | |
JPS6398747A (en) | Test system for microprogram | |
JP2004021922A (en) | Pseudo memory failure injection device | |
JP4466372B2 (en) | Temporal correlation of messages transmitted by microprocessor monitor circuits. | |
JPS61110243A (en) | Diagnostic system for error correcting and detecting circuit | |
JPS6394342A (en) | Microprogram testing system | |
JPS6261974B2 (en) | ||
JP2806856B2 (en) | Diagnostic device for error detection and correction circuit | |
JPH04125753A (en) | On-lined diagnostic system for memory | |
JPH06149685A (en) | Memory error recovering circuit | |
JPS6115460B2 (en) | ||
JPS6142304B2 (en) | ||
JPH04115339A (en) | Memory error processing system | |
JPH11219323A (en) | Data path fault detection method and information processor | |
JP2006506720A (en) | Transmission of digital messages between microprocessor monitoring circuits and analysis tools | |
JP2503981B2 (en) | Peripheral storage | |
JPH02178862A (en) | Information processor | |
JPH0368035A (en) | Information processor | |
JPS6052451B2 (en) | Microinstruction execution control method | |
JPS5987556A (en) | Parity check device | |
JPH11167497A (en) | Device and method for detecting memory rewrite operation error | |
JPS58186851A (en) | Error checking device | |
JPH0327433A (en) | Electronic disk device |