JPS6396941A - Manufacture of semiconductor integrated circuit - Google Patents
Manufacture of semiconductor integrated circuitInfo
- Publication number
- JPS6396941A JPS6396941A JP24248886A JP24248886A JPS6396941A JP S6396941 A JPS6396941 A JP S6396941A JP 24248886 A JP24248886 A JP 24248886A JP 24248886 A JP24248886 A JP 24248886A JP S6396941 A JPS6396941 A JP S6396941A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- metal
- resist
- contact hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 abstract description 22
- 238000000034 method Methods 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 239000010410 layer Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000007865 diluting Methods 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 150000004706 metal oxides Chemical class 0.000 description 6
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は微細な電極コンタクトや多層配線を有する高密
度大集積な半導体集積回路の製造方法に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a high-density, large-scale integrated semiconductor integrated circuit having fine electrode contacts and multilayer wiring.
従来の技術
］ンタクトに電極を形成する場合において、通常はへ４
等の金属が用いられ、その堆積法とじてスパッタ法が採
用されている。しかしながらコンタクトの幅が１μｍ以
下の微細寸法になるとＡｄのスパッタ法ではコンタクト
の側面にほとんどＡｌが付着しなくなる。その結果、Ａ
ｌ配線が断線したリエレクトロマイグレーシミン耐性等
の信頼性に重要な問題が発生することになる。[Prior art] When forming electrodes on contacts, usually
These metals are used, and the sputtering method is used as the deposition method. However, when the width of the contact becomes a fine dimension of 1 μm or less, Al hardly adheres to the side surface of the contact using the Ad sputtering method. As a result, A
An important problem will arise in terms of reliability, such as resistance to re-electromigration when the l wiring is disconnected.
これを防ぐためにコンタクトに選択的にメタルを埋込む
技術がある。この例を以下に示す。To prevent this, there is a technique for selectively embedding metal in the contacts. An example of this is shown below.
第９図に従来の製造法を用いて、微細コンタクトに選択
的に金属を埋込んだ場合の断面図を示す。FIG. 9 shows a cross-sectional view when metal is selectively embedded in fine contacts using a conventional manufacturing method.
同図において、１ｏは半導体基板、１１は第１の絶縁膜
、１２は第１の金属配線（本例ではＡｌ）、１３は層間
絶縁膜、１４はコンタクトホール、１６は第１の金属配
線上に形成された金属の酸化物（本例ではＡｌＩ２０３
）１６はコンタクトホールに埋込まれたタングステン、
１７は第１の金属配線である。In the figure, 1o is a semiconductor substrate, 11 is a first insulating film, 12 is a first metal wiring (Al in this example), 13 is an interlayer insulating film, 14 is a contact hole, and 16 is a top of the first metal wiring. (In this example, AlI203
) 16 is tungsten embedded in the contact hole,
17 is a first metal wiring.
これは以下に述べる製法により形成された、即ち、層間
絶縁膜１３にコンタクトホール１４を開孔した後、ＷＦ
６（ｅ弗化タングステン）の水素還元反応を利用して
ＷＦ６＋３Ｈ２→Ｗ＋６ＨＦ
タングステン（Ｗ） １ｅ ｆコンタクトホール１４に
選択的に成長させる。この時、コンタクトホールには、
第１の金属配線（Ａｌ） １２及び金属の酸化物（Ａ１
２０３）１６が露出しているので選択成長が可能となる
。This was formed by the manufacturing method described below, that is, after opening the contact hole 14 in the interlayer insulating film 13, the WF
Using the hydrogen reduction reaction of 6(e tungsten fluoride), WF6+3H2→W+6HF tungsten (W) 1e f is selectively grown in the contact hole 14. At this time, in the contact hole,
First metal wiring (Al) 12 and metal oxide (A1
203) Since 16 is exposed, selective growth is possible.
発明が解決しようとする問題点
しかしながらこの方法では以下に述べる問題点が生じる
。即ち、ＷＦ６の水素還元反応を行なう時に、高温（３
ｏＯ°Ｃ〜ＳＯＯ℃）で加熱するため、第１の金属配線
ＣＡＢ＞が露出しているコンタクトホール部に残留酸素
等の影響で薄い金属の酸化物（Ａ１２ｏ３）１６が形成
される。このような薄い金属の酸化物（Ａ１２０３）１
６が存在すると、第１の金属配線１２と第２の金属配線
１７の電気的接続においてコンタクト抵抗が高くなる。Problems to be Solved by the Invention However, this method causes the following problems. That is, when carrying out the hydrogen reduction reaction of WF6, high temperature (3
Since the contact hole portion where the first metal wiring CAB> is exposed is heated at a temperature of 0° C. to SOO° C., a thin metal oxide (A12o3) 16 is formed under the influence of residual oxygen and the like. Such thin metal oxide (A1203) 1
6 increases the contact resistance in the electrical connection between the first metal interconnect 12 and the second metal interconnect 17.
コンタクト抵抗が高くなると、この部分に電圧の消費が
大きくなり、集積回路のスピードの低下及び、回路動作
の不都合等の重大な問題が生じる。When the contact resistance increases, voltage consumption increases in this part, causing serious problems such as a reduction in the speed of the integrated circuit and inconvenience in circuit operation.
本発明は従来の欠点を鑑みてなされたもので、簡単な方
法で、コンタクトホール部の金属酸生物の生成を防ぐこ
とによシ配線間のコンタクト抵抗を下げることを目的と
している。The present invention has been made in view of the conventional drawbacks, and an object of the present invention is to reduce the contact resistance between wires by a simple method by preventing the formation of metal acid organisms in the contact hole portion.
問題点を解決するための手段
本発明は上記問題点を解決するため、コンタクトホール
を開孔した後、コンタクトホールの側面及び底面にのみ
薄く半導体薄膜を形成する。その後、金属を含んだガス
をこの半導体薄膜と反応させ、選択的にコンタクトホー
ルを金属で埋込むものである。Means for Solving the Problems In order to solve the above problems, the present invention forms a thin semiconductor film only on the side and bottom surfaces of the contact hole after forming the contact hole. Thereafter, a gas containing metal is reacted with the semiconductor thin film to selectively fill the contact holes with metal.
作 用
本発明は上記の方法によシ、コンタクトホール部の金属
配線に酸化物が形成されるのを防ぎ、配線間のコンタク
ト抵抗を下げるのに効果がある。Function The present invention is effective in preventing the formation of oxides on the metal wiring in the contact hole portion and reducing the contact resistance between the wirings by using the method described above.
実施例
第１図は本発明の実施例において、金属（タングステン
）を埋込んだ微細なコンタクトの断面図である。同図に
おいて１は半導体基板、２は第１の絶縁膜、３は第１の
金属配線、４は層間絶縁膜、６はコンタクトホール、８
はコンタクトホールに埋込まれたタングステン（ロ）、
９は第２の金属配線である。Embodiment FIG. 1 is a sectional view of a fine contact in which metal (tungsten) is embedded in an embodiment of the present invention. In the figure, 1 is a semiconductor substrate, 2 is a first insulating film, 3 is a first metal wiring, 4 is an interlayer insulating film, 6 is a contact hole, and 8
is tungsten (b) embedded in the contact hole,
9 is a second metal wiring.
第２図〜第８図を用いて製造法を説明する。第２図にお
いて、１は半導体基板、２は第１の絶縁膜、３は第１の
金属配線でＡで、４は層間絶縁膜、５はコンタクトホー
ルである。第３図において、コンタクトホール部の金属
配線３の表面をスバフタエッチングして、薄く表面層を
除去した後、連続してスパッタ法で多結晶シリコン膜６
を１ｏ。The manufacturing method will be explained using FIGS. 2 to 8. In FIG. 2, 1 is a semiconductor substrate, 2 is a first insulating film, 3 is a first metal wiring A, 4 is an interlayer insulating film, and 5 is a contact hole. In FIG. 3, after the surface of the metal wiring 3 in the contact hole portion is etched to remove a thin surface layer, a polycrystalline silicon film 6 is successively etched by sputtering.
1 o.
〜４００人と薄く堆積する。この膜は当然のことながら
非晶質シリコン膜でもよい。このように形成すると、コ
ンタクトホール部６において第１の金属配線３と多結晶
シリコン膜６の間には、金属の酸化物は生成しない。第
４図において、レジストアを全面にコートし、表面の平
坦化を行なう。A thin layer of ~400 people. This film may of course be an amorphous silicon film. When formed in this manner, no metal oxide is generated between the first metal wiring 3 and the polycrystalline silicon film 6 in the contact hole portion 6 . In FIG. 4, the entire surface is coated with resist and the surface is flattened.
レジストアは液状なのでコンタクトホール５はレジスト
７で完全に埋まる。引き続き第６図において、レジスト
７をドライエツチング法によシ全面エツチングし、コン
タクトホール５のみにレジスト７を残す。コンタクトホ
ールのレジストアの厚みはエツチング時間によってコン
トロール出来る。Since the resist is liquid, the contact hole 5 is completely filled with the resist 7. Subsequently, in FIG. 6, the entire surface of the resist 7 is etched by a dry etching method, leaving the resist 7 only in the contact hole 5. The thickness of the contact hole resist can be controlled by the etching time.
コンタクトホール６上にはレジスト７が厚く残っている
のでこの工程が可能となる。レジスト４のかわりとして
はコンタクトホール５が埋まる物質であり、かつ層間絶
縁膜４及び多結晶シリコン膜６がエツチングされずに、
上記物質が除去出来るものであれば何でもよく、例えば
ポリイミドでもよい０第６図においてレジスト７をマス
クとして、多結晶シリコン膜６をエツチングし、コンタ
クトホール６の側面及び底面にのみ多結晶シリコン膜６
を残す。This process is possible because the resist 7 remains thick on the contact hole 6. Instead of the resist 4, there is a material that fills the contact hole 5, and the interlayer insulating film 4 and the polycrystalline silicon film 6 are not etched.
Any material may be used as long as the above-mentioned substance can be removed, for example, polyimide may be used. In FIG.
leave.
第７図においてレジストアを除去した後、ＷＦ６（ｅ弗
化タングステン）をＡｒ（アルゴン）で希釈したガスを
多結晶シリコン膜６と反応させタンゲステン膜（Ｗ）
８：を堆積させる。即ち、２ＷＦ６＋３８１→２Ｗ−）
−３８ｉＦ４ のシリコンＩＬ元反応を利用してコンタ
クトホールの６の側面及び底面のみにタングステン８を
選択成長させる。After removing the resist in FIG. 7, a gas prepared by diluting WF6 (e-tungsten fluoride) with Ar (argon) is reacted with the polycrystalline silicon film 6 to form a tungsten film (W).
8: Deposit. That is, 2WF6+381→2W-)
Using the -38iF4 silicon IL source reaction, tungsten 8 is selectively grown only on the side and bottom surfaces of contact hole 6.
この時、多結晶シリコン６の厚みは１ｏｏ〜４００人と
薄いので、シリコン還元反応ですべて消費される。この
時、同時にシリコン７上の酸化膜も除去される。従って
タングステン８と第１金属配線はその間に余分な層をは
さむことなく、理想的な形で接触する。第８図において
ＷＦ６とＨ２（水素）を含んだガスを反応させる。即ち
、
ＷＦ６＋３Ｈ２−、Ｗ＋６ＨＦ の水素還元反応を
利用してコンタクトホール６にさらに厚くタングステン
８を選択成長させる。次に、第２の金属配線９を形成す
る。同図において、第１の金属配線３と第２の金属配線
９０間にはタングステン７が存在するのみであるから、
コンタクト抵抗を著しく下げることが出来る。例えば、
その間に金属酸化膜がある時に比べて、本方法ではコン
タクト抵抗を−〜−に下げることが出来る。At this time, since the thickness of the polycrystalline silicon 6 is 100 to 400 times thinner, it is all consumed in the silicon reduction reaction. At this time, the oxide film on the silicon 7 is also removed at the same time. Therefore, the tungsten 8 and the first metal wiring contact each other in an ideal manner without intervening an extra layer. In FIG. 8, WF6 and a gas containing H2 (hydrogen) are caused to react. That is, tungsten 8 is selectively grown to be thicker in contact hole 6 by utilizing the hydrogen reduction reaction of WF6+3H2- and W+6HF. Next, second metal wiring 9 is formed. In the figure, since only tungsten 7 exists between the first metal wiring 3 and the second metal wiring 90,
Contact resistance can be significantly lowered. for example,
Compared to when there is a metal oxide film between them, this method can lower the contact resistance by - to -.
Ｔｏ、 ５Ｇ
発明の効果
以上述べたように本発明によれば、簡単な方法で、配線
間のコンタクト抵抗を下げながら、微細なコンタクトホ
ールを選択的に金属で埋込むことが出来るので、電極や
配線を形成しても断線が起こらない上にエレクトロマイ
グレーション耐性等の信頼性向上に著しい効果がある。To, 5G Effects of the Invention As described above, according to the present invention, fine contact holes can be selectively filled with metal using a simple method while lowering the contact resistance between wirings. Even when wiring is formed, disconnection does not occur, and it has a remarkable effect on improving reliability such as electromigration resistance.
従って高密度で大集積な半導体集積回路の実現が容易と
なる。Therefore, it becomes easy to realize a high-density, large-scale semiconductor integrated circuit.
第１図は本発明の一実施例における配線間の微細なコン
タクトの断面図、第２図〜第８図は上記微細なコンタク
トの製造プロセスを説明するための断面図、第９図は従
来の製造法による微細なコンタクトの断面図である。
１・・・・・・半導体基板、２・・・・・・第１の絶縁
膜、３・・・・・・第１の金属配線、４・・・・・・層
間絶縁膜、６・・・・・・コンタクトホール、８・・・
・・・コンタクトホールに埋込まれたタングステン（Ｗ
）、９・・・・・・第２の金属配線。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名５−
一コングク腓、−ル
ｒ５５図
第６図
第 ９ 図 １０−４’ ！ （Ｌ＆ ［
ｆｆ−−一芥１う葦色縁刀簗：
ｆ２−＝７ １ｔ≧−４１コ駐−モＥｌイ３−．％ Ｍ
！ｕｌ＆７１＊
１４−一一コンヴ７ト爪−ルFIG. 1 is a cross-sectional view of a fine contact between interconnections in an embodiment of the present invention, FIGS. 2 to 8 are cross-sectional views for explaining the manufacturing process of the fine contact, and FIG. 9 is a conventional FIG. 3 is a cross-sectional view of a fine contact produced by a manufacturing method. DESCRIPTION OF SYMBOLS 1... Semiconductor substrate, 2... First insulating film, 3... First metal wiring, 4... Interlayer insulating film, 6... ...Contact hole, 8...
... Tungsten (W) embedded in the contact hole
), 9...second metal wiring. Name of agent: Patent attorney Toshio Nakao and 1 other person5-
Figure 6 Figure 9 Figure 10-4'! (L & [
ff--1 reed-colored edged sword: f2-=7 1t≧-41 1t≧-41 3-. %M
! ul & 71* 14-11 convet 7 nails
Claims (1)
配線用のコンタクトホールを形成する第１の工程と、上
記コンタクトホールの側面及び底面にのみ薄く半導体膜
を形成する第２の工程と、第３の金属を含んだガスを反
応させて上記コンタクトホールに上記第３の金属を選択
的に成長させる第３の工程を含んでなる半導体集積回路
の製造方法。A first step of forming a contact hole for a second metal interconnect in an interlayer insulating film formed on the first metal interconnect, and a second step of forming a thin semiconductor film only on the side and bottom surfaces of the contact hole. and a third step of selectively growing the third metal in the contact hole by reacting a gas containing a third metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24248886A JPS6396941A (en) | 1986-10-13 | 1986-10-13 | Manufacture of semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24248886A JPS6396941A (en) | 1986-10-13 | 1986-10-13 | Manufacture of semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6396941A true JPS6396941A (en) | 1988-04-27 |
Family
ID=17089830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24248886A Pending JPS6396941A (en) | 1986-10-13 | 1986-10-13 | Manufacture of semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6396941A (en) |
-
1986
- 1986-10-13 JP JP24248886A patent/JPS6396941A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057232A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| JP2740050B2 (en) | Groove embedded wiring formation method | |
| JPS62260340A (en) | Manufacture of semiconductor device | |
| JPH04142061A (en) | Formation of tungsten plug | |
| JP2591450B2 (en) | Method for manufacturing semiconductor device | |
| JP2616402B2 (en) | Method for manufacturing semiconductor device | |
| JPS63133648A (en) | Tungsten covering | |
| JPS6390838A (en) | Manufacture of electrical mutual connection | |
| JPS63147347A (en) | Semiconductor device | |
| JPS6396941A (en) | Manufacture of semiconductor integrated circuit | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPS63117447A (en) | Manufacture of semiconductor integrated circuit | |
| JPS62243324A (en) | Manufacture of semiconductor integrated circuit | |
| JPH01214137A (en) | Manufacture of integrated circuit | |
| JPS63240046A (en) | Manufacture of semiconductor integrated circuit | |
| JPH0272629A (en) | Manufacture of semiconductor device | |
| JPS62243325A (en) | Manufacture of semiconductor integrated circuit | |
| JPS62243326A (en) | Manufacture of semiconductor integrated circuit | |
| JPH01270333A (en) | Manufacture of semiconductor device | |
| JP2998454B2 (en) | Method for manufacturing semiconductor device | |
| JPS62269340A (en) | Method of filling contact hole drilled in insulating isolation layer with tungsten | |
| JPH0391929A (en) | Manufacture of semiconductor device | |
| KR20010046339A (en) | A method for forming metal contact for improving contact resistance in semiconductor device | |
| JPH02178922A (en) | Manufacture of semiconductor device | |
| JPH0425159A (en) | Forming method of electrode wiring |