JPH0425159A - Forming method of electrode wiring - Google Patents

Forming method of electrode wiring

Info

Publication number
JPH0425159A
JPH0425159A JP2130600A JP13060090A JPH0425159A JP H0425159 A JPH0425159 A JP H0425159A JP 2130600 A JP2130600 A JP 2130600A JP 13060090 A JP13060090 A JP 13060090A JP H0425159 A JPH0425159 A JP H0425159A
Authority
JP
Japan
Prior art keywords
tungsten
hole
metal
thin film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2130600A
Other languages
Japanese (ja)
Inventor
Hitoshi Ishii
仁 石井
Hideo Ikitsu
英夫 生津
Hideo Akitani
秋谷 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2130600A priority Critical patent/JPH0425159A/en
Publication of JPH0425159A publication Critical patent/JPH0425159A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/002Inhomogeneous material in general
    • H01B3/006Other inhomogeneous material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

PURPOSE:To enable a tungsten selective growth technique to be applied to a connection hole provided to a board by a method wherein a metal thin film is left inside the hole taking advantage of a resist etch-back method, and tungsten is made to grow there. CONSTITUTION:An insulating film 2 is deposited on an Si board 6, and a connection hole 3 is provided to the insulating film 2. Then, a thin film 8 of metal, metal silicide, or semiconductor is formed, and a resist 9 is applied onto all the surface, which is etched to leave the thin film 8 only inside the hole 3. Then, a tungsten 4 is selectively grown inside the hole 3, and a wiring metal 5 is formed thereon. By this setup, tungsten is selectively grown without any problem in a contact hole through which an element and a wiring metal are connected and can be shortened in growth time.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明は、半導体集積回路を始めとする各種の固体デバ
イスの製造に際して用いられる配線技術に関するもので
あり、詳しくは、電極配線の微細な穴領域にWを埋め込
み、微細な穴領域の表面を平坦な構造にする、タングス
テン選択成長法に関するものである。
The present invention relates to wiring technology used in the manufacture of various solid-state devices such as semiconductor integrated circuits. Specifically, the present invention relates to wiring technology used in manufacturing various solid-state devices such as semiconductor integrated circuits. This article relates to a selective growth method for tungsten that produces a structure with a unique structure.

【従来の技術】[Conventional technology]

高密度な集積回路を実現するには、多層配線技術が不可
欠となっている。 この多層配線構造を実現するためには、絶縁膜を挟んで
MOS、バイポーラなどの素子と金属配線とを、もしく
は1層配線−2層配線のような金属配線層間を接続しな
Cプればならない。 従来、この接続には、上記絶縁膜に所望の穴を開り、金
属配線上層の形成と同時に穴の中に金属配線を入れて、
索子−配線間、配線−配線間を接続していた。 しかしながら、近年では、接続のための穴の径もザブミ
クロンのオーダーになり、穴の深さ/穴の径(アスペク
ト比)が1.0以上となるために、穴の中に金属配線が
入らず、接続できない問題が生じていた。 この問題を解決するために、最近タングステンの選択成
長法が提案されている。 この方法は、接続のための穴の中のみに選択的にタング
ステンを形成するもので、金属配線はタングステンを介
して素子や下層の金属配線に接続するため、穴の中に入
る必要はなくなる。 このタングステン選択成長法は、六弗化タングステン(
WF6)と、水素とを減圧、加熱下で反応させるもので
、水素によってWF6を還元しタングステン金属を生成
する反応が、酸化膜などの絶縁股上では生起しないが、
金属上あるいは半導体上で生起することを利用し、接続
穴内のみにタングステンを成長させるものである。 この方法は、これまで主として金属配線−配線金属間の
接続に利用されてきた。 第1図は、この方法の概略を示したものである。 先ず、第1図Aに示すように、配線金属1上に形成され
た絶縁膜2に、接続穴(ピアホール)3を形成する。 次に、第1図Bに示すように、タングステンの選択成長
を行い、接続穴3内にタングステン4を形成する。 最後に、第1図Cに示すように、上層の配線金属5を形
成して多層配線構造を得る。 このJ:うに、タングステン選択成長技術は、今や多層
配線構造に不可欠のものとなっている、。 しかしながら、欠点として、(1)素子−配線金属間の
接続には適用できない、(2)成長速度が遅く、生産性
が悪いことが上げられる。 上記(1)の欠点に関しては、詳細には、MO8LSI
の拡散層上の接続穴(コンタクトポル)に上記タングス
テン選択成長技術を適用した場合、第2図に示でように
、成長時に拡散層部のSi基板6を蝕刻し、所謂エンコ
ローチメン1〜7を生ぜしめ、良好な接続を形成できイ
fい、という欠点があるということである。 この問題点を解決するために、水素の代わりにあるいは
水素とともに、シラン(Sit−14>を用いる方法も
提案されている。 しかしながら、この方法においても、エンコローチメン
トの生成を防ぎきれず、逆に相補型MO3LSIのP型
及びN型拡散層上で成長速度が異なり、埋め込んだタン
グステンの膜厚が異なってしまうという、新たな問題が
発生してい lこ 。 さらに上記シラン還元による選択成長法では、シランか
らの3iの混入ににす、成長させたタングステンが、β
−Wとなりやすく、高抵抗となってしまう欠点も有して
いた。 また、上記(2)の成長速度が遅い問題に関しては、タ
ングステンの成長方向を、大我から上方向は成長さける
だけでなく、穴側面から横方向にも成長させれば解決で
き、そのための方法として、大我の金属膜をスパッタし
て穴側面にも付着させ゛、タングステンを選択成長させ
る方法が提案されている(特開平1−65852号)。 しかしながら、この方法では、スパッタ金属は、穴側面
の下部領域しか何着しないので、アスペク1〜比1.0
以上の穴では、適用ができず、また、41着量の制御が
難しい、イfどの問題があり、安定に横方向からタング
ステンを成長ざlることは困N T”あった。 【発明が解決しようとする課題] 多層配線構造を達成するためには、微細な接続穴にタン
グステンを選択成長させる必要がある。 しかしながら、素子−配線金属間の接続ではエン]ロー
チメン1へや、タングステン膜厚バラツキの問題が生じ
、また、配線金属−配線金属間の接続でも成長速度が遅
い問題が生じていた。 これを解決するために、シラン還元法やスパッタを利用
した側面成長法が提案されているが、十分問題点を解決
するには至っていなかった。 よって、本発明の目的は、素子−配線金属間のためのコ
ンタクトホールでも、タングステンの選択成長が、問題
なく行え、月つ]ンタク1〜ホール、ピアホールとも、
成長時間が短く、生産性が高いタンゲス−jン選択成長
技術を提供することにある。 具体的には接続穴を聞けた後、金属やそのシリサイド(
珪化物)や半導体の薄膜を形成し、レジストエッヂバッ
ク技術により、穴内部(底及び側面)のみに、上記金属
またはシリザイド若しくは半導体を残し、その後、タン
グステン選択成長を行うものである、1 【課題を解決するための手段] 本発明の概略を第3図を用いて説明する。 先ず、第3図Aに示ずJ:うに、素子を形成した3i基
板6上に絶縁膜2をJイf積し、その絶縁11榮2に、
公知のリングラフィ手法にJ−り、接続穴3を形成する
。 次に、第3図Bに示ずように、スパッタ法により、金属
またはそのシリザイド若しくは半導体の薄膜8を形成す
る。 この場合、薄膜8の厚さは任意でよく、通常は0.05
〜0.2μm程瓜1ある。 また、薄膜8は、穴の底のみならず側面にも形成づるこ
とができる。−例を述べると、0゜8μm径、0.5μ
m深さの穴に薄膜8を平坦部で0.1μmになるように
形成した場合、側面で0.05μm、底で0.075μ
mのPJ−ざで穴の中に薄膜8を形成することができる
。 次に、第3図Cに示すように、レジメ1〜9を、全面に
塗布する。 この場合、レジメ1へとしては市販されているフAトレ
ジス1へでもにり、また感光基を含まないノボラック樹
脂やポリイミドでも何等制限されるものではない。要は
塗布により穴を平坦化できる高分子(溶液)であれば使
用可能である。 次に、第3図1〕に示すように、ガスプラズマを用いた
エツチングにより、穴内部のみにレジス1〜9が残るに
うに、上記レジメ1へを全面エツチング(通称エッチバ
ック)する。 この場合、ガスプラズマには酸素を種としたプラス′マ
が用いられる。 次に、第3図Fに示すように、上記薄膜8をエツチング
し、レジスト9を除去して、穴内部のみに薄膜8を残す
。 次に、第3図Fに示すように、タングステン4を選択成
長させる。 最後に、第3図Gに示すように、配線金属4を形成する
3、 」二連した本発明ににれば、拡散層など基板は、金属薄
膜により保護されているため、エンコロヂメン1〜を生
成することは全くない。 従って、本発明によれば、]ンタク1〜ホール、ビアボ
ールの如何によらず、すべての接続穴に適用できるもの
である。 また、本発明によれば、第3図Eに示ずにうに、金属薄
膜を、穴の底のみならず側面に、も残せるため、底、側
面からのタングステン成長を行うことができる。その結
果、成長時間の短縮、生産性の向上を図ることが可能と
なる。−例として、0.8μm径、0.5μm深さの穴
にタングステンを選択成長させた場合、穴内部に金属薄
膜が無い場合は、0.5μm相当(12゜5分/ウェハ
)のデポジン1〜量が必要であるのに対し、本発明によ
って金属薄膜がある場合には、0.3μm相当(7,5
分/ウェハ)のデボジノ1〜量ですむ。さらには、側面
からの成長作用は深さがことなった穴でも、径が同じで
あれば、同時に同量デポジットできる特徴を生み出すた
め、−層有効である。 以下、本発明の実施例で詳細に説明する。 【実施例1] 81基板上に、CV D  S i 02 0 、15
μm/BPSG  0.35μmからなる5102膜を
、0.5μm厚に形成し、公知のりソグラフィ手法によ
り、直径0.8μmの接続穴を形成した。 次に、公知のスパッタ法により、モリブデンシリサイド
を1000A堆積し、この上に、フォトレジストを1.
5μm厚になるように塗布した。 200 ’Cのベークを行ったのち、300W。 0.3Torr下で、酸素プラズマを生ぜしめ、2分間
レジメ1〜をエツチングした。 次に、C12ガスを用いたECRエツチング法により、
モリブデンシリサイドをエツチングし、その後アッシン
グを行い、穴内部に残るフォトレジストを完全に除去し
た。 次に、この基板に、タングスデンCVD装置中で、WF
   10105c、l−1−12180s6c、温度
420℃、全圧0.17Torrにて、成長速度400
A/m i nで、タングステンを0.3μm厚に選択
成長させた。 この上に、Ti/AL−8i−Cuの積層金属配線を形
成し、その結果、良好な基板−配線金属特性を得た。 【実施例2] 第1層配線が形成された基板上に、SiO膜を0.8μ
m厚に形成した。 次に、実施例1の場合と同様に、接続穴を形成し、次に
スパッタ法により、MOでなる膜を0.1μm厚に形成
した。 次に、実施例1の場合と同様に、フォトレジストの塗布
・ベーク、そしてレジス1〜バックを2分間行い、穴内
部のみにレジストを残した。 次に、CI  +02ガスにより、MO膜をプラズマエ
ツチングして、穴以外のMO膜を除去し lこ 。 次に、アッシングを行って後、実施例1の場合と同様の
条件で、タングステンを選択成長さ辻、穴内部をタング
ステンで埋め込んだ。 次に、この上に、AL/Si/Cu配線を形成して、多
層配線構造を得た。 [実施例3] MOSFETの作成プロレスにおいて、基板上に、拡散
層部、グー1〜部を形成した後に、絶縁膜としてSiO
2を、バイアスECR法〈条件:マイクロ波パワー90
0 W 、、S i l−14と02との流量比1対2
、バイアスパワー密度1゜17W/cm2)により、堆
積し、平坦化絶縁膜を得た。拡散層部は1μm厚、ゲー
ト部は0゜5μm厚である。 次に、MOを0.15μm堆積し、次で、実施例1の場
合と同様に、レジメ1〜塗布、レジメ1〜エッチバック
、MOエツチングを行って、接続穴の底部と側壁部とに
MO膜を露出させた構造を得た。 これに、実施例1の場合と同様の条件で0゜3μmのタ
ンゲス−アンを選択成長させたところ、拡散層上の深い
接続穴も、グー1−ポリシリコン配線上の浅い接続穴も
、1回のWの選択成長で、同様に埋め込むことができた
。 なお、上述した実施例においては、堆積する金属として
モリブデンシリサイド及びMOを用いたが、Wを成長さ
せることができる材料であれば、たとえばW自身、Wシ
リサイド、SGeなど、遷移金属、その珪化物、半導体
であっても良いことは勿論である。 また、その膜厚や形成方法は、上述した実施例に限定さ
れることはなく、要は、穴の側面及び底に金属を形成せ
しめれば良いものである。 [発明の効果1 従来提案されていたタングステン成長技術の場合は、基
板への接続穴埋め込みには適用できず、また配線工程に
使用するにしても生産性が悪い欠点を右していた。 本発明によれば、レジストエッチバック法を用いて穴内
部(底、側面)に金属薄膜を残し、そこにタングステン
を成長させるため、上記欠点を解決することができる。 すなわち、本発明の特徴を、以下のようにまとめること
ができ、その結果、高性能な大規模・微細LSIの製造
が可能となる。 (1)金属薄膜がバリヤーとなり、エンコローヂメン1
〜が生じることがない。従って、基板への接続穴へのタ
ングステン選択成長技術の適用が可能となる。 (2)金属薄膜がバリヤーとなるため、拡散層の種類(
P型、N型)によらず、一定のタングステンデポジット
量を得ることができる。 (3)アスペクト比が高く、深い接続孔であっても、そ
の接続孔を、その半径の大きさ分のWの成長で、十分埋
め込むことができる。従って、成長時間を短くすること
ができ、スループツ1〜の向上が図れる。 (4)径の等しい接続孔であれば、異なる深度を有する
接続孔であっても、その接続孔を、1回のWの成長で埋
め込むことが可能である。
Multilayer wiring technology is essential to realizing high-density integrated circuits. In order to realize this multilayer wiring structure, it is necessary to connect MOS, bipolar, etc. elements and metal wiring with an insulating film in between, or between metal wiring layers such as 1st-layer wiring and 2nd-layer wiring. It won't happen. Conventionally, for this connection, a desired hole is opened in the insulating film, and a metal wiring is inserted into the hole at the same time as the upper layer of metal wiring is formed.
Connectors were connected between wires and wires, and wires were connected between wires. However, in recent years, the diameter of holes for connections has become on the order of submicrons, and the hole depth/hole diameter (aspect ratio) has become more than 1.0, so metal wiring does not fit into the holes. , I was having trouble connecting. To solve this problem, a selective growth method for tungsten has recently been proposed. In this method, tungsten is selectively formed only in the holes for connection, and since the metal wiring is connected to the element or the underlying metal wiring through the tungsten, there is no need to enter the hole. This tungsten selective growth method uses tungsten hexafluoride (
WF6) is reacted with hydrogen under reduced pressure and heat, and the reaction of reducing WF6 with hydrogen and producing tungsten metal does not occur on insulating layers such as oxide films.
This method takes advantage of the fact that tungsten occurs on metals or semiconductors, and grows tungsten only within the connection holes. Until now, this method has been mainly used for connections between metal wirings and metal wirings. FIG. 1 shows an outline of this method. First, as shown in FIG. 1A, a connection hole (pier hole) 3 is formed in an insulating film 2 formed on a wiring metal 1. Next, as shown in FIG. 1B, tungsten is selectively grown to form tungsten 4 in the connection hole 3. Then, as shown in FIG. Finally, as shown in FIG. 1C, an upper layer wiring metal 5 is formed to obtain a multilayer wiring structure. J: Uni, tungsten selective growth technology is now indispensable for multilayer wiring structures. However, the disadvantages are that (1) it cannot be applied to connections between elements and wiring metals, and (2) the growth rate is slow and productivity is poor. Regarding the drawback (1) above, in detail, MO8LSI
When the above-mentioned selective tungsten growth technique is applied to the contact hole (contact hole) on the diffusion layer, as shown in FIG. 7, making it impossible to form a good connection. In order to solve this problem, a method of using silane (Sit-14) instead of or together with hydrogen has been proposed. However, even with this method, the formation of encolochement cannot be prevented, and the In addition, a new problem has arisen in that the growth rate is different on the P-type and N-type diffusion layers of complementary MO3LSI, and the thickness of the embedded tungsten is different.Furthermore, the selective growth method using silane reduction mentioned above , the grown tungsten is mixed with 3i from silane,
It also had the disadvantage of easily becoming -W and resulting in high resistance. In addition, regarding the problem of slow growth rate (2) above, it can be solved by not only avoiding the growth direction of tungsten from the top upwards, but also growing tungsten laterally from the side of the hole. As a method of selectively growing tungsten, a method has been proposed in which a metal film of Oga is sputtered and deposited on the side surfaces of the hole as well (Japanese Unexamined Patent Publication No. 1-65852). However, in this method, the sputtered metal is only deposited on the lower part of the side surface of the hole, so the aspect ratio is 1 to 1.0.
The above-mentioned holes cannot be used, and there are problems such as difficulty in controlling the amount of tungsten deposited, and it is difficult to grow tungsten stably from the lateral direction. [Problems to be Solved] In order to achieve a multilayer wiring structure, it is necessary to selectively grow tungsten in minute connection holes. However, in the connection between elements and wiring metals, it is difficult to There was a problem of variations, and also a problem of slow growth rate for connections between wiring metals.To solve this problem, silane reduction methods and lateral growth methods using sputtering have been proposed. However, the problem has not been solved satisfactorily.Therefore, an object of the present invention is to enable selective growth of tungsten even in contact holes between elements and wiring metals without any problem. ~ Both Hall and Pier Hall,
An object of the present invention is to provide a tangent selective growth technique that requires short growth time and high productivity. Specifically, after checking the connection hole, remove the metal or its silicide (
In this method, a thin film of silicide (silicide) or semiconductor is formed, the metal, silicide, or semiconductor is left only inside the hole (bottom and side surfaces) using a resist edge back technique, and then tungsten is selectively grown.1 [Problem] Means for Solving the Problem] The outline of the present invention will be explained using FIG. 3. First, as shown in FIG. 3A, an insulating film 2 is deposited on a 3i substrate 6 on which an element is formed, and the insulating film 2 is coated with
A connection hole 3 is formed using a known phosphorography method. Next, as shown in FIG. 3B, a thin film 8 of metal, silicide thereof, or semiconductor is formed by sputtering. In this case, the thickness of the thin film 8 may be arbitrary, and is usually 0.05
There is about ~0.2 μm of melon. Further, the thin film 8 can be formed not only on the bottom of the hole but also on the side surface. -To give an example, 0°8μm diameter, 0.5μm
If the thin film 8 is formed in a hole with a depth of m to 0.1 μm on the flat part, it will be 0.05 μm on the sides and 0.075 μm on the bottom.
A thin film 8 can be formed in the PJ-hole of m. Next, as shown in FIG. 3C, Regimes 1 to 9 are applied to the entire surface. In this case, Regime 1 may be the commercially available Photoresis 1, or may be a novolak resin or polyimide that does not contain a photosensitive group, but is not limited in any way. In short, any polymer (solution) that can flatten the holes by coating can be used. Next, as shown in FIG. 3, the entire surface of the resist 1 is etched (commonly called etch-back) by etching using gas plasma so that the resists 1 to 9 remain only inside the holes. In this case, a plasma containing oxygen as a species is used as the gas plasma. Next, as shown in FIG. 3F, the thin film 8 is etched and the resist 9 is removed, leaving the thin film 8 only inside the hole. Next, as shown in FIG. 3F, tungsten 4 is selectively grown. Finally, as shown in FIG. 3G, the wiring metal 4 is formed in step 3. According to the present invention, since the substrate such as the diffusion layer is protected by a metal thin film, There is nothing to generate. Therefore, the present invention can be applied to all connection holes, regardless of whether they are holes or via balls. Further, according to the present invention, as shown in FIG. 3E, the metal thin film can be left not only on the bottom of the hole but also on the side surfaces, so that tungsten can be grown from the bottom and side surfaces. As a result, it becomes possible to shorten the growth time and improve productivity. - As an example, when tungsten is selectively grown in a hole with a diameter of 0.8 μm and a depth of 0.5 μm, if there is no metal thin film inside the hole, the deposit amount of 1 However, when there is a metal thin film according to the present invention, the amount equivalent to 0.3 μm (7,5 μm) is required.
Amounts of 1 to 10 minutes (min/wafer) are sufficient. Furthermore, the growth action from the side produces a feature that allows the same amount to be deposited at the same time even in holes of different depths if they have the same diameter, so it is effective for one layer. Hereinafter, the present invention will be explained in detail using examples. [Example 1] CV D Si 02 0, 15 on the 81 substrate
A 5102 film consisting of μm/BPSG 0.35 μm was formed to a thickness of 0.5 μm, and connection holes with a diameter of 0.8 μm were formed by a known lamination lithography method. Next, molybdenum silicide was deposited at a thickness of 1000 Å using a known sputtering method, and a photoresist was applied on top of this.
It was coated to a thickness of 5 μm. After baking at 200'C, 300W. Oxygen plasma was generated under 0.3 Torr to etch Regime 1 for 2 minutes. Next, by ECR etching method using C12 gas,
The molybdenum silicide was etched and then ashed to completely remove the photoresist remaining inside the hole. Next, this substrate was coated with WF in a tungsden CVD apparatus.
10105c, l-1-12180s6c, temperature 420°C, total pressure 0.17 Torr, growth rate 400
Tungsten was selectively grown to a thickness of 0.3 μm at A/min. A laminated metal wiring of Ti/AL-8i-Cu was formed on this, and as a result, good substrate-wiring metal characteristics were obtained. [Example 2] A SiO film of 0.8 μm was deposited on the substrate on which the first layer wiring was formed.
It was formed to have a thickness of m. Next, as in Example 1, connection holes were formed, and then a film made of MO was formed to a thickness of 0.1 μm by sputtering. Next, in the same manner as in Example 1, photoresist was applied, baked, and resist 1 to back was performed for 2 minutes, leaving the resist only inside the hole. Next, the MO film was plasma etched using CI +02 gas to remove the MO film except for the holes. Next, after ashing, tungsten was selectively grown under the same conditions as in Example 1, and the inside of the hole was filled with tungsten. Next, AL/Si/Cu wiring was formed thereon to obtain a multilayer wiring structure. [Example 3] Creation of MOSFET In professional wrestling, after forming the diffusion layer part and the goo parts 1 to 1 on the substrate, SiO was used as an insulating film.
2, bias ECR method <conditions: microwave power 90
0 W,, flow rate ratio of S i l-14 and 02 1:2
, a bias power density of 1°17 W/cm 2 ) was deposited to obtain a planarized insulating film. The diffusion layer portion is 1 μm thick, and the gate portion is 0.5 μm thick. Next, MO was deposited to a thickness of 0.15 μm, and then, in the same manner as in Example 1, regimen 1 ~ coating, regime 1 ~ etch back, and MO etching were performed to coat the bottom and side wall of the connection hole with MO. A structure with an exposed membrane was obtained. When a tangent layer of 0°3 μm was selectively grown on this under the same conditions as in Example 1, both the deep connection hole on the diffusion layer and the shallow connection hole on the Goo1-polysilicon wiring were By selective growth of W, it was possible to embed it in the same way. In the above embodiment, molybdenum silicide and MO were used as the metals to be deposited, but any material that can grow W may be used, such as W itself, W silicide, SGe, transition metals, and their silicides. Of course, it may be a semiconductor. Further, the film thickness and forming method are not limited to those in the above-mentioned embodiments, and the point is that metal may be formed on the sides and bottom of the hole. [Effect of the Invention 1] Conventionally proposed tungsten growth techniques cannot be applied to filling connection holes in substrates, and even when used in wiring processes, they suffer from poor productivity. According to the present invention, a resist etch-back method is used to leave a metal thin film inside the hole (bottom, side surfaces) and tungsten is grown there, so that the above drawbacks can be solved. That is, the features of the present invention can be summarized as follows, and as a result, it becomes possible to manufacture high-performance large-scale and fine LSIs. (1) The metal thin film acts as a barrier and the encoragement 1
~ never occurs. Therefore, it becomes possible to apply the tungsten selective growth technique to the connection hole to the substrate. (2) Since the metal thin film acts as a barrier, the type of diffusion layer (
A constant amount of tungsten deposit can be obtained regardless of whether the tungsten is P type or N type. (3) Even if the connection hole has a high aspect ratio and is deep, the connection hole can be sufficiently filled by growing W equal to the radius of the connection hole. Therefore, the growth time can be shortened, and throughputs 1 to 1 can be improved. (4) As long as the connection holes have the same diameter, even if the connection holes have different depths, it is possible to fill the connection holes with one W growth.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のタングステン選択成長〃、による配線
形成過程を示す図である。 第2図は、コンタクトホールにタングステン選択成長を
行った場合に生じる丁ンコローヂメントを示す図である
。 第3図は、本発明による配線形成過程を示す図である。 1・・・・・・・・・・・・・・・配線金属2・・・・
・・・・・・・・・・・絶縁膜3・・・・・・・・・・
・・・・・接続穴4・・・・・・・・・・・・・・・タ
ングステン5・・・・・・・・・・・・・・・配線金属
6・・・・・・・・・・・・・・・3i基板7・・・・
・・・・・・・・・・・エンコローチメント8・・・・
・・・・・・・・・・・RUUO3・・・・・・・・・
・・・・・レジスト出願人  日本電信電話株式会社 く Oコ (つ
FIG. 1 is a diagram showing the process of forming interconnects by conventional selective growth of tungsten. FIG. 2 is a diagram showing the corrosion caused when selectively growing tungsten in a contact hole. FIG. 3 is a diagram showing the wiring formation process according to the present invention. 1......Wiring metal 2...
......Insulating film 3...
......Connection hole 4...Tungsten 5...Wiring metal 6... ...3i board 7...
...... Encouragement 8...
・・・・・・・・・・・・RUUO3・・・・・・・・・
...Regist applicant: Nippon Telegraph and Telephone Corporation

Claims (1)

【特許請求の範囲】[Claims]  基板上に絶縁膜を形成する工程と、その絶縁膜に接続
孔を形成する工程と、金属またはその珪化物若しくは半
導体の薄膜を形成する工程と、有機高分子薄膜を塗布、
エッチングする工程と、上記薄膜をエッチングする工程
と、化学気相成長法により上記接続孔内に金属を成長さ
せる工程とを少なくとも含むことを特徴とする電極配線
の形成方法。
A step of forming an insulating film on a substrate, a step of forming a contact hole in the insulating film, a step of forming a thin film of metal or its silicide or semiconductor, and a step of coating an organic polymer thin film.
A method for forming an electrode wiring, comprising at least the steps of etching, etching the thin film, and growing metal in the contact hole by chemical vapor deposition.
JP2130600A 1990-05-21 1990-05-21 Forming method of electrode wiring Pending JPH0425159A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2130600A JPH0425159A (en) 1990-05-21 1990-05-21 Forming method of electrode wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2130600A JPH0425159A (en) 1990-05-21 1990-05-21 Forming method of electrode wiring

Publications (1)

Publication Number Publication Date
JPH0425159A true JPH0425159A (en) 1992-01-28

Family

ID=15038091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2130600A Pending JPH0425159A (en) 1990-05-21 1990-05-21 Forming method of electrode wiring

Country Status (1)

Country Link
JP (1) JPH0425159A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204561B1 (en) 1995-11-10 2001-03-20 Nippon Steel Corporation Semiconductor device having two-layer contact
JP2013247335A (en) * 2012-05-29 2013-12-09 Fujitsu Semiconductor Ltd Semiconductor device manufacturing method
JP2016105520A (en) * 2016-03-07 2016-06-09 株式会社ソシオネクスト Method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204561B1 (en) 1995-11-10 2001-03-20 Nippon Steel Corporation Semiconductor device having two-layer contact
US6294451B1 (en) 1995-11-10 2001-09-25 Nippon Steel Corporation Semiconductor device and method for manufacturing the same
JP2013247335A (en) * 2012-05-29 2013-12-09 Fujitsu Semiconductor Ltd Semiconductor device manufacturing method
JP2016105520A (en) * 2016-03-07 2016-06-09 株式会社ソシオネクスト Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
US6475907B1 (en) Semiconductor device having a barrier metal layer and method for manufacturing the same
KR20040019102A (en) Boron-doped titanium nitride layer for high aspect ratio semiconductor devices
KR0185230B1 (en) Metal interconnection and semiconductor device
KR100331906B1 (en) Method for manufacturing a semiconductor device
JP3911643B2 (en) Method for forming buried conductive layer
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
JP2591450B2 (en) Method for manufacturing semiconductor device
JPH03248534A (en) Manufacture of semiconductor element
JPH0425159A (en) Forming method of electrode wiring
JPS6390838A (en) Manufacture of electrical mutual connection
JPH05347269A (en) Manufacture of semiconductor device
JP3087692B2 (en) Method for manufacturing semiconductor device
JPH08139190A (en) Manufacture of semiconductor device
JPS63100745A (en) Method of forming mutual interconnection layer on integrated circuit chip with conductor which is made to grow from seed
TW455954B (en) Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure
JP3321896B2 (en) Al-based material forming method, Al-based wiring structure, method of manufacturing semiconductor device, and semiconductor device
JPH09275136A (en) Semiconductor device and its manufacture
JPH0945770A (en) Semiconductor device and its manufacture
JPH0529316A (en) Manufacture of semiconductor device
JPH0590207A (en) Manufacture of semiconductor device
JPH0783021B2 (en) Method for manufacturing semiconductor device
JP3868043B2 (en) Tungsten nitride film manufacturing method and metal wiring manufacturing method using the same
JPH0714917A (en) Manufacture of semiconductor device
JPH04324636A (en) Semiconductor device and its manufacture