JPS639121A - Dry etching - Google Patents
Dry etchingInfo
- Publication number
- JPS639121A JPS639121A JP15158786A JP15158786A JPS639121A JP S639121 A JPS639121 A JP S639121A JP 15158786 A JP15158786 A JP 15158786A JP 15158786 A JP15158786 A JP 15158786A JP S639121 A JPS639121 A JP S639121A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist
- gas
- dry etching
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001312 dry etching Methods 0.000 title claims description 28
- 239000007789 gas Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000012495 reaction gas Substances 0.000 claims abstract description 19
- 125000001153 fluoro group Chemical group F* 0.000 claims abstract description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 47
- 238000001020 plasma etching Methods 0.000 claims description 13
- 125000004432 carbon atom Chemical group C* 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 125000004429 atom Chemical group 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 238000004140 cleaning Methods 0.000 abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 abstract description 7
- 239000001301 oxygen Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 239000011368 organic material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 239000003085 diluting agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、半導体素子製造プロセスに用いられるドライ
エツチング方法に係わり、特に放電により生成した中性
ラジカルを輸送して無損傷のエツチングを行うドライエ
ツチング方法に関する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention relates to a dry etching method used in a semiconductor device manufacturing process, and in particular, the present invention relates to a dry etching method used in a semiconductor device manufacturing process. The present invention relates to a dry etching method for etching.
(従来の技術)
近年、半導体集積回路におけるパターンサイズの微細化
に伴い、3i基板に深い溝を形成し、この溝で素子分離
を行ったり溝内にキャパシタを形成する技術が注目され
ている。この種の溝は一般に、反応性イオンエツチング
(RIE)で形成されるが、RIEはイオン衝撃を伴う
ために、エツチングしたSt衣表面ダメージを与える。(Prior Art) In recent years, with the miniaturization of pattern sizes in semiconductor integrated circuits, a technique of forming deep grooves in a 3i substrate, performing element isolation using the grooves, and forming capacitors within the grooves has been attracting attention. This type of groove is generally formed by reactive ion etching (RIE), but RIE involves ion bombardment, which damages the surface of the etched St coating.
従って、RIEにより3i基板に溝を形成した場合、そ
の後処理として表面層〈ダメージ層)を除去する表面洗
浄処理が必要となる。Therefore, when a groove is formed in a 3i substrate by RIE, a surface cleaning treatment for removing the surface layer (damaged layer) is required as a subsequent treatment.
上記の表面洗浄処理には基板表面にダメージを与えない
ことが必須であるが、このような無損傷のドライエツチ
ング方法の一つとして、ケミカル−ドライエツチング(
CDE)が挙げられる。このCDEは、エツチングすべ
き被処理基体とは別の@域で反応ガスを放電により解離
し、この放電により生成された活性種を被処理基体まで
輸送して該基体をエツチングする方法である。通常、ゲ
ートのポリシリコンエツチング等のCDEでは、CF4
と02との混合ガスが用いられている。ところが、これ
を単結晶SiのRIEのV&処理に用いると、o2の添
加量により次のような問題を招いた。即ち、02の添加
量が少ない場合には、処理面に荒れが生じる。逆に、0
2添加量が多い場合には、マスク近くでエツチングが遅
くなり、溝の上部と下部とで処理が均一に進まないこと
が判明した。It is essential that the above surface cleaning treatment does not damage the substrate surface, but chemical dry etching (
CDE). This CDE is a method in which a reactive gas is dissociated by electric discharge in a region different from the substrate to be etched, and the active species generated by the discharge are transported to the substrate to be etched. Usually, in CDE such as gate polysilicon etching, CF4
A mixed gas of and 02 is used. However, when this was used in the V& treatment of RIE of single crystal Si, the following problems were caused due to the amount of o2 added. That is, when the amount of 02 added is small, the treated surface becomes rough. On the contrary, 0
It was found that when the amount of 2 added was large, etching slowed down near the mask, and the process did not proceed uniformly at the upper and lower parts of the groove.
また、多層レジストプロセスで、スピンオングラス(S
OG)のマスクでレジストをパターニングした後、この
SOGを除去する工程にもCDEが使われているが、上
記と同様なCF4と02との混合ガス系では、含まれる
酸素のためにレジストが侵される。そして、サブミクロ
ンのパターンの場合、この現象による寸法変換差が重大
な問題になることが判ってきた。In addition, with a multilayer resist process, spin-on glass (S
CDE is also used in the process of removing this SOG after patterning the resist with a mask of OG), but in a mixed gas system of CF4 and 02 similar to the above, the resist is corroded due to the oxygen contained. It will be done. In the case of submicron patterns, it has been found that the dimensional conversion difference due to this phenomenon becomes a serious problem.
(発明が解決しようとする問題点)
このように従来方法では、RIEにより溝を形成したの
ちの後処理(表面処理)として、表面荒れを起こすこと
なくダメージ層を均一に除去することは困難であった。(Problems to be Solved by the Invention) As described above, in the conventional method, it is difficult to uniformly remove the damaged layer without causing surface roughness in post-treatment (surface treatment) after forming grooves by RIE. there were.
また、多層レジスト構造におけるスピンオングラスをレ
ジストの後退を招くことなくエツチングすることは困難
であった。Additionally, it has been difficult to etch spin-on glass in a multilayer resist structure without causing resist regression.
本発明は上記事情を考慮してなされたもので、その目的
とするところは、CDEの欠点である02ガスの影響を
排除し、RIEの後処理における溝内の均−且つ平坦な
エツチング処理(表面洗浄処理)を行うことのできる無
損傷のドライエツチング方法を提供することにある。The present invention has been made in consideration of the above circumstances, and its purpose is to eliminate the influence of 02 gas, which is a disadvantage of CDE, and to achieve uniform and flat etching treatment ( It is an object of the present invention to provide a damage-free dry etching method that can perform a surface cleaning treatment.
また本発明の他の目的は、多層レジスト構造における下
層レジスト上部のマスク層を、レジストを侵すことなく
エツチングすることのできる無損傷のドライエツチング
方法を提供することにある。Another object of the present invention is to provide a non-damaging dry etching method capable of etching a mask layer above a lower resist in a multilayer resist structure without damaging the resist.
[発明の構成]
(問題点を解決するための手段〉
本発明の骨子は、CF4 +02混合ガスによるCDE
の欠点である02ガスの影響を排除するために、弗素原
子供給源として、CF4の代りに炭素原子を含まないガ
スを用いることにある。[Structure of the Invention] (Means for Solving the Problems) The gist of the present invention is to perform CDE using CF4+02 mixed gas.
In order to eliminate the influence of 02 gas, which is a drawback of CF4, a gas containing no carbon atoms is used instead of CF4 as a fluorine atom supply source.
弗素原子供給源としてCF4を用いる通常のCDEでは
、CF4に対し数10%〜数倍の02ガスを添加するこ
とが必要である。これは、放電により生成した活性種の
輸送中、或いは被処理、基体表面において、CF4の放
電により生じた炭素を酸素と結合した安定な連発性物質
として除去し、弗素原子によるエツチングが有効に行わ
れるようにするためである。In normal CDE using CF4 as a fluorine atom supply source, it is necessary to add 02 gas in an amount of several tens of percent to several times that of CF4. This removes the carbon generated by the CF4 discharge as a stable continuous substance bonded to oxygen during the transport of active species generated by the discharge or on the surface of the substrate to be treated, thereby effectively performing etching with fluorine atoms. This is to ensure that the
本発明者等は、第2図に示す如く単結晶Si基板21上
にSiO2のマスク22を形成した被処理基体をCF4
+02混合ガスのCDEでエツチングした。その結果
、o2の添加量が多い場合には、第3図(a)に示す如
くマスク22の近くでエツチングが遅い形状となった。As shown in FIG. 2, the present inventors used CF4 to process a substrate in which a SiO2 mask 22 was formed on a single-crystal Si substrate 21.
Etching was performed with CDE of +02 mixed gas. As a result, when the amount of O2 added was large, a shape was obtained in which etching was slow near the mask 22, as shown in FIG. 3(a).
この現象は、o2の効果によるものであり、02の添加
量を少なくすると、第3図(b)に示す如く等本釣なエ
ツチング形状となる。しかしながら、この場合Cが十分
除去されないために、エツチング面が著しく荒れること
になる。従って、第3図(C)に示す如き理想的な等方
エツチングを行うためには、02添加の必要のない反応
ガス、換言すれば炭素を含まない反応ガスを用いればよ
いことが理解される。This phenomenon is due to the effect of O2, and when the amount of O2 added is reduced, an evenly etched shape is obtained as shown in FIG. 3(b). However, in this case, the etched surface becomes extremely rough because C is not sufficiently removed. Therefore, it is understood that in order to perform the ideal isotropic etching as shown in FIG. 3(C), it is sufficient to use a reaction gas that does not require the addition of 02, in other words, a reaction gas that does not contain carbon. .
本発明はこのような点に着目し、反応性イオンエツチン
グにより溝が形成された被処理基体を真空容器内に収容
し、この容器とは分離された領域で反応ガスを放電によ
り解離し、この放電により生成した活性種を上記容器内
に導入して、上記被処理基体の表面層をエツチングする
ドライエツチング方法において、前記反応ガスとして、
弗素原子を含み且つ酸素原子を含まないガス、例えばN
F3或いはSFsを用いるようにした方法である。The present invention has focused on these points, and a substrate to be processed in which grooves have been formed by reactive ion etching is housed in a vacuum container, and a reactive gas is dissociated by electric discharge in a region separated from the container. In a dry etching method in which active species generated by electric discharge are introduced into the container to etch the surface layer of the substrate to be processed, as the reactive gas,
A gas containing fluorine atoms and no oxygen atoms, such as N
This method uses F3 or SFs.
また本発明は、下地基板上に有機レジスト及び無機レジ
ストからなる多層レジスト構造が形成され且つこの多層
レジスト構造がバターニングされた被処理基体を真空容
器内に収容し、この容器とは分離された領域で反応ガス
を放電により励起し、この放電により生成した活性種を
上記容器内に導入して、上記多層レジスト構造の無機レ
ジストをエツチングするドライエツチング方法において
、前記反応ガスとして、弗素原子を含み且つ酸素原子を
含まないガス、例えばNF3或いはSFsを用いるよう
にした方法である。Further, the present invention provides a method in which a substrate to be processed, in which a multilayer resist structure consisting of an organic resist and an inorganic resist is formed on a base substrate and the multilayer resist structure is patterned, is housed in a vacuum container, and the substrate is separated from the container. In the dry etching method, the inorganic resist of the multilayer resist structure is etched by exciting a reactive gas in a region by electric discharge and introducing active species generated by the discharge into the container, wherein the reactive gas contains fluorine atoms. In addition, this method uses a gas that does not contain oxygen atoms, such as NF3 or SFs.
(作用)
上記方法によれば、反応ガスが炭素を含まないので、酸
素を添加する必要がなくなる。従って、反応ガスは、3
iに吸着され易い酸素及び炭素を共に含まなくてよいの
で、従来のCF4 +02混合ガス系に比べると、清浄
なエツチング面を得易くなる。更に、反応ガスに02を
含ませなくてよいので、レジストを侵す虞れが少なくな
り、多層レジスト構造等のレジストマスクを設けた基板
に関しては、微細加工に有利となる。(Function) According to the above method, since the reaction gas does not contain carbon, there is no need to add oxygen. Therefore, the reaction gas is 3
Since it does not need to contain both oxygen and carbon, which are easily adsorbed by i, it is easier to obtain a clean etched surface compared to the conventional CF4+02 mixed gas system. Furthermore, since it is not necessary to include 02 in the reaction gas, there is less risk of damaging the resist, which is advantageous for microfabrication of substrates provided with resist masks such as multilayer resist structures.
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。(Example) Hereinafter, details of the present invention will be explained with reference to illustrated embodiments.
第1図は本発明の一実施例方法に使用したドライエツチ
ング装置を示す概略構成図である。図中11は真空容器
であり、この容器11内には被処理基体12を載置する
試料台13が収容されている。容器11にはガス導入口
14が設けられており、このガス導入口14には放電管
15の一端が接続されている。放電管15は、マイクロ
波電源16に接続された導波管17にカップリングされ
ている。放電管15の他端には、反応ガス又は反応ガス
と希釈ガスとの混合ガスが導入される。そして、放電管
15内で反応ガスの活性種が生成され、この活性種がガ
ス導入口14を介して容器11内に導入されるものてな
っている。また、容器11内に導入されたガスは、ガス
排気口18から排気されるものとなっている。なお、希
釈ガスは放電管15を通さず、ガス導入口14とは別に
設けたガス導入口19から容器11内に直接導入するこ
とも可能である。FIG. 1 is a schematic diagram showing a dry etching apparatus used in an embodiment of the present invention. In the figure, reference numeral 11 denotes a vacuum container, and a sample stage 13 on which a substrate 12 to be processed is placed is accommodated within this container 11. A gas inlet 14 is provided in the container 11, and one end of a discharge tube 15 is connected to this gas inlet 14. The discharge tube 15 is coupled to a waveguide 17 connected to a microwave power source 16. A reactive gas or a mixed gas of a reactive gas and a diluent gas is introduced into the other end of the discharge tube 15 . Then, active species of the reactive gas are generated within the discharge tube 15, and these active species are introduced into the container 11 through the gas inlet 14. Furthermore, the gas introduced into the container 11 is exhausted from the gas exhaust port 18. Note that the diluent gas can also be introduced directly into the container 11 from a gas inlet 19 provided separately from the gas inlet 14 without passing through the discharge tube 15.
次に、上記装置を用いたRIEの後処理方法(表面洗浄
処理)について、第4図を参照して説明する。Next, the RIE post-processing method (surface cleaning process) using the above-mentioned apparatus will be explained with reference to FIG.
まず、第4図(a)に示す如く単結晶Si基板41上に
熱酸化3i02 !142a、S is I4 !!4
2b、CVD−81o2II42cからなるマスク42
を設けた被処理基体を用意し、これをRIEでエツチン
グして深さ約4.5[μm]、開口幅約1[μm]の溝
43を形成した。続いて、酸素プラズマで表面の有機物
を除去した後、希弗酸に浸し、水洗・乾燥した。First, as shown in FIG. 4(a), a single crystal Si substrate 41 is thermally oxidized 3i02! 142a, S is I4! ! 4
2b, mask 42 consisting of CVD-81o2II42c
A substrate to be processed was prepared and etched by RIE to form a groove 43 having a depth of about 4.5 [μm] and an opening width of about 1 [μm]. Subsequently, after removing organic matter from the surface with oxygen plasma, it was immersed in dilute hydrofluoric acid, washed with water, and dried.
上記の構造を被処理基体12として、前記第1図に示す
装置の試料台13上に載置した。容器11内を排気した
後、放電i!15に反応ガスとしてNF3を導入し、マ
イクロ波放電によって活性種を生成し、この活性種を容
器11内に導入する。The above-described structure was used as a substrate 12 to be processed and placed on the sample stage 13 of the apparatus shown in FIG. After evacuating the inside of the container 11, discharge i! NF3 is introduced as a reactive gas into the reactor 15, active species are generated by microwave discharge, and the active species are introduced into the container 11.
これにより、第4図(1))に示す如く、lI43内を
薄くエツチング、つまり洗浄処理した。この洗浄処理に
おいては、表面荒れを招くこともなく、表面層を均一に
且つ平滑にエツチングすることができた。As a result, as shown in FIG. 4(1)), the inside of the II43 was thinly etched, that is, cleaned. In this cleaning treatment, the surface layer could be etched uniformly and smoothly without causing surface roughness.
なお、NF3を用いた時の81のエツチング速度は約1
000 [人/min ]であり、洗浄処理のためには
やや速い。そこで、NF3と共に3倍量のN2を放電管
15を通して添加したところ、エツチング速度は約20
0[人/1n]と適度に遅くなり、且つエツチング形状
はやはり良好であった。In addition, the etching speed of 81 when using NF3 is approximately 1
000 [person/min], which is rather fast for cleaning processing. Therefore, when three times the amount of N2 was added together with NF3 through the discharge tube 15, the etching rate was approximately 20%.
The etching speed was moderately slow at 0 [people/1n], and the etched shape was still good.
また、希釈ガスとして、N2の代りに@e、 Ne。Also, @e, Ne is used instead of N2 as a diluent gas.
Ar等の希ガスを用いても、同様にエツチング速度を制
御することができた。さらに、放電管15を通さずガス
導入口19から希釈ガスを直接容器11内に導入しても
、同様にエツチング速度を制御することができた。The etching rate could be similarly controlled using a rare gas such as Ar. Furthermore, even if the diluent gas was directly introduced into the container 11 from the gas inlet 19 without passing through the discharge tube 15, the etching rate could be similarly controlled.
一方、従来通りに、CF4に3倍量の02を添加したも
のを反応ガスとして用いると、第4図(C)に示す如く
溝43の開口部44のエツチング速度が遅くなり、開口
部44のダメージ層が除去されなかった。On the other hand, if CF4 with three times the amount of 02 added is used as the reaction gas, the etching speed of the openings 44 of the grooves 43 becomes slow, as shown in FIG. The damaged layer was not removed.
このように本実施例方法によれば、RIEにより形成さ
れた溝43の表面をCDEにより洗浄処理するに際し、
反応ガスとしてNF3を用いることにより、溝43内の
表面を均−且つ平坦に薄くエツチングすることができ、
ダメージ層を確実に除去することができる。従って、R
IE後のダメージ層を除去するための表面処理方法とし
て極めて有効である。As described above, according to the method of this embodiment, when the surface of the groove 43 formed by RIE is cleaned by CDE,
By using NF3 as a reactive gas, the surface inside the groove 43 can be etched evenly and flatly,
Damaged layers can be reliably removed. Therefore, R
This method is extremely effective as a surface treatment method for removing damaged layers after IE.
次に、多層レジスト構造のマスクエツチング方法につい
て、第5図を参照して説明する。Next, a method for mask etching a multilayer resist structure will be explained with reference to FIG.
まず、第5図(a)に示す如く、単結晶$1基板51上
に厚さ8500 [大コの熱酸化膜52を形成し、その
上に厚さ1[μm]のAg−5+スパッタ膜53を形成
する。この上に、下層レジスト/SOG/上層レジスト
の多層レジスト構造を形成し、下層レジストまで0.8
[μm]幅のラインパターンを形成した。続いて、上層
レジスト(図示せず)をマスクとして5OG55をエツ
チングし、ざらに5OG55をマスクとして下層レジス
ト54をエツチングした。ここで、下層レジスト54と
しては有機レジストを用いた。First, as shown in FIG. 5(a), a thermal oxide film 52 with a thickness of 8,500 μm is formed on a single-crystal $1 substrate 51, and an Ag-5+ sputtered film with a thickness of 1 μm is formed on it. Form 53. On top of this, a multilayer resist structure of lower layer resist/SOG/upper layer resist is formed, and 0.8
A line pattern with a width of [μm] was formed. Subsequently, the 5OG 55 was etched using the upper resist (not shown) as a mask, and the lower resist 54 was roughly etched using the 5OG 55 as a mask. Here, an organic resist was used as the lower resist 54.
上記構造の被処理基体を前記第1図に示す装置の試料台
13上に載置し、反応ガスとしてNF3を用いて5OG
55をエツチングしたところ、第5図(b)に示す如く
、レジスト54の後退もなく5OG55のみを除去する
ことができた。これは、反応ガスとして炭素を含まない
NF3を用いているので、酸素の添加が不要となり、レ
ジストが侵されることは殆どないからである。また、2
00[%コオーバエッチングの条件でも、下層レジスト
54の幅の減少は100 [人]以下であった。The substrate to be processed having the above structure was placed on the sample stage 13 of the apparatus shown in FIG.
When the resist 55 was etched, only the 5OG 55 could be removed without any regression of the resist 54, as shown in FIG. 5(b). This is because NF3, which does not contain carbon, is used as the reactive gas, so there is no need to add oxygen, and the resist is hardly attacked. Also, 2
Even under the condition of 0.00% coover etching, the width of the lower resist layer 54 decreased by 100% or less.
これに対し、従来のようにCF4とo2との混合ガスを
用いて5OG55をエツチングしたところ、100[%
]オーバエツチングの条件で下層レジスト54は第5図
(C)に示す如く、幅が約0.7 [4層コとなり、Δ
=0.1[μm]の減少が生じた。このレジストの後退
は、寸法変換差を生じることになり、サブミクロンのパ
ターン形成にあっては致命的な欠点となる。On the other hand, when 5OG55 was etched using a mixed gas of CF4 and O2 as in the past, 100[%
] Under the overetching condition, the lower resist 54 has a width of about 0.7 as shown in FIG. 5(C).
A decrease of =0.1 [μm] occurred. This retreat of the resist causes a difference in dimension conversion, which is a fatal drawback in submicron pattern formation.
このように本実施例方法によれば、多層レジストプロセ
スにおいて、CDEにより5OG55をエツチングする
際に、反応ガスとしてNF3を用いることにより、下層
レジスト54の後退を招くことなく5OG55をエツチ
ング除去することができる。このため、サブミクロンパ
ターンの形成に極めて有効である。As described above, according to the method of this embodiment, when 5OG55 is etched by CDE in a multilayer resist process, by using NF3 as a reactive gas, it is possible to remove 5OG55 by etching without causing regression of the lower resist 54. can. Therefore, it is extremely effective in forming submicron patterns.
なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、前記反応ガスとしてはNF3の代り
に、SFsを用いても実施例と同 一様の効果を得
ることができた。また、多層レジスト構造においては、
SOGの代りにシリコン含有レジストを用いることによ
り、3層でなく2層レジスト構造に適用することも可能
である。さらに、下層レジストとしては有機レジスト、
SOG若しくはシリコン含有レジストの代りには態別レ
ジストであれば用いることが可能である。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。Note that the present invention is not limited to the methods of each embodiment described above. For example, the same effect as in the example could be obtained by using SFs instead of NF3 as the reaction gas. In addition, in the multilayer resist structure,
By using a silicon-containing resist instead of SOG, it is also possible to apply a two-layer resist structure instead of a three-layer resist structure. Furthermore, as the lower layer resist, organic resist,
Any type resist can be used instead of SOG or silicon-containing resist. In addition, various modifications can be made without departing from the gist of the present invention.
[発明の効果]
以上詳述したように本発明によれば、CDEでエツチン
グする際の反応ガスとして、NF3やSFs等の弗素原
子を含み且つ炭素原子を含まないガスを用いることによ
り、RIEによるエツチング後のダメージ層の除去(表
面洗浄処理)を、表面荒れを招くことなく均一に行うこ
とかできる。[Effects of the Invention] As described in detail above, according to the present invention, by using a gas containing fluorine atoms such as NF3 or SFs but not containing carbon atoms as a reaction gas when etching with CDE, etching by RIE can be performed. The damaged layer after etching can be removed (surface cleaning treatment) uniformly without causing surface roughness.
また、多層レジスト構造における下層レジスト上部のマ
スク層の除去を、下層レジストの後退を招くことなく行
うことができる。従って、各種半導体集積回路の製造プ
ロセスに適用して、有効な効果が得られる。Furthermore, the mask layer above the lower resist in a multilayer resist structure can be removed without causing the lower resist to retreat. Therefore, it can be applied to various semiconductor integrated circuit manufacturing processes to obtain effective effects.
第1図は本発明の一実施例方法に使用したドライエツチ
ング装置を示す概略構成図、第2図及び第3図はそれぞ
れ本発明の詳細な説明するための模式図、第4図は本発
明の一実施例を説明するためのもので溝の表面洗浄処理
工程を示す断面図、第5図は他の実施例を説明するため
のもので多層レジスト構造のSOGエッチング工程を示
す断面図である。
11・・・真空容器、12・・・被処理基体、13・・
・試料台、’14.19・・・ガス導入口、15・・・
放電管、16・・・マイクロ波NN、17・・・導波管
、18・・・ガス排気口、41.51・・・単結晶81
基板、42・・・マスク、43・・・溝、54・・・下
層レジスト、55・・・SOG。
出願人代理人 弁理士 鈴江武彦
番
第 1117
第2図
第3図
第4図
手続補正書
昭和61年10月24日
特許庁長官 黒 1)明 雄 殿
1、事件の表示
特願昭61−151587号
2、発明の名称
ドライエツチング方法
3、補正をする者
事件との関係 特許出願人
(307) 株式会社 東芝
4、代理人
東京都千代田区霞が関3丁目7番2号 UBEビル〒1
00 電話 03 (502)3181 (大代表)
(1)特許請求の範囲の記載を別紙の通りに訂正する。
(2)明細書の第6頁15行目から同頁16行目にかけ
て「被処理基体」とあるのを、rRIEダメージのある
被処理基体」と訂正する。
(3)明細書の第9頁15行目に「ものてなっている。
」とあるのを、「ものとなっている。」と訂正する。
(1) 反応性イオンエツチングによりイオン衝撃を
受けた被処理基体を真空容器内に収容し、二の容器とは
分離された領域で弗素原子を含み且つ炭素原子を含まな
い反応ガスを放電により解離し、この放電により生成し
た活性種を上記容器内に導入して、上記被処理基体の表
面層をエツチングすることを特徴とするドライエツチン
グ方法。
ング方法。
(3)前記反応ガスとして、NF3或いはSF6を用い
たことを特徴とする特許請求の範囲第1項記載のドライ
エツチング方法。
(4)前記反応ガスを、N2或いは希ガスで希釈したこ
とを特徴とする特許請求の範囲第1項又は第3項記載の
ドライエツチング方法。
(5)前記被処理基体として単結晶シリコン基板を用い
たことを特徴とする特許請求の範囲第1項記裁のドライ
エツチング方法。
(6)下地基板上に有機レジスト及び無機レジストから
なる多層レジスト構造が形成され且つこの多層レジスト
構造がバターニングされた被処理基体を真空容器内に収
容し、この容器とは分離された領域で弗素原子を含み且
つ炭素原子を含まない反応ガスを放電により励起し、こ
の放電により生成した活性種を上記容器内に導入して、
上記多層レジスト構造の無機レジストをエツチングする
ことを特徴とするドライエツチング方法。
(7)前記反応ガスとして、NF3或いはSF6を用い
たことを特徴とする特許請求の範囲第6項記載のドライ
エツチング方法。
(8)前記反応ガスを、N2或いは希ガスで希釈したこ
とを特徴とする特許請求の範囲第6項又は第7項記載の
ドライエツチング方法。
(9) 前記無機レジストとしてスピンオングラス或
いはシリコン含有レジストを用いたことを特徴とする特
許請求の範囲第6項記載のドライエツチング方法。FIG. 1 is a schematic configuration diagram showing a dry etching apparatus used in a method according to an embodiment of the present invention, FIGS. 2 and 3 are schematic diagrams for explaining the present invention in detail, and FIG. FIG. 5 is a cross-sectional view for explaining one embodiment and shows the groove surface cleaning process, and FIG. 5 is a cross-sectional view for explaining another example, showing the SOG etching process of a multilayer resist structure. . 11... Vacuum container, 12... Substrate to be processed, 13...
・Sample stand, '14.19...Gas inlet, 15...
Discharge tube, 16... Microwave NN, 17... Waveguide, 18... Gas exhaust port, 41.51... Single crystal 81
Substrate, 42... Mask, 43... Groove, 54... Lower layer resist, 55... SOG. Applicant's agent Patent attorney Takehiko Suzue No. 1117 Figure 2 Figure 3 Figure 4 Procedural amendments October 24, 1985 Commissioner of the Patent Office Kuro 1) Akio Tono 1, Indication of Case Patent Application 151587, 1988 No. 2, Name of the invention Dry etching method 3, Relationship with the person making the amendment Patent applicant (307) Toshiba Corporation 4, Agent 3-7-2 Kasumigaseki, Chiyoda-ku, Tokyo UBE Building 1
00 Telephone 03 (502) 3181 (main representative)
(1) Correct the statement of the scope of claims as shown in the attached sheet. (2) From line 15 on page 6 of the specification to line 16 on the same page, the phrase "substrate to be processed" is corrected to read "substrate to be processed with rRIE damage." (3) On page 9, line 15 of the specification, the phrase ``It has become a thing.'' has been corrected to ``It has become a thing.'' (1) The substrate subjected to ion bombardment by reactive ion etching is housed in a vacuum container, and the reaction gas containing fluorine atoms but not carbon atoms is dissociated by electric discharge in a region separated from the second container. A dry etching method characterized in that the surface layer of the substrate to be processed is etched by introducing active species generated by the discharge into the container. method. (3) The dry etching method according to claim 1, wherein NF3 or SF6 is used as the reaction gas. (4) The dry etching method according to claim 1 or 3, wherein the reaction gas is diluted with N2 or a rare gas. (5) The dry etching method as set forth in claim 1, wherein a single crystal silicon substrate is used as the substrate to be processed. (6) A substrate to be processed in which a multilayer resist structure consisting of an organic resist and an inorganic resist is formed on a base substrate and this multilayer resist structure is patterned is housed in a vacuum container, and a region separated from the container is A reactive gas containing fluorine atoms but not containing carbon atoms is excited by electric discharge, and active species generated by this electric discharge are introduced into the container,
A dry etching method characterized by etching an inorganic resist having the above multilayer resist structure. (7) The dry etching method according to claim 6, characterized in that NF3 or SF6 is used as the reaction gas. (8) The dry etching method according to claim 6 or 7, wherein the reaction gas is diluted with N2 or a rare gas. (9) The dry etching method according to claim 6, wherein a spin-on glass or silicon-containing resist is used as the inorganic resist.
Claims (8)
処理基体を真空容器内に収容し、この容器とは分離され
た領域で弗素原子を含み且つ炭素原子を含まない反応ガ
スを放電により解離し、この放電により生成した活性種
を上記容器内に導入して、上記被処理基体の表面層をエ
ッチングすることを特徴とするドライエッチング方法。(1) A substrate to be processed with grooves formed by reactive ion etching is housed in a vacuum container, and a reactive gas containing fluorine atoms but not containing carbon atoms is dissociated by electric discharge in a region separated from the container. . A dry etching method, characterized in that active species generated by this discharge are introduced into the container to etch the surface layer of the substrate to be processed.
用いたことを特徴とする特許請求の範囲第1項記載のド
ライエッチング方法。(2) The dry etching method according to claim 1, wherein NF_3 or SF_6 is used as the reaction gas.
ことを特徴とする特許請求の範囲第1項又は第2項記載
のドライエッチング方法。(3) The dry etching method according to claim 1 or 2, wherein the reaction gas is diluted with N_2 or a rare gas.
たことを特徴とする特許請求の範囲第1項記載のドライ
エッチング方法。(4) The dry etching method according to claim 1, wherein a single crystal silicon substrate is used as the substrate to be processed.
なる多層レジスト構造が形成され且つこの多層レジスト
構造がパターニングされた被処理基体を真空容器内に収
容し、この容器とは分離された領域で弗素原子を含み且
つ炭素原子を含まない反応ガスを放電により励起し、こ
の放電により生成した活性種を上記容器内に導入して、
上記多層レジスト構造の無機レジストをエッチングする
ことを特徴とするドライエッチング方法。(5) A substrate to be processed in which a multilayer resist structure consisting of an organic resist and an inorganic resist is formed on a base substrate and patterned with this multilayer resist structure is housed in a vacuum container, and a region separated from the container is exposed to fluorine. A reactive gas containing atoms but not containing carbon atoms is excited by electric discharge, and active species generated by this electric discharge are introduced into the container,
A dry etching method characterized by etching an inorganic resist having the above multilayer resist structure.
用いたことを特徴とする特許請求の範囲第5項記載のド
ライエッチング方法。(6) The dry etching method according to claim 5, wherein NF_3 or SF_6 is used as the reaction gas.
ことを特徴とする特許請求の範囲第5項又は第6項記載
のドライエッチング方法。(7) The dry etching method according to claim 5 or 6, wherein the reaction gas is diluted with N_2 or a rare gas.
シリコン含有レジストを用いたことを特徴とする特許請
求の範囲第5項記載のドライエッチング方法。(8) The dry etching method according to claim 5, wherein a spin-on glass or silicon-containing resist is used as the inorganic resist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61151587A JP2654003B2 (en) | 1986-06-30 | 1986-06-30 | Dry etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61151587A JP2654003B2 (en) | 1986-06-30 | 1986-06-30 | Dry etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS639121A true JPS639121A (en) | 1988-01-14 |
JP2654003B2 JP2654003B2 (en) | 1997-09-17 |
Family
ID=15521775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61151587A Expired - Fee Related JP2654003B2 (en) | 1986-06-30 | 1986-06-30 | Dry etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2654003B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02148864A (en) * | 1988-11-30 | 1990-06-07 | Sony Corp | Manufacture of semiconductor device |
JPH04148535A (en) * | 1990-10-12 | 1992-05-21 | Mitsubishi Electric Corp | Formation method of fine pattern |
US5952245A (en) * | 1989-02-27 | 1999-09-14 | Hitachi, Ltd. | Method for processing samples |
JP2002100624A (en) * | 2000-04-21 | 2002-04-05 | Applied Materials Inc | Dilute remote plasma clean |
US6989228B2 (en) | 1989-02-27 | 2006-01-24 | Hitachi, Ltd | Method and apparatus for processing samples |
JP2015076459A (en) * | 2013-10-08 | 2015-04-20 | 株式会社日立ハイテクノロジーズ | Dry etching method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018046185A (en) * | 2016-09-15 | 2018-03-22 | 東京エレクトロン株式会社 | Method for etching silicon oxide and silicon nitride mutually and selectively |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5923875A (en) * | 1982-07-30 | 1984-02-07 | Sony Corp | Dry etching method |
JPS6114726A (en) * | 1984-06-29 | 1986-01-22 | Fujitsu Ltd | Treatment of semiconductor substrate |
-
1986
- 1986-06-30 JP JP61151587A patent/JP2654003B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5923875A (en) * | 1982-07-30 | 1984-02-07 | Sony Corp | Dry etching method |
JPS6114726A (en) * | 1984-06-29 | 1986-01-22 | Fujitsu Ltd | Treatment of semiconductor substrate |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02148864A (en) * | 1988-11-30 | 1990-06-07 | Sony Corp | Manufacture of semiconductor device |
US5952245A (en) * | 1989-02-27 | 1999-09-14 | Hitachi, Ltd. | Method for processing samples |
US6989228B2 (en) | 1989-02-27 | 2006-01-24 | Hitachi, Ltd | Method and apparatus for processing samples |
US7132293B2 (en) | 1989-02-27 | 2006-11-07 | Hitachi, Ltd. | Method and apparatus for processing samples |
JPH04148535A (en) * | 1990-10-12 | 1992-05-21 | Mitsubishi Electric Corp | Formation method of fine pattern |
JP2002100624A (en) * | 2000-04-21 | 2002-04-05 | Applied Materials Inc | Dilute remote plasma clean |
JP2015076459A (en) * | 2013-10-08 | 2015-04-20 | 株式会社日立ハイテクノロジーズ | Dry etching method |
US11018014B2 (en) | 2013-10-08 | 2021-05-25 | Hitachi High-Tech Corporation | Dry etching method |
Also Published As
Publication number | Publication date |
---|---|
JP2654003B2 (en) | 1997-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5424848B2 (en) | Semiconductor substrate surface treatment apparatus and method | |
USRE40007E1 (en) | In-situ strip process for polysilicon etching in deep sub-micron technology | |
JP3607061B2 (en) | Manufacturing method of semiconductor device | |
JPS639121A (en) | Dry etching | |
US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
JPS63117423A (en) | Method of etching silicon dioxide | |
JP4242158B2 (en) | Method for wet etching a material containing silicon and nitrogen | |
US6887793B2 (en) | Method for plasma etching a wafer after backside grinding | |
JPH10308447A (en) | Manufacture of semiconductor device | |
US7055532B2 (en) | Method to remove fluorine residue from bond pads | |
US20060108324A1 (en) | Process for removing a residue from a metal structure on a semiconductor substrate | |
JP3407410B2 (en) | Chemical dry etching method | |
JPH02222145A (en) | Cleaning method of semiconductor | |
KR930011114B1 (en) | Surface cleaning method of semiconductor substrate | |
KR100264237B1 (en) | Method of forming hole | |
KR100252759B1 (en) | Method for forming semiconductor device | |
KR100657136B1 (en) | An effective tungsten strip method by using multi-step chemical treatment | |
JPH01107545A (en) | Etching method for thin silicon film | |
JPH0451520A (en) | Manufacture of semiconductor device | |
KR100332647B1 (en) | Method of forming a contact hole in a semiconductor device | |
JPS61222227A (en) | Method of treating surface of semiconductor substrate | |
JPH02165656A (en) | Manufacture of semiconductor device | |
JP3780220B2 (en) | Substrate processing method and substrate processing apparatus | |
KR100244924B1 (en) | Method for manufacturing capacitor in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |