KR100244924B1 - Method for manufacturing capacitor in semiconductor device - Google Patents
Method for manufacturing capacitor in semiconductor device Download PDFInfo
- Publication number
- KR100244924B1 KR100244924B1 KR1019970012749A KR19970012749A KR100244924B1 KR 100244924 B1 KR100244924 B1 KR 100244924B1 KR 1019970012749 A KR1019970012749 A KR 1019970012749A KR 19970012749 A KR19970012749 A KR 19970012749A KR 100244924 B1 KR100244924 B1 KR 100244924B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- lower electrode
- film
- semiconductor device
- capacitor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Abstract
본 발명은 하부전극을 세정할 때 하부전극 상에 형성된 제1산화막을 유전막으로 이용하는 반도체장치의 커패시터 제조방법에 관한 것이다.The present invention relates to a capacitor manufacturing method of a semiconductor device using a first oxide film formed on a lower electrode as a dielectric film when cleaning the lower electrode.
본 발명은, 하부전극이 형성된 반도체기판 상에 유전막을 형성하는 것을 구비하는 반도체장치의 커패시터 제조방법에 있어서, 상기 하부전극 상에 잔류하는 파티클 등의 오염원을 세정액으로 세정하는 동시에 상기 하부전극 상에 상기 세정액에 의한 유전막의 제1산화막을 형성하는 단계, 상기 제1산화막을 소정두께 식각하는 단계 및 상기 제1산화막 상에 질화막을 적층하는 단계를 포함하여 이루어지는 것을 특징으로 한다.The present invention provides a capacitor manufacturing method of a semiconductor device comprising forming a dielectric film on a semiconductor substrate on which a lower electrode is formed, wherein a contaminant such as particles remaining on the lower electrode is cleaned with a cleaning solution and on the lower electrode. And forming a first oxide film of the dielectric film by the cleaning solution, etching the first oxide film by a predetermined thickness, and stacking a nitride film on the first oxide film.
따라서, 세정공정시 형성된 제1산화막을 유전막으로 이용함으로써 파티클 등과 같은 오염원으로 인한 불량을 방지하여 제품의 신뢰도가 향상되는 효과가 있다.Therefore, by using the first oxide film formed during the cleaning process as the dielectric film, it is possible to prevent defects caused by contamination sources such as particles, thereby improving reliability of the product.
Description
본 발명은 반도체장치의 커패시터 제조방법에 관한 것으로서, 보다 상세하게는 하부전극을 세정할 때 하부전극 상에 형성된 제1산화막을 유전막으로 이용하는 반도체장치의 커패시터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device using a first oxide film formed on a lower electrode as a dielectric film when cleaning a lower electrode.
일반적으로, 반도체장치의 구성요소중 커패시터(Capacitor)는 각각의 정보에 대한 전하를 축적하는 기억소자로 이용된다.In general, a capacitor among components of a semiconductor device is used as a memory device for accumulating charge for each information.
상기 커패시터는 기본적으로 두 전극 사이에 유전막이 형성된 구조로서, 기존에는 주로 산화막을 유전막으로 이용하였으나, 이에 비해 최근에는 높은 유전율을 갖는 제1산화막-질화막-제2산화막의 구조로 이루어지는 유전막을 많이 이용한다.The capacitor is basically a structure in which a dielectric film is formed between two electrodes. In the past, an oxide film is mainly used as a dielectric film, but recently, a dielectric film including a structure of a first oxide film, a nitride film, and a second oxide film having a high dielectric constant is used. .
상기 제1산화막-질화막-제2산화막 구조의 유전막으로 이루어지는 종래의 커패시터의 제조를 살펴보면, 먼저 반도체 기판 상에 하부전극을 적층시킨다. 여기서 상기 하부전극은 통상적으로 폴리실리콘막(Polysilicon Film)을 이용한다.Looking at the manufacture of a conventional capacitor consisting of a dielectric film having the first oxide film-nitride film-second oxide film structure, first, a lower electrode is laminated on a semiconductor substrate. In this case, the lower electrode typically uses a polysilicon film.
그리고 유전막의 적층에 앞서 기 적층된 하부전극 상에 잔류하는 파티클 등과 같은 오염원을 제거하는 세정공정을 수행한다. 여기서 상기 세정공정은 암모니아수와 수소수의 혼합용액을 이용하는 것이 일반적이고, 이러한 상기 혼합용액을 이용한 상기 세정공정에서 반도체 기판의 표면은 과산화 수소수에 의해서 산화되고, 상기 산화에 의해서 형성된 산화막은 암모니아에 의해서 반복적으로 식각된다.In addition, a cleaning process is performed to remove contaminants such as particles remaining on the stacked lower electrodes prior to the deposition of the dielectric film. In this cleaning process, a mixed solution of ammonia water and hydrogen water is generally used. In the cleaning process using the mixed solution, the surface of the semiconductor substrate is oxidized with hydrogen peroxide water, and the oxide film formed by the oxidation is ammonia. Is repeatedly etched.
따라서, 이러한 상기 세정공정시 하부전극 상에는 상기 혼합용액의 과산화 수소수에 의해 항상 산화막이 형성되고, 상기 산화막을 완전히 제거하기 위하여 세정공정 후, 연속적으로 식각공정을 수행한다.Therefore, in the cleaning process, an oxide film is always formed on the lower electrode by the hydrogen peroxide solution of the mixed solution, and the etching process is continuously performed after the cleaning process to completely remove the oxide film.
여기서 상기 산화막을 완전히 제거하기 위한 종래의 식각공정은 일반적으로 불화수소에 탈이온수를 100 : 1 내지 500 : 1 정도의 비율로 희석시킨 식각액을 이용하여 상기 산화막을 완전히 제거시켰다. 그리고 상기 식각공정이 완료된 후, 상기 하부전극 상에 유전막을 적층시키기 위하여 반도체 기판의 이송을 수행하였다.In the conventional etching process for completely removing the oxide film, the oxide film is completely removed using an etching solution in which deionized water is diluted in hydrogen fluoride at a ratio of about 100: 1 to 500: 1. After the etching process is completed, the transfer of the semiconductor substrate is performed to deposit a dielectric film on the lower electrode.
상기 이송수행시 하부전극은 공기중에 노출되어 상기 하부전극 상에는 자연산화막 즉, 제1산화막이 형성되고, 이렇게 형성된 상기 자연산화막을 제1산화막-질화막-제2산화막의 구조로 이루어지는 유전막으로 이용하였다. 상기, 제1산화막은 이송수행시 공기중에 노출되어 형성되는 산화막으로서 그 표면에는 파티클 또는 청정실 내의 유기오염, 미세 금속오염 등과 같은 오염원 등이 많이 잔류하게 된다.During the transfer, the lower electrode was exposed to air so that a natural oxide film, that is, a first oxide film was formed on the lower electrode, and the natural oxide film thus formed was used as a dielectric film having a structure of first oxide film-nitride film-second oxide film. The first oxide film is an oxide film that is formed by being exposed to the air during the transfer, and a lot of pollutants such as organic pollution, fine metal pollution, etc. in particles or clean rooms remain on the surface thereof.
그리고 공기중에 노출되어 형성된 상기 제1산화막 상에 질화막을 적층시킨 후, 열산화법을 이용하여 기 적층된 상기 질화막 상에 다시 제2산화막을 적층시킴으로써, 제1산화막-질화막-제2산화막의 구조로 이루어지는 유전막을 형성시키는 것이다.After stacking a nitride film on the first oxide film exposed to air and then stacking a second oxide film on the nitride film previously laminated by thermal oxidation, the structure of the first oxide film-nitride film-second oxide film is obtained. It is to form a dielectric film.
이러한 상기 유전막은 하부전극 상의 제1산화막을 자연산화막으로 이용하였기 때문에 제1산화막 상에 잔류하는 파티클 등과 같은 오염원으로 인하여 그 상부에 적층되는 질화막의 균일한 적층이 힘들었다.Since the dielectric layer uses the first oxide layer on the lower electrode as a natural oxide layer, it is difficult to uniformly stack the nitride layer stacked thereon due to contamination sources such as particles remaining on the first oxide layer.
또한 유전막의 불균일한 적층으로 인해 커패시터의 정전용량의 저하를 초래하였다.In addition, the non-uniform stacking of dielectric films resulted in a lower capacitance of the capacitor.
따라서 종래의 커패시터의 제조에서는 제1산화막-질화막-제2산화막으로 이루어지는 유전막에서 하부전극 상에 형성되는 제1산화막을 자연산화막으로 이용함으로 인하여 제품의 신뢰도가 저하되는 문제점이 있었다.Therefore, in the manufacture of the conventional capacitor, there is a problem in that the reliability of the product is lowered by using the first oxide film formed on the lower electrode as the natural oxide film in the dielectric film composed of the first oxide film-nitride film-second oxide film.
본 발명의 목적은, 세정공정시 형성되는 산화막을 제1산화막-질화막-제2산화막으로 이루어지는 유전막의 제1산화막으로 이용함으로써 제품의 신뢰도를 향상시키기 위한 반도체장치의 커패시터 제조방법을 제공하는데 있다.An object of the present invention is to provide a method of manufacturing a capacitor of a semiconductor device for improving the reliability of a product by using the oxide film formed during the cleaning process as the first oxide film of the dielectric film composed of the first oxide film-nitride film-second oxide film.
제1도는 일반적인 반도체장치의 커패시터를 나타내는 도면이다.1 is a view showing a capacitor of a general semiconductor device.
제2도는 본 발명에 따른 반도체장치의 커패시터 제조방법의 실시예를 나타내는 공정도이다.2 is a process diagram showing an embodiment of a method of manufacturing a capacitor of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 반도체 기판 12 : 하부전극10
14 : 유전막 16 : 상부전극14
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 커패시터 제조 방법은, 하부전극이 형성된 반도체기판 상에 유전막을 형성하는 것을 구비하는 반도체장치의 커패시터 제조방법에 있어서, (1) 상기 하부전극 상에 잔류하는 파티클 등의 오염원을 세정액으로 세정하는 동시에 상기 하부전극 상에 상기 세정액에 의한 유전막의 제1산화막을 형성하는 단계, (2) 상기 (1)의 제1산화막을 소정두께 식각하는 단계, 및 (3) 상기 (2)의 제1산화막 상에 질화막을 적층하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In the capacitor manufacturing method of the semiconductor device according to the present invention for achieving the above object, in the method of manufacturing a capacitor of a semiconductor device comprising forming a dielectric film on a semiconductor substrate on which the lower electrode is formed, (1) on the lower electrode Washing the contaminant such as the remaining particles with a cleaning liquid and simultaneously forming a first oxide film of the dielectric film by the cleaning liquid on the lower electrode, (2) etching the first oxide film of (1) by a predetermined thickness, and (3) a step of laminating a nitride film on the first oxide film of (2).
상기 (2)의 질화막 상에 열산화법을 이용한 공정수행으로 상기 유전막의 제2산화막을 형성하는 단계가 더 수행될 수 있다.A step of forming a second oxide film of the dielectric film may be further performed by performing a process using a thermal oxidation method on the nitride film of (2).
그리고, 상기 (2)의 수행은 에틸렌 글리콜에 불화수소를 희석시킨 식각액을 이용할 수 있고, 상기 식각액은 에틸렌 글리콜 : 불화수소를 100 : 0.1 내지 20 정도로 희석시킬 수 있다.In addition, in the step (2), an etchant obtained by diluting hydrogen fluoride in ethylene glycol may be used, and the etchant may dilute ethylene glycol: hydrogen fluoride to about 100: 0.1 to 20.
상기 (2)의 수행은 탈이온수에 플루오로 붕산을 소정의 비율로 희석시킨 식각액을 이용할 수 있고, 상기 식각액은 탈이온수 : 플루오로 붕산을 100 : 0.1 내지 20 정도로 희석시킬 수 있다.In performing (2), an etchant obtained by diluting fluoroboric acid in a predetermined ratio in deionized water may be used, and the etchant may dilute deionized water: fluoroboric acid at about 100: 0.1 to 20.
또한, 상기 (2)의 수행은 이소프로필 알코올에 불화수소를 소정의 비율로 희석시킨 식각액을 이용할 수 있고, 상기 식각액은 이소프로필 알코올 : 불화수소를 100 : 0.1 내지 20 정도로 희석시킬 수 있다.In addition, in the step (2), an etching solution in which hydrogen fluoride is diluted in a predetermined ratio with isopropyl alcohol may be used, and the etching solution may be diluted with isopropyl alcohol: hydrogen fluoride to about 100: 0.1 to 20.
그리고, 상기 (2)의 식각시 상기 하부전극 상에는 상기 제1산화막의 두께가 3Å 내지 7Å 정도로 잔류하도록 공정을 수행할 수 있고, 상기 (2)의 식각시 제거되는 상기 제1산화막은 분당 5Å 두께 이하의 제거속도로 제거될 수 있다.In addition, the process may be performed such that the thickness of the first oxide film remains on the lower electrode in the amount of 3 Å to 7 Å on the lower electrode during the etching of (2), and the first oxide film removed during the etch of (2) has a thickness of 5 당 per minute. Can be removed at the following removal rate.
제1도는 일반적인 반도체 장치의 커패시터를 나타내는 단면도이고, 제2도는 본 발명에 따른 반도체장치의 커패시터 제조방법의 실시예를 나타내는 공정도이다.1 is a cross-sectional view showing a capacitor of a general semiconductor device, and FIG. 2 is a process chart showing an embodiment of a capacitor manufacturing method of a semiconductor device according to the present invention.
제1도 및 제2도를 참조하면, 하부전극(12) 상에 제1산화막-질화막-제2산화막의 구조로 이루어지는 유전막(14)을 형성시키기 위하여 먼저, 하부전극(12) 상에 파티클 등의 오염원을 세정액을 이용하여 세정하여 하부전극 상에 유전막의 제1산화막을 형성하는 S2단계, 상기 세정시 형성된 제1산화막이 소정의 두께로 상기 하부전극(12) 상에 잔류하도록 식각시키는 S4단계 및 상기 하부전극(12) 상에 잔류하는 제1산화막 상에 질화막 및 제2산화막을 순차적으로 적층시켜 유전막(14)을 형성시키는 S6단계로 이루어진다.Referring to FIGS. 1 and 2, in order to form the dielectric film 14 having the structure of the first oxide film-nitride film-second oxide film on the
전술한 본 발명의 구체적인 실시예의 작용 및 효과에 대하여 상세히 설명한다.The operation and effects of the specific embodiments of the present invention described above will be described in detail.
먼저, 반도체 기판(10) 상에 하부전극(12)을 적층시킨다. 본 발명에서의 상기 하부전극(12)은 폴리실리콘을 이용한다.First, the
이어서 하부전극(12) 상에 잔류하는 파티클 등을 제거하기 위한 전처리공정 즉, 세정액을 이용하여 파티클을 세정하는 세정공정을 수행한다.Subsequently, a pretreatment process for removing particles, etc. remaining on the
이러한 상기 세정시 상기 하부전극(12) 상에는 제1산화막이 형성되고, 본 발명은 상기 제1산화막이 상기 하부전극(12) 상에 소정의 두께로 잔류하도록 제거시키는 식각공정을 수행한다.During the cleaning, a first oxide film is formed on the
본 발명에서 상기 식각공정은 에틸렌 글리콜(Ethylene Glycol)에 불화수소(HF)를 소정의 비율로 희석시킨 식각액, 탈이온수에 플루오로 붕산(HBF4)을 소정의 비율로 희석시킨 식각액 또는 이소프로필 알코올(Isopropyl Alcolol)에 불화수소를 소정의 비율로 희석시킨 식각액 등을 사용할 수 있고, 실시예에서는 에틸렌 글리콜에 불화수소를 소정의 비율로 희석시킨 식각액을 사용한다.In the present invention, the etching process is an etching solution in which hydrogen fluoride (HF) is diluted in a predetermined ratio in ethylene glycol (Ethylene Glycol), an etching solution or isopropyl alcohol in which fluoroboric acid (HBF 4 ) is diluted in deionized water in a predetermined ratio. An etching solution in which hydrogen fluoride is diluted in a predetermined ratio may be used in (Isopropyl Alcolol), and in the embodiment, an etching solution in which hydrogen fluoride is diluted in a predetermined ratio is used.
본 발명에서의 상기 식각액은 에틸렌 글리콜과 불화수소를 100 : 0.1 내지 20 정도로 희석시켜 이용할 수 있고, 실시예에서는 상기 식각액을 100 : 1 로 희석시켜 사용한다.The etchant in the present invention may be used by diluting ethylene glycol and hydrogen fluoride to about 100: 0.1 to 20, and in the embodiment is used by diluting the etchant to 100: 1.
이러한 식각공정은 상기 식각액을 이용하기 때문에 상기 제1산화막의 제거시 상기 하부전극(10) 상에 상기 제1산화막이 소정의 두께로 잔류하도록 용이하게 조절하면서 공정을 수행할 수 있다.Since the etching process uses the etchant, the process may be performed by easily adjusting the first oxide layer to a predetermined thickness on the
본 발명에서는 상기 제1산화막의 제거속도를 분당 5Å 이하로 조절하고, 상기 하부전극 상에는 3Å 내지 7Å 정도 두께의 제1산화막이 잔류하도록 공정을 수행한다.In the present invention, the removal rate of the first oxide film is adjusted to 5 kW or less per minute, and the process is performed such that the first oxide film having a thickness of about 3 kW to 7 kW remains on the lower electrode.
그리고 실시예에서는 식각공정시 5Å 정도 두께의 제1산화막이 잔류하도록 공정을 수행한다.In the embodiment, the etching process is performed such that the first oxide layer having a thickness of about 5 Å remains.
여기서 100 : 1의 비율로 희석시킨 상기 식각액을 이용한 제1산화막의 제거속도는 분당 1.5Å 정도로써, 본 발명의 실시예에서는 상기 세정공정시 사부전극(12) 상에 10Å 정도 두께의 제1산화막이 적층되기 때문에 상기 식각공정을 3분 내외로 수행하여 상기 하부전극(12) 상에 5Å 정도 두께의 제1산화막이 잔류하도록 한다.Here, the removal rate of the first oxide film using the etching solution diluted at a ratio of 100: 1 is about 1.5 Pa / min. Since the lamination process is performed in about 3 minutes, the first oxide film having a thickness of about 5 Å remains on the
그리고 상기 식각액의 희석비율에 따라 상기 식각공정의 수행소요시간이 달라진다는 것은 본 발명의 당업자라면 충분히 이해할 수 있다.And it will be understood by those skilled in the art that the time required for performing the etching process varies according to the dilution ratio of the etching solution.
계속해서 상기 식각공정이 완료되면 유전막을 형성시키기 위하여 반도체 기판의 이송을 수행한다.Subsequently, when the etching process is completed, the semiconductor substrate is transferred to form a dielectric film.
본 발명에서는 하부전극(12) 상에 5Å 정도 두께의 제1산화막이 적층되어 있는 상태로 이송을 수행하는 것으로써, 상기 제1산화막이 공기중에 노출된다.In the present invention, the first oxide film is exposed to the air by transferring the first oxide film having a thickness of about 5 상 에 on the
여기서 공기중에 노출되는 상기 제1산화막은 친수성을 띠기 때문에 공기에 노출되어 접촉이 일어나더라도 파티클과 같은 오염원이 쉽게 흡착되지 않는다.Here, since the first oxide film exposed to air is hydrophilic, contaminants such as particles are not easily adsorbed even when exposed to air and contact occurs.
즉, 상기 친수성을 띠는 제1산화막이 보호적 기능을 하기 때문이다.That is, the hydrophilic first oxide film has a protective function.
상기 제1산화막 상에 파티클 등의 오염원이 쉽게 흡착되지 않는 상태를 이용하여 반도체 기판의 이송완료후, 상기 제1산화막을 유전막으로 이용하여 상기 제1산화막 상에 질화막을 적층시키고, 상기 질화막 상에 열 산화법을 이용한 공정수행으로 제2산화막을 적층함으로써 제1산화막-질화막-제2산화막의 구조로 이루어지는 유전막(14)을 형성한다.After completion of the transfer of the semiconductor substrate using a state in which contamination sources such as particles are not easily adsorbed on the first oxide film, a nitride film is laminated on the first oxide film by using the first oxide film as a dielectric film, and on the nitride film. The dielectric film 14 having the structure of the first oxide film-nitride film-second oxide film is formed by laminating a second oxide film by performing a process using a thermal oxidation method.
본 발명은 제1산화막-질화막-제2산화막의 구조로 이루어지는 유전막(14)에서 세정공정시 형성된 제1산화막을 이용함으로써 파티클 등과 같은 오염원이 제1산화막에 잔류하는 것을 방지할 수 있다.According to the present invention, by using the first oxide film formed during the cleaning process in the dielectric film 14 having the structure of the first oxide film-nitride film-second oxide film, it is possible to prevent the source of contamination such as particles from remaining in the first oxide film.
이로 인해 상기 제1산화막 상에 적층되는 질화막의 균일도를 향상시킬 수 있고, 또한 커패시터의 정전용량을 극대화시킬 수 있다.As a result, the uniformity of the nitride film stacked on the first oxide film can be improved, and the capacitance of the capacitor can be maximized.
따라서, 본 발명에 의하면 세정공정시 형성된 제1산화막을 유전막으로 이용함으로써 파티클 등과 같은 오염원으로 인한 불량을 방지하여 제품의 신뢰도가 향상되는 효과가 있다.Therefore, according to the present invention, by using the first oxide film formed during the cleaning process as the dielectric film, it is possible to prevent defects caused by contamination sources such as particles, thereby improving reliability of the product.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970012749A KR100244924B1 (en) | 1997-04-07 | 1997-04-07 | Method for manufacturing capacitor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970012749A KR100244924B1 (en) | 1997-04-07 | 1997-04-07 | Method for manufacturing capacitor in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980076181A KR19980076181A (en) | 1998-11-16 |
| KR100244924B1 true KR100244924B1 (en) | 2000-02-15 |
Family
ID=19502117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970012749A KR100244924B1 (en) | 1997-04-07 | 1997-04-07 | Method for manufacturing capacitor in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100244924B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251637A (en) * | 1992-03-05 | 1993-09-28 | Oki Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
-
1997
- 1997-04-07 KR KR1019970012749A patent/KR100244924B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251637A (en) * | 1992-03-05 | 1993-09-28 | Oki Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980076181A (en) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581268B2 (en) | Semiconductor substrate processing method | |
| US6399504B1 (en) | Methods and etchants for etching oxides of silicon with low selectivity | |
| JP3679216B2 (en) | Semiconductor substrate cleaning liquid and cleaning method using the same | |
| JP2000315670A (en) | Cleaning method of semiconductor substrate | |
| JP4010819B2 (en) | Manufacturing method of semiconductor device | |
| KR900004055B1 (en) | Method for stripping a photoresist | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| US20020106898A1 (en) | Methods for removing silicon-oxy-nitride layer and wafer surface cleaning | |
| KR100505175B1 (en) | Ruthenium silicide processing methods | |
| KR100244924B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR20070114845A (en) | Methods of etching oxide, reducing roughness, and forming capacitor constructions | |
| JP4054887B2 (en) | Ruthenium silicide wet etching method and etchant | |
| JP3185732B2 (en) | Substrate surface metal contamination removal method | |
| US6423646B1 (en) | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface | |
| JPS639121A (en) | Dry etching | |
| TW460965B (en) | Cleaning method and device for silicon substrate | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| US6183819B1 (en) | Method for processing a poly defect | |
| KR100196508B1 (en) | Method of cleaning polysilicon of semiconductor device | |
| JPH1050647A (en) | Cleaning soln. and cleaning method using the same | |
| KR940002738B1 (en) | Surface cleaning method of semiconductor substrate | |
| JP2003332465A (en) | Method of manufacturing semiconductor memory device | |
| KR20080039096A (en) | Method for cleaning of semiconductor device | |
| KR100219071B1 (en) | A cleaning method of semiconductor substrate | |
| CN105448652B (en) | The cleaning procedure of contact groove and the forming method of contact layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071101 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |