JPS6389901A - Control circuit for programmable controller - Google Patents

Control circuit for programmable controller

Info

Publication number
JPS6389901A
JPS6389901A JP23453786A JP23453786A JPS6389901A JP S6389901 A JPS6389901 A JP S6389901A JP 23453786 A JP23453786 A JP 23453786A JP 23453786 A JP23453786 A JP 23453786A JP S6389901 A JPS6389901 A JP S6389901A
Authority
JP
Japan
Prior art keywords
output
programmable controller
gate
monitoring device
plant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23453786A
Other languages
Japanese (ja)
Inventor
Kazuyuki Fuchigami
渕上 一行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23453786A priority Critical patent/JPS6389901A/en
Publication of JPS6389901A publication Critical patent/JPS6389901A/en
Pending legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

PURPOSE:To continue or stop an operation even at the time of abnormality by providing a logic circuit that detects abnormality of a programmable controller by an external equipment and outputs a signal to operate the plant/process to safety side. CONSTITUTION:A monitoring device 5 monitors output signals of a programmable controller (PC) 1, and detects abnormality of PC 1 from periodicity and regularity of the signals. A logic circuit 6 consists of an AND gate that makes the output of DFF 2 and the output of the unit 5 input, an inverter 8 that inverts the output of the unit 5 and an OR gate 9 that makes these output input. The unit 5 detects abnormality of PC 1 by periodicity and regularity of data and strobe signals, and blocks control signals from DFF 2 in the circuit 6. The signals of low level outputted from the unit 5 is inverted by the inverter 8 and becomes '1', and outputted to the plant/process 4 through the OR gate 9 as a signal that holds and controls it to safety side.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発°明はプラント制御装置としてプログラマブルコ
ントローラを用いて、プラント/プロセスを制御する場
合に、そのプログラマブルコントローラの異常時に、上
記プラント/プロセスを安全側に制御するプログラマブ
ルコントローラの制御回路に関する。
Detailed Description of the Invention [Industrial Field of Application] This invention provides a method for controlling a plant/process when a programmable controller is used as a plant control device, and when an abnormality occurs in the programmable controller. This invention relates to a control circuit for a programmable controller that controls safely.

〔従来の技術〕[Conventional technology]

第3図は、例えば「入出力制御とシステム構成」(オー
を社1発、行、昭和57年3月20日)に記載されてい
る従来のプログラマブルコントローラの出力方式を示す
ブロック図であシ、1は論理動作を行ない、計算機とし
て用いられたプログラマブルコントローラ(以下PCと
呼ぶ)、2はDフリップフロップである。なお、前記P
CIは制御指令に対応するデータをDフリップフロップ
2のデータ人力りに、またストローブパルδをDフリッ
プフロップ2のクロック人力Cに出力する。
Figure 3 is a block diagram showing the output method of a conventional programmable controller, as described in, for example, "Input/Output Control and System Configuration" (published by Ohsha, March 20, 1980). , 1 is a programmable controller (hereinafter referred to as PC) that performs logical operations and is used as a computer, and 2 is a D flip-flop. In addition, the above P
The CI outputs data corresponding to the control command to the data output of the D flip-flop 2, and outputs a strobe pulse δ to the clock output C of the D flip-flop 2.

第4図は上記PCI、Dフリ゛ツブフロップ2と外部シ
ステムの関係を示すもので、3は操作制御盤、4はプラ
ント/プロセスを示す。
FIG. 4 shows the relationship between the above-mentioned PCI, D-flip flop 2 and external systems, where 3 represents an operation control panel and 4 represents a plant/process.

次に動作について説明する。操作制御盤3からの信号は
、プラント/プロセス4からの信号と共に、PCIに入
力されてPCl内であらかじめプログラムされているロ
ジックに従ってDフリップフロップ2に出力される。D
フリップフロップ2では、二値の制御指令であるデータ
とス) o−プを遷移させる時刻により出力するデータ
の値を識別し、プラント/プロセス4に制御信号を発信
する。
Next, the operation will be explained. Signals from the operating control panel 3, together with signals from the plant/process 4, are input to the PCI and output to the D flip-flop 2 according to logic preprogrammed within the PCI. D
The flip-flop 2 identifies the value of the data to be output based on the data, which is a binary control command, and the time of transition of the step, and sends a control signal to the plant/process 4.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のPC制御回路においては以上のように構成されて
いるので、PCIそのものの異常を検出していないため
、PCI異常時のPCIからの誤出力を防ぐことができ
ず、従って、その場合、PCIからの誤出力によシ補機
や弁を誤動作させてプラント/プロセス4に影響を及ぼ
すので、運転員の手でPCIを切シ離した上で、プラン
ト/プロセス4の修復操作を行う必要があるなどの問題
点があった。
Since the conventional PC control circuit is configured as described above, it does not detect an abnormality in the PCI itself, so it is not possible to prevent erroneous output from the PCI in the event of a PCI abnormality. The incorrect output from the PCI will cause auxiliary equipment and valves to malfunction, affecting the plant/process 4, so it is necessary for the operator to manually disconnect the PCI before repairing the plant/process 4. There were some problems.

この発明は上記のような問題点を解消するためになされ
たもので、PCの異常時、これを検知するとともに、プ
ラント/プロセスが安全側に動作するようにして、この
プラント/プロセスに悪影響を及ぼすことなく、運転を
継続させることができるプログラマブルコントローラの
制御回路を得ることを目的とする。
This invention was made in order to solve the above-mentioned problems. It detects when a PC is abnormal, and allows the plant/process to operate in a safe manner, thereby preventing any adverse effects on the plant/process. The object of the present invention is to obtain a control circuit for a programmable controller that can continue operation without causing any adverse effects.

〔問題点を解決するための手段〕[Means for solving problems]

この発明にかかるプログラマブルコントローラの制御回
路は、PCの出力を監視して、このPC6異常を検知す
る監視装置を備え、異常時にはプラント/プロセスを安
全側に制御する信号をロジック回路から出力するように
構成したものである。
The control circuit of the programmable controller according to the present invention includes a monitoring device that monitors the output of the PC and detects an abnormality of the PC6, and outputs a signal from the logic circuit to safely control the plant/process when an abnormality occurs. It is composed of

〔作 用〕[For production]

この発明における監視装置は、PCの異常をと−のPC
の出力信号の周期性と規則性とから検知し、この異常検
知時に、ロジック回路によってDフリップフロップの出
力をブロックし、かつプラント/プロセスを安全側に動
作させる信号を、そのプラント/プロセスへ出力するよ
うに作用する。
The monitoring device in this invention detects abnormalities in a PC.
is detected from the periodicity and regularity of the output signal, and when this abnormality is detected, a logic circuit blocks the output of the D flip-flop and outputs a signal to the plant/process that causes the plant/process to operate on the safe side. It acts like this.

〔実施例〕〔Example〕

以下、この発明の一実施例を図についそ説明する。第1
図において、5は監視装置であシ、プログラマブルコン
トローラ1の出力信号を□監視し、この出力信号の周期
性と規則性とから、そのプログラマブルコントローラ1
の異常を検知する。6はロジック回路で、Dフリップフ
ロップ2の出力および監視装置5の出力を入力とするA
NDゲート7、監視装置5の出力を反転するインバータ
8、ANDゲート7の出力およびインバータ8の出力を
入″力と子るORゲート9とからなる。
An embodiment of the present invention will be briefly described below with reference to the drawings. 1st
In the figure, 5 is a monitoring device, which monitors the output signal of the programmable controller 1, and based on the periodicity and regularity of this output signal, the programmable controller 1
Detects abnormalities. 6 is a logic circuit which receives the output of the D flip-flop 2 and the output of the monitoring device 5;
It consists of an ND gate 7, an inverter 8 that inverts the output of the monitoring device 5, and an OR gate 9 whose inputs are the output of the AND gate 7 and the output of the inverter 8.

次に動作を説明する。Next, the operation will be explained.

PCIからの信号はDフリップフロップ2、および監視
装置5に出力されるが、この監視装置5ではデータとス
トローブ信号の周期性と規則性によってPClの異常(
故障)を検知し、PCI異常の場合にはDフリップフロ
ップ2からの制御信号を四シック回路6によってブロッ
クする。つまり、監視装置5は上記異常時にローレベル
の信号″01を出力し、ANDゲート7の出力を101
にして、プラント/プロセス4への出力をブロックする
。一方、監視装置5が出力するローレベルの信号は、イ
ンバー夕8で反転されて111となJ、ORゲート9を
介して、プラント/プロセス4にこれを安全側(異常発
生直前の状態に維持、弁開/閉)に保持制御する信号と
して出力する。  ”第2図は上記異常時に、プラント
/プロセス4をオフとする安全側(ポンプ停止)に保持
制御する例を示し、ここではロジック回路6がDフリッ
プフロップ2と監視装置5の各出力を入力とするAND
ゲート7のみから構成されている。これによれば、監視
装置5が上記異常を検知したとき、ローレベルの信号W
□Iを出力するので、ANDゲート7の出力もwolと
なシ、プラント/プロセス4の動作を停止させることに
なる。
The signal from the PCI is output to the D flip-flop 2 and the monitoring device 5, but the monitoring device 5 detects abnormalities in the PCI due to the periodicity and regularity of the data and strobe signals.
If the PCI is abnormal, the control signal from the D flip-flop 2 is blocked by the four-sic circuit 6. In other words, the monitoring device 5 outputs a low level signal "01" at the time of the above abnormality, and the output of the AND gate 7 is set to 101.
and block output to plant/process 4. On the other hand, the low level signal output by the monitoring device 5 is inverted by the inverter 8 and becomes 111, and sent to the plant/process 4 via the OR gate 9 on the safe side (maintaining the state immediately before the abnormality occurs). , valve open/close) as a control signal. 2 shows an example in which the plant/process 4 is turned off to keep the plant/process 4 on the safe side (pump stopped) in the event of the above abnormality. Here, the logic circuit 6 inputs each output of the D flip-flop 2 and the monitoring device 5. AND
It consists of only gate 7. According to this, when the monitoring device 5 detects the above abnormality, the low level signal W
Since □I is output, the output of the AND gate 7 is also wl, and the operation of the plant/process 4 is stopped.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、PCの異常を外部の
監視装置で検知できるようKL、、PCが異常の場合に
は、Dフリップフロップの出力をブロックするとともに
、プラント/プロセスを安全側に動作するような信号を
出力するロジック回路を設けるように構成したので、プ
ラント/プロセスに悪影響を及ぼすことなく、運転継続
を可能にしたシ、あるいは停止させたシすることができ
るものが得られる効果がある。
As described above, according to the present invention, when the PC is abnormal, the output of the D flip-flop is blocked and the plant/process is switched to the safe side. Since the structure is equipped with a logic circuit that outputs a signal to operate the plant/process, it is possible to continue operation or stop the operation without adversely affecting the plant/process. effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるプログラマブルコン
トローラの制御回路を示すブロック図、第2図は他の実
施例を示すブロック図、第3図は従来のプログラマブル
コントローラの制御回路を示すブロック図、第4図は第
3図の制御回路と外部システムとの全体構成を示すブロ
ック図である。 1はプログラマブルコントローラ(PC)、2はDフリ
ップフロップ、4はプラント/プロセス、5は監視装置
、6はロジック回路、7はANDゲート、8はインバー
タ、9はORゲート。 なお、図中、同一符号は同一、または相当部分を示す1
、 特許出願人  三菱電機株式会社 第1 図 第2図 ら
FIG. 1 is a block diagram showing a control circuit of a programmable controller according to an embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment, and FIG. 3 is a block diagram showing a control circuit of a conventional programmable controller. FIG. 4 is a block diagram showing the overall configuration of the control circuit of FIG. 3 and an external system. 1 is a programmable controller (PC), 2 is a D flip-flop, 4 is a plant/process, 5 is a monitoring device, 6 is a logic circuit, 7 is an AND gate, 8 is an inverter, and 9 is an OR gate. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
, Patent applicant Mitsubishi Electric Corporation Figure 1 Figure 2 et al.

Claims (3)

【特許請求の範囲】[Claims] (1)操作制御盤から操作指令を受けて論理動作を行な
うプログラマブルコントローラと、このプログラマブル
コントローラの演算結果に基づいて2値の制御指令をラ
ッチするDフリップフロップを設けたプログラマブルコ
ントローラの制御回路において、前記プログラマブルコ
ントローラからの出力信号を鑑視し、この出力信号の周
期性と規則性からそのプログラマブルコントローラの異
常を検知する監視装置と、この監視装置による異常検知
時に、前記Dフリップフロップの出力をブロックすると
ともに、プラント/プロセスを安全側に制御する信号を
出力するロジック回路とを設けたことを特徴とするプロ
グラマブルコントローラの制御回路。
(1) In a programmable controller control circuit that includes a programmable controller that performs logical operations upon receiving operation commands from an operation control panel, and a D flip-flop that latches binary control commands based on the calculation results of this programmable controller, a monitoring device that visually observes the output signal from the programmable controller and detects an abnormality in the programmable controller based on the periodicity and regularity of the output signal; and blocking the output of the D flip-flop when the monitoring device detects an abnormality. What is claimed is: 1. A control circuit for a programmable controller, comprising: a logic circuit for outputting a signal for safely controlling a plant/process;
(2)ロジック回路を、Dフリップフロップおよび監視
装置の各出力を入力とするANDゲートとしたことを特
徴とする特許請求の範囲第1項記載のプログラマブルコ
ントローラの制御回路。
(2) A control circuit for a programmable controller according to claim 1, wherein the logic circuit is an AND gate whose inputs are each output of a D flip-flop and a monitoring device.
(3)ロジック回路を、Dフリップフロップおよび監視
装置の各出力を入力とするANDゲートと、このAND
ゲートの出力と上記監視装置の出力を反転した出力とを
入力とするORゲートとから構したことを特徴とする特
許請求の範囲第1項記載のプログラマブルコントローラ
の制御回路。
(3) The logic circuit is an AND gate whose inputs are each output of the D flip-flop and the monitoring device, and this AND gate.
2. A control circuit for a programmable controller according to claim 1, comprising an OR gate whose inputs are an output of the gate and an output obtained by inverting the output of the monitoring device.
JP23453786A 1986-10-03 1986-10-03 Control circuit for programmable controller Pending JPS6389901A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23453786A JPS6389901A (en) 1986-10-03 1986-10-03 Control circuit for programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23453786A JPS6389901A (en) 1986-10-03 1986-10-03 Control circuit for programmable controller

Publications (1)

Publication Number Publication Date
JPS6389901A true JPS6389901A (en) 1988-04-20

Family

ID=16972579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23453786A Pending JPS6389901A (en) 1986-10-03 1986-10-03 Control circuit for programmable controller

Country Status (1)

Country Link
JP (1) JPS6389901A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310138A (en) * 2004-04-16 2005-11-04 Sick Ag Process control method and device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935202A (en) * 1982-07-23 1984-02-25 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Emergency operator for equipment system controlled with microcomputer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935202A (en) * 1982-07-23 1984-02-25 ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Emergency operator for equipment system controlled with microcomputer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310138A (en) * 2004-04-16 2005-11-04 Sick Ag Process control method and device

Similar Documents

Publication Publication Date Title
US3377623A (en) Process backup system
US5638510A (en) Multiplexed system with watch dog timers
JPS6389901A (en) Control circuit for programmable controller
AU2021360667A1 (en) Robot watchdog
JPH01246602A (en) Special function unit for programmable controller
JPS61138301A (en) Control circuit of programmable controller
JPH0395636A (en) Diagnostic system for fail-safe circuit
JPH037961B2 (en)
JPH0439707A (en) Emergency stop device for numerical controller
JPH0331065A (en) Fail safe circuit for electrically-driven power steering
JP2625549B2 (en) Controller control mechanism
JPS63269234A (en) System switching device
JPH01124035A (en) Output data control device
JP2543616B2 (en) Overvoltage protection device
JPH0251748A (en) Microcomputer
JPS62279430A (en) Information processor
JPH0624882Y2 (en) Fail-safe circuit
JPS63175901A (en) Digital status signal output device
JPH03142632A (en) Initial value deciding device
JPH0612294A (en) Monitor device
JPS5841536B2 (en) Dual operation method of system control device
JPH01307620A (en) Detecting circuit for abnormality of pulse encoder
JPH0536501U (en) Electronic device control device
JPS6324432A (en) Digital input output controller
JPH0335341A (en) Status signal detector