JPS6388927A - フレ−ム同期方式 - Google Patents
フレ−ム同期方式Info
- Publication number
- JPS6388927A JPS6388927A JP61234839A JP23483986A JPS6388927A JP S6388927 A JPS6388927 A JP S6388927A JP 61234839 A JP61234839 A JP 61234839A JP 23483986 A JP23483986 A JP 23483986A JP S6388927 A JPS6388927 A JP S6388927A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- control section
- ram
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000004793 poor memory Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はフレーム形式のデータをＤＭＡ （ダイレクト
メモリ アクセス）転送する際にフレーム間は生じる
データの無い「すき間」をなくしてフレーム同期をとる
フレーム同期方式に関する。
メモリ アクセス）転送する際にフレーム間は生じる
データの無い「すき間」をなくしてフレーム同期をとる
フレーム同期方式に関する。
従来の技術
第３図は従来のＤＭＡ転送方法によるフレーム形式デー
タの送出の様子を示している。メモリ上にフレーム長ｎ
バイト分のデータが各パターンごとに記憶されている場
合、パターンごとに読み出し送出をする。
タの送出の様子を示している。メモリ上にフレーム長ｎ
バイト分のデータが各パターンごとに記憶されている場
合、パターンごとに読み出し送出をする。
発明が解決しようとする問題点
しかしながら、上記従来の方法では、送出パターンの切
り換えの間にデータの無いアイドル状態が発生し、この
アイドル状態の存在によって、フレーム単位での複数パ
ターンの切シ換えによる連続送出は不可能であった。（
無理に送信をしても、受信側でフレームの同期がとれず
、ビットずれを生じてしまう。）従ってメモリ上に連続
して全てのデータを記憶させる必要があり、記憶をさせ
る作業量も多く、メモリーの使用効率も悪かった。
り換えの間にデータの無いアイドル状態が発生し、この
アイドル状態の存在によって、フレーム単位での複数パ
ターンの切シ換えによる連続送出は不可能であった。（
無理に送信をしても、受信側でフレームの同期がとれず
、ビットずれを生じてしまう。）従ってメモリ上に連続
して全てのデータを記憶させる必要があり、記憶をさせ
る作業量も多く、メモリーの使用効率も悪かった。
問題点を解決するための手段
本発明は上記問題点を解決するためにアイドル状態の部
分にフレーム長ｎバイ）ＸＮ（Ｎ：整数）の“０″を挿
入し、送出パターン切シ換え時の切れめをなくし、また
フレームの同期もくずさないようにするものでちる。
分にフレーム長ｎバイ）ＸＮ（Ｎ：整数）の“０″を挿
入し、送出パターン切シ換え時の切れめをなくし、また
フレームの同期もくずさないようにするものでちる。
作 用
本発明によれば送出データのパターンを変更する間、フ
レーム長分の全“０”のパターンを繰り返し送出するた
め、フレーム同期が確実になるとともにメモリへのデー
タ設定の作業が軽減され、加えてメモリの使用効率も向
上するという効果を有する。また、ＤＭＡ転送であるこ
とにより、高速のデータ送出にも対応できる。
レーム長分の全“０”のパターンを繰り返し送出するた
め、フレーム同期が確実になるとともにメモリへのデー
タ設定の作業が軽減され、加えてメモリの使用効率も向
上するという効果を有する。また、ＤＭＡ転送であるこ
とにより、高速のデータ送出にも対応できる。
実施例
第１図は本発明の一実施例を示している。第１図におい
て、１は中央処理装置（ＣＰＵ）からの命令により送出
データのチャンネルを切換える送信チャンネル切換部、
２はＤＭＡ転送制御部、３はＲＡＭ（ランダムアクセス
メモリ）４より読出されたデータを送出する送信部であ
り、ＲＡＭ４のアドレス″’ＦＦＦＦＨ”には１フレ一
ム分全て′０″のデータが記憶され、アドレス＠０ＯＯ
ＯＨ”〜” １０００Ｈ’には送出データが記憶されて
いる。
て、１は中央処理装置（ＣＰＵ）からの命令により送出
データのチャンネルを切換える送信チャンネル切換部、
２はＤＭＡ転送制御部、３はＲＡＭ（ランダムアクセス
メモリ）４より読出されたデータを送出する送信部であ
り、ＲＡＭ４のアドレス″’ＦＦＦＦＨ”には１フレ一
ム分全て′０″のデータが記憶され、アドレス＠０ＯＯ
ＯＨ”〜” １０００Ｈ’には送出データが記憶されて
いる。
次だ上記実施例の動作について説明する。上記実施例に
おいて、ＤＭＡ転送制御部２のチャンネル（ＣＨ）Ｏは
、常にＲＡＭＪ上のアドレス”ＦＦＦＦＨ”にある１フ
レ一ム分全てｏ″のデータを、またＣＨｌは送信チャン
ネル切換部１より指定された他のアドレス“ｏｏｏｏＨ
”〜” １０００Ｈ”のデータを送出するように割当て
られている。ＣＰＵよりＲＡＭ４上のアドレス”０ＯＯ
ＯＨ’ 〜” １０００Ｈ”のデータを送出する命令を
受けた送信チャンネル切換部１は、ＤＭＡ転送制御部２
に対してＲＥＱｌ（チャンネル１ リクエスト）信号を
オンすることによってＤＭＡ転送を開始させる。全デー
タの転送を終了すると、ＤＭＡ転送制御部２ばＥＯＰ
（転送終了）信号によって送信チャンネル切換部１ヘデ
ータ転送終了を通知する。このデータ転送終了通知を受
けた送信チャンネル切換部１は直ちにＤＭＡ転送制御部
２に対しＲＥＱｏ（チャンネル０ リクエスト）をオン
にし、予めＲＡＭ４より読出されＤＭＡ転送制御部２に
保持されたアイドルフレーム”ａｌｔｏ″の送出をスタ
ートさせる。以降次のデータ転送の命令を受けるまでＣ
Ｈｏを使って１フレ一ム分”ａｌｌｏ’ のデータを繰
り返し送出し続け、フレームの同期を外さないようにし
ながら、アイドルの状態を保持し続ける。第２図は上記
実施例におけるデータ転送の様子を示している。
おいて、ＤＭＡ転送制御部２のチャンネル（ＣＨ）Ｏは
、常にＲＡＭＪ上のアドレス”ＦＦＦＦＨ”にある１フ
レ一ム分全てｏ″のデータを、またＣＨｌは送信チャン
ネル切換部１より指定された他のアドレス“ｏｏｏｏＨ
”〜” １０００Ｈ”のデータを送出するように割当て
られている。ＣＰＵよりＲＡＭ４上のアドレス”０ＯＯ
ＯＨ’ 〜” １０００Ｈ”のデータを送出する命令を
受けた送信チャンネル切換部１は、ＤＭＡ転送制御部２
に対してＲＥＱｌ（チャンネル１ リクエスト）信号を
オンすることによってＤＭＡ転送を開始させる。全デー
タの転送を終了すると、ＤＭＡ転送制御部２ばＥＯＰ
（転送終了）信号によって送信チャンネル切換部１ヘデ
ータ転送終了を通知する。このデータ転送終了通知を受
けた送信チャンネル切換部１は直ちにＤＭＡ転送制御部
２に対しＲＥＱｏ（チャンネル０ リクエスト）をオン
にし、予めＲＡＭ４より読出されＤＭＡ転送制御部２に
保持されたアイドルフレーム”ａｌｔｏ″の送出をスタ
ートさせる。以降次のデータ転送の命令を受けるまでＣ
Ｈｏを使って１フレ一ム分”ａｌｌｏ’ のデータを繰
り返し送出し続け、フレームの同期を外さないようにし
ながら、アイドルの状態を保持し続ける。第２図は上記
実施例におけるデータ転送の様子を示している。
発明の効果
本発明は上記実施例より明らかなように、メモリ上にあ
らかじめ記憶させておいた各種フレームパターンを自由
に組み合わせて、フレーム間の「すき間」を生じること
無く送出できフレーム同期が確実に行なえる利点を有す
る。従って、フレーム形式のいろいろなデータを高速で
送出する必要があるシステムに適用できる。例えば、ネ
ットワークに関連したシステム（ＬＡＮ、ＰＢＸ等）の
開発過程におけるデバッグ用シミュレータとして低コス
トで所望のフレーム形式データを発生させるデータジェ
ネレータに応用できるものである。
らかじめ記憶させておいた各種フレームパターンを自由
に組み合わせて、フレーム間の「すき間」を生じること
無く送出できフレーム同期が確実に行なえる利点を有す
る。従って、フレーム形式のいろいろなデータを高速で
送出する必要があるシステムに適用できる。例えば、ネ
ットワークに関連したシステム（ＬＡＮ、ＰＢＸ等）の
開発過程におけるデバッグ用シミュレータとして低コス
トで所望のフレーム形式データを発生させるデータジェ
ネレータに応用できるものである。
第１図は本発明の一実施例におけるフレーム形式データ
のＤＭＡ転送方法を実施する装置のブロック図、第２図
は同装置の動作説明図、第３図は従来例の動作説明図で
ある。
のＤＭＡ転送方法を実施する装置のブロック図、第２図
は同装置の動作説明図、第３図は従来例の動作説明図で
ある。
Claims (1)
- フレーム形式のデータ及びフレーム長分の全“Ｏ”が記
憶されたメモリよりデータをＤＭＡ（ダイレクトメモリ
アクセス）転送する際に、送出データのパターンを変更
する間、別のチャンネルよりフレーム長分の全“Ｏ”の
パターンを繰り返し送出してフレーム同期をとることを
特徴とするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234839A JPS6388927A (ja) | 1986-10-02 | 1986-10-02 | フレ−ム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61234839A JPS6388927A (ja) | 1986-10-02 | 1986-10-02 | フレ−ム同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6388927A true JPS6388927A (ja) | 1988-04-20 |
Family
ID=16977176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61234839A Pending JPS6388927A (ja) | 1986-10-02 | 1986-10-02 | フレ−ム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6388927A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110448A (en) * | 1979-02-19 | 1980-08-25 | Hitachi Ltd | Digital signal transmission system |
| JPS56118137A (en) * | 1980-02-22 | 1981-09-17 | Nec Corp | Input device for digital signal |
-
1986
- 1986-10-02 JP JP61234839A patent/JPS6388927A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110448A (en) * | 1979-02-19 | 1980-08-25 | Hitachi Ltd | Digital signal transmission system |
| JPS56118137A (en) * | 1980-02-22 | 1981-09-17 | Nec Corp | Input device for digital signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6388927A (ja) | フレ−ム同期方式 | |
| JPS622747A (ja) | 受信制御方式 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| CA2025657A1 (en) | Method and apparatus for preventing bus contention problems between two processors | |
| JP2527335B2 (ja) | 高速転送方式 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| KR100262263B1 (ko) | 전전자 교환기에서 프로세서와 디바이스간의 버스 운용방법 | |
| JPH02287750A (ja) | チャネル装置におけるアドレス変換方式 | |
| JPS61269443A (ja) | ポ−リング制御方式 | |
| JPH01298842A (ja) | 伝送制御方法 | |
| JPH0276053A (ja) | Ｄｍａ転送制御回路 | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPS62152057A (ja) | デ−タ転送装置 | |
| JPS61186046A (ja) | 端末接続制御方式 | |
| JPH09114775A (ja) | マルチプロセッサシステム | |
| JPH077970B2 (ja) | ハイレベル・データ・リンク制御手順における多重送受信装置 | |
| JPH02214960A (ja) | 入出力システム | |
| JPH01163861A (ja) | 通信制御装置 | |
| JPS6282843A (ja) | 通信制御装置 | |
| KR19980069502A (ko) | 디엠에이 인터페이스 회로 | |
| JPH01208938A (ja) | パケット多重化装置の時刻情報設定方式 | |
| JPS62190947A (ja) | サイクリツク伝送システム | |
| JPH01175657A (ja) | アドレスバス拡張方式 | |
| JPS63171042A (ja) | デ−タ伝送方式 | |
| JPH04150426A (ja) | 同期通信網における特定情報処理装置による特定情報の通信方式 |