JPS6387817A - Signal switching device - Google Patents

Signal switching device

Info

Publication number
JPS6387817A
JPS6387817A JP23353386A JP23353386A JPS6387817A JP S6387817 A JPS6387817 A JP S6387817A JP 23353386 A JP23353386 A JP 23353386A JP 23353386 A JP23353386 A JP 23353386A JP S6387817 A JPS6387817 A JP S6387817A
Authority
JP
Japan
Prior art keywords
switch
circuit
signal
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23353386A
Other languages
Japanese (ja)
Inventor
Tetsuo Kuchiki
朽木 哲雄
Masaaki Fujita
正明 藤田
Naoji Okumura
奥村 直司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23353386A priority Critical patent/JPS6387817A/en
Publication of JPS6387817A publication Critical patent/JPS6387817A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

PURPOSE:To contrive to stabilize the performance while decreasing the number of gates of the entire system by using a switch circuit so as to make circuits to be employed together in use in common even in the circuit system with different signal processing. CONSTITUTION:Switch circuit 14, 15 and 18 are added. An output of the switch 14 is supplied to a 1st series circuit 12' as the input, and its output is supplied to an input (a) of a switch 4 controlled by a signal fed to a control terminal 5 and an input (a) of the switch 18 controlled by a signal fed to a control terminal 8. Moreover, the output the switch 15 is fed to a 1st series circuit 12'' as the input and its output is fed to an input (b) of the switch 4 and an input (b) of the switch 18. The output of the switch 18 is supplied to a 2nd series circuit 13 and the output of the 2nd series circuit is fed to a terminal 20. Thus, the 1st series circuit 12'' on the signal line of a signal B is used in common with the 1st series circuit 12' of the signal line of a signal A in common and the number of gates is reduced.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル映像信号処理回路における信号切換
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a signal switching device in a digital video signal processing circuit.

従来の技術 入力信号をディジタルの映像信号とし、信号処理をして
出力する回路について第3図で説明する。
Conventional technology A circuit for processing an input signal as a digital video signal, processing the signal, and outputting the signal will be explained with reference to FIG.

いま、2つの端子1と11にそれぞれ人という信号とB
という信号が供給されている。状態■と状態…があると
して、状態Iは端子1に供給された信号Aが状態1通過
回路2を通って信号処理されスイッチング回路4で選択
され端子1oに出力される。また状態■では端子1に供
給された信号Aは状態■通過回路3を通って信号処理さ
れ、スイッチング回路4で選択されて端子10:て出力
される。
Now, the two terminals 1 and 11 are connected to the signal ``person'' and the signal ``B''.
A signal is supplied. Assuming that there are state (2) and state..., in state I, signal A supplied to terminal 1 is processed through state 1 passing circuit 2, selected by switching circuit 4, and output to terminal 1o. In state (2), the signal A supplied to terminal 1 passes through state (2) passing circuit 3, undergoes signal processing, is selected by switching circuit 4, and is output to terminal 10:.

このラインとは別に端子11に接続された信号Bは状態
1.1にかかわらず、第1の直列回路12と第2の直列
回路13を通って(順序は入れ替ってもよい)信号処理
され、端子20に出力されている。
The signal B connected to the terminal 11 separately from this line is processed through the first series circuit 12 and the second series circuit 13 (the order may be reversed), regardless of state 1.1. , is output to terminal 20.

発明が解決しようとする問題点 第3図に説明したブロック図では2つの独立した信号ラ
インのそれぞれの回路ブロックは同一の機能は有してい
ない。しかしディジタル信号処理による時に、例えばゲ
ートアレイなどの集積回路を考えた場合、゛ゲート数が
定められた数よりもオーバーすればチップコストは段階
的に上昇するためゲート数を少しでも減少させる必要が
生じる。
Problems to be Solved by the Invention In the block diagram illustrated in FIG. 3, the respective circuit blocks of the two independent signal lines do not have the same function. However, when using digital signal processing, for example, when considering integrated circuits such as gate arrays, if the number of gates exceeds a predetermined number, the chip cost will increase gradually, so it is necessary to reduce the number of gates as much as possible. arise.

従来の回路ではそれぞれの信号ラインに独自の回路が必
要であり、ゲート数が多く必要となる。
In conventional circuits, each signal line requires its own circuit, which requires a large number of gates.

本発明は上記問題点に鑑み、共通して使用できる回路は
スイッチ回路を用いてできるだけ共用化し、構成の簡素
な装置を提供しようとするものである。
In view of the above-mentioned problems, the present invention attempts to provide a device with a simple configuration by using switch circuits to share common circuits as much as possible.

問題点を解決するための手段 本発明は、信号処理が全く異なる回路方式であっても、
共通して使用できる回路がある場合、できるだけ共用化
しようとするもので、詳細には。
Means for Solving the Problems The present invention provides a method for solving problems even if the signal processing is performed using a completely different circuit system.
If there is a circuit that can be used in common, we try to share it as much as possible.

第1の入力端子と第2の入力端子を有し、第1の入力端
子を2つの異なる回路A、Bに接続し、回路Aの出力信
号と第2の入力端子からの信号を入力しいずれか一方を
出力する第1のスイッチを設け、回路Bの出力信号と第
2の入力端子からの信号全入力しいずれか一方全出力す
る第2のスイッチを設け、第1のスイッチの出力端と第
2のスイッチの出力端には同じ構成の回路C1、a2を
接続し、回路C4の出力信号と回路C2の出力信号を入
力とする第3のスイッチと第4のスイッチをおのおの設
け、第1の状態で第1のスイッチが回路Aからの出力信
号を、第2のスイッチが第2の入力端子からの出力信号
を、第3のスイッチが回路    □C4からの出力信
号を、第4のスイッチが回路C2からの出力信号をおの
おの受け入れ、第2の状態で第1のスイッチが第2の入
力端子からの出力信号を、第2のスイッチが回路Bから
の出力信号′ff:%第3のスイッチが回路C2からの
出力信号を、第4のスイッチが回路C4からの出力信号
音おのおの受け入れるように構成したことを特徴とする
It has a first input terminal and a second input terminal, the first input terminal is connected to two different circuits A and B, and the output signal of the circuit A and the signal from the second input terminal are input. A first switch is provided that outputs one of the signals from the circuit B, and a second switch is provided that inputs all the output signals of circuit B and the signals from the second input terminal, and outputs all of one of the signals. Circuits C1 and a2 having the same configuration are connected to the output terminal of the second switch, and a third switch and a fourth switch are provided, respectively, which receive the output signal of the circuit C4 and the output signal of the circuit C2. In this state, the first switch receives the output signal from circuit A, the second switch receives the output signal from the second input terminal, the third switch receives the output signal from circuit A, and the fourth switch receives the output signal from circuit A. respectively receive the output signal from the circuit C2, and in the second state, the first switch receives the output signal from the second input terminal, and the second switch receives the output signal from the circuit B'ff:% The present invention is characterized in that the switch receives the output signal from the circuit C2, and the fourth switch receives the output signal from the circuit C4.

作用 本発明の構成によれば、スイッチ回路を使用して共用化
しうる回路をできるだけ共通して用いることにより、全
体の構成を簡素化できて、性能の安定、コストダウンヲ
ハかることができるものである。
Effects According to the configuration of the present invention, by using switch circuits and using common circuits as much as possible, the overall configuration can be simplified, and performance can be stabilized and costs can be reduced. be.

実施例 第1図に上記問題点を解決する本発明の一実施例をブロ
ック図で示す。第1図において、信号人が端子1.に加
えられ、第1直列回路12′を除く状態1通過回路6に
供給される。この回路6の出力が、制御端子16に加わ
る信号でコントロールされるスイッチ14の入力a側に
供給される。−方、端子1は第1直列回路12′を除く
状態■通過回路7にも接続される。この回路Tの出力は
制御端子17に加わる信号でコントロールされるスイッ
チ15の入力λ側に供給される。スイッチ14.15の
入力す側には端子11が接続され信号Bが入力されてい
る。スイッチ14の出力は第1直列回路12′の入力と
して供給され、その出力は制御端子6に加わる信号でコ
ントロールされるスイッチ40入力a14Nと、制御端
子8に加わる信号でコントロールされるスイッチ18の
入力a側に入力される。また、スイッチ15の出力は第
1直列回路12′の入力として供給され、その出力はス
イッチ4の入力す側と、スイッチ18の入力す側に供給
される。スイッチ4の出力は端子10に供給され、スイ
ッチ18の出力は第2直列回路13に入力され、第2直
列回路の出力は端子20に供給される。第1直列回路を
除く状態1通過回路6とスイッチ14と第1直列回路1
2′で構成されるブロック2は第2図の状態1通過回路
2と同じであり、第1直列回路全除く状態I1通過回路
7とスイッチ15と$11直回路12′で構成されるブ
ロック3は第2図の状態■通過回路3と同じであシ、第
1直列回路12 、12’ 、 12’は回路構成に同
じであり、区別のために3つ呼び名を変えている。
Embodiment FIG. 1 shows a block diagram of an embodiment of the present invention that solves the above problems. In FIG. 1, the signal person is connected to terminal 1. and is supplied to the state 1 pass circuit 6 excluding the first series circuit 12'. The output of this circuit 6 is supplied to the input a side of a switch 14 which is controlled by a signal applied to a control terminal 16. - On the other hand, the terminal 1 is also connected to the state (2) passing circuit 7 excluding the first series circuit 12'. The output of this circuit T is supplied to the input λ side of a switch 15 which is controlled by a signal applied to a control terminal 17. The terminal 11 is connected to the input side of the switches 14 and 15, and the signal B is input thereto. The output of the switch 14 is supplied as an input to the first series circuit 12', and its output is connected to the input a14N of the switch 40, which is controlled by the signal applied to the control terminal 6, and the input of the switch 18, which is controlled by the signal applied to the control terminal 8. It is input to the a side. Further, the output of the switch 15 is supplied as an input to the first series circuit 12', and its output is supplied to the input side of the switch 4 and the input side of the switch 18. The output of switch 4 is supplied to terminal 10, the output of switch 18 is input to second series circuit 13, and the output of the second series circuit is supplied to terminal 20. State 1 passing circuit 6 excluding the first series circuit, switch 14 and first series circuit 1
2' is the same as the state 1 passing circuit 2 shown in FIG. is the same as the state ① passing circuit 3 in FIG. 2, and the first series circuits 12, 12', 12' have the same circuit configuration, and three names are changed for distinction.

第1図において信号人と信号Bがそれぞれ端子1.11
に加えられる。
In Figure 1, signal person and signal B are connected to terminals 1 and 11 respectively.
added to.

(1)状態Iの時 スイッチ14,15,4.18がそれぞれa。(1) In state I Switches 14, 15, 4.18 are respectively a.

b* ’ * bIt選択するようにそれぞれのスイッ
チの制御端子16.17,5.8はコントロールする。
Control terminals 16.17 and 5.8 of the respective switches are controlled to select b*'*bIt.

その結果、信号人は端子1→状態I通過回路6→スイッ
チ14→第1直列回路12′→スイッチ4→端子10と
通過し、信号Bは端子11→スイッチ15→第1直列回
路12′→スイッチ18→第2直列回路13→端子2o
の経路をとおる。
As a result, the signal person passes through terminal 1 → state I passing circuit 6 → switch 14 → first series circuit 12' → switch 4 → terminal 10, and signal B passes through terminal 11 → switch 15 → first series circuit 12' → Switch 18 → second series circuit 13 → terminal 2o
Pass through the route.

(11)状態■の時 スイッチ14,15,4.8がそれぞれす。(11) When state ■ Switches 14, 15, and 4.8 are respectively.

a+b+ae選択するようにそれぞれのスイッチの制御
端子16.17,5.8はコントロールする。その結果
、信号ムは端子1→状態ト通過回路7→スイッチ15→
第1直列回路12′−スイッチ4→端子10と通過し、
信号Bは端子11−スイッチ14−第1直列回路12′
−スイッチ18→第2直列回路13一端子20の経路を
とおる。
The control terminals 16, 17 and 5.8 of each switch are controlled to select a+b+ae. As a result, the signal is transferred from terminal 1 to state passing circuit 7 to switch 15 to
Passes through the first series circuit 12' - switch 4 → terminal 10,
Signal B is terminal 11 - switch 14 - first series circuit 12'
- Passes through the path from switch 18 to second series circuit 13 to terminal 20.

以上のようにスイッチ回路14,16.18i追加する
ことにより、従来信号Bの信号ラインにあった第1直列
回路を信号人の信号ラインの第1直列回路と共用し、ゲ
ート数に削減できる。
By adding the switch circuits 14, 16, and 18i as described above, the first series circuit conventionally used in the signal line of signal B can be shared with the first series circuit of the signal line of the signal person, and the number of gates can be reduced.

本発明の具体例を第3図に示す。第3図では第1直列回
路’zn個のラッチ回路とした場合のものである。
A specific example of the present invention is shown in FIG. FIG. 3 shows the case where the first series circuit'zn latch circuits are used.

第1直列回路12Un個のDラッチでs bitの映像
信号を作成とすれば、第1直列回路(12゜12’、1
2’は同じ)の総ゲート数に1個のDラッチのゲート数
はプロセス等によって少し異なるが、大体5ゲート71
個である。よって第1直列回路12 、12’  、 
12’ではそれぞれ5×8×n==4Onゲートが必要
となる。またスイッチ回路は通常2ゲ一ト/1個必要な
ため、スイッチ14.16.18はそれぞれ2X8X3
=48ゲート増加する。よって第3図でのゲート増減数
は(48−4on)ゲートとなる。この数値から判るよ
うにDラッチがn=2では一32ゲートとなり、nが増
えるほどゲート数を減らすことができる。
If an s-bit video signal is created using 12Un D latches in the first series circuit, the first series circuit (12°12', 1
2' is the same) The number of gates of one D latch differs slightly depending on the process etc., but it is approximately 5 gates 71
It is individual. Therefore, the first series circuits 12, 12',
12' requires 5×8×n==4On gates. Also, since the switch circuit usually requires 2 gates/1 piece, the switches 14, 16, and 18 are each 2X8X3
= 48 gates increase. Therefore, the increase/decrease number of gates in FIG. 3 is (48-4 on) gates. As can be seen from this value, when n=2, the D latch has 132 gates, and as n increases, the number of gates can be reduced.

発明の効果 ディジタル映像信号処理回路では信号処理が全く異なる
方式であっても、例えばラッチ回路や加減算回路は同じ
ものを使用するということがあり、本発明では、上述の
ようにこのディジタル信号処理回路の特徴を生かし、少
しでも(例えばラッチなら2個以上)共通な部分をスイ
ッチングによって選択することによって全体のシステム
のゲート数を減らすことができ、結果的に性能の安定、
コストダウンをはかることができるものである。
Effects of the Invention In digital video signal processing circuits, even if the signal processing methods are completely different, for example, the same latch circuit and addition/subtraction circuit may be used.In the present invention, as described above, this digital signal processing circuit By taking advantage of the characteristics of , the number of gates in the entire system can be reduced by selecting even a small number of common parts (for example, two or more in the case of latches) through switching, resulting in stable performance and
This allows cost reduction.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における信号切換装置のブロ
ック図、第2図はに1図の具体例を示すブロック図、第
3図は従来例の信号切換装置のブロック図である。 2・・・・・・状態I通過回路、3・・・・・・状態■
通過回路。 4.14,15.18・・・・・・スイッチ回路、e・
・・・・・第1直列回路を除く状態1通過回路、7・・
・・・・第1直列回路を除く状態■通過回路、12・川
・・第1直列回路、12′・・・・・・状態1通過回路
内の第1直列回路、12′・・・・・・状態■通過回路
内の第1直列回路、13・・・・・・第2直列回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図
FIG. 1 is a block diagram of a signal switching device according to an embodiment of the present invention, FIG. 2 is a block diagram showing a specific example of FIG. 1, and FIG. 3 is a block diagram of a conventional signal switching device. 2...State I passing circuit, 3...State ■
passing circuit. 4.14, 15.18...Switch circuit, e.
...State 1 passing circuit excluding the first series circuit, 7...
...State excluding the first series circuit ■ Pass circuit, 12 River... First series circuit, 12'... State 1 First series circuit in the pass circuit, 12'... ...Condition■First series circuit in the pass circuit, 13...Second series circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 第1の入力端子と第2の入力端子を有し、第1の入力端
子を2つの異なる回路A、Bに接続し、回路Aの出力信
号と第2の入力端子からの信号を入力しいずれか一方を
出力する第1のスイッチを設け、回路Bの出力信号と第
2の入力端子からの信号を入力しいずれか一方を出力す
る第2のスイッチを設け、第1のスイッチの出力端と第
2のスイッチの出力端には同じ構成の回路C_1、C_
2を接続し、回路C_1の出力信号と回路C_2の出力
信号を入力とする第3のスイッチと第4のスイッチをお
のおの設け、第1の状態で第1のスイッチが回路Aから
の出力信号を、第2のスイッチが第2の入力端子からの
出力信号を、第3のスイッチが回路C_1からの出力信
号を、第4のスイッチが回路C_2からの出力信号をお
のおの受け入れ、第2の状態で第1のスイッチが第2の
入力端子からの出力信号を、第2のスイッチが回路Bか
らの出力信号を、第3のスイッチが回路C_2からの出
力信号を、第4のスイッチが回路C_1からの出力信号
をおのおの受け入れるように構成した信号切換装置。
It has a first input terminal and a second input terminal, the first input terminal is connected to two different circuits A and B, and the output signal of the circuit A and the signal from the second input terminal are input. A first switch is provided that outputs one of the output terminals of the first switch, and a second switch is provided that inputs the output signal of circuit B and the signal from the second input terminal and outputs one of the signals. At the output end of the second switch are circuits C_1 and C_ of the same configuration.
A third switch and a fourth switch are provided, respectively, which input the output signal of the circuit C_1 and the output signal of the circuit C_2, and in the first state, the first switch receives the output signal from the circuit A. , the second switch receives the output signal from the second input terminal, the third switch receives the output signal from the circuit C_1, and the fourth switch receives the output signal from the circuit C_2, and in the second state. The first switch receives the output signal from the second input terminal, the second switch receives the output signal from circuit B, the third switch receives the output signal from circuit C_2, and the fourth switch receives the output signal from circuit C_1. A signal switching device configured to accept each output signal.
JP23353386A 1986-10-01 1986-10-01 Signal switching device Pending JPS6387817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23353386A JPS6387817A (en) 1986-10-01 1986-10-01 Signal switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23353386A JPS6387817A (en) 1986-10-01 1986-10-01 Signal switching device

Publications (1)

Publication Number Publication Date
JPS6387817A true JPS6387817A (en) 1988-04-19

Family

ID=16956536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23353386A Pending JPS6387817A (en) 1986-10-01 1986-10-01 Signal switching device

Country Status (1)

Country Link
JP (1) JPS6387817A (en)

Similar Documents

Publication Publication Date Title
EP0295001B1 (en) Cmos integrated circuit fan-in logic tree layout arrangement
EP0265047A1 (en) Dual domino CMOS logic circuit, including complementary vectorization and integration
US4918640A (en) Adder cell having a sum part and a carry part
JPS6387817A (en) Signal switching device
JPH0876976A (en) Xor circuit, inversion selector circuit and adding circuit using these circuits
US5055709A (en) DCFL latch having a shared load
EP0138126A2 (en) Logic circuit with low power structure
US5467030A (en) Circuit for calculating a maximum value
JPH026683Y2 (en)
JPS60160728A (en) Parallel-to-serial converter
EP0813304B1 (en) Symmetric selector circuit for event logic
JP2663487B2 (en) Digital communication equipment
JP2735268B2 (en) LSI output buffer
JPH03272219A (en) Bus driving circuit
EP0503671A2 (en) Full adder
JPH04263513A (en) Variable input threshold value input device
JPS6235273A (en) Test system for output buffer
JP2782946B2 (en) Semiconductor integrated circuit
JPH06103838B2 (en) Logic circuit
JPS61165900A (en) Flip-flop circuit
JP2569765B2 (en) Signal processing integrated circuit device
JPH02149999A (en) Level holding circuit
JPH0377537B2 (en)
JPS6136947A (en) Semiconductor device
JPS63156422A (en) Two-way input/output circuit