JPS6386927A - 符号化・復号回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、誤り訂正の分野に関し、特にＢＣＨ符号の符
号化・復号化回路に関する。

［従来技術］ 従来、ＢＣＨ符号の符号化は生成多項式による除算回路
、復号は、各アルゴリズム（ビータソンの方式、バーレ
カンプマツセイの方法等）による回路によって行なわれ
ていた。

従って、符号化と復号は別の回路を用いていた。また、
マイクロプログラミング等によって回路を多重的に用い
て処理する場合、符号化と復号で処理を細かく変える必
要があった。従って、符号化と復号を同じ基板または、
チップで行なう場合、回路量の増大、または、ＲＯＭ容
量の増大となる。延いては、これらを搭載した光ディス
ク等の機器の大型化につながるという欠点があった。

［目的］ 本発明は、上述従来例の欠点を除去するために、符号化
回路を復号化回路の一部を変えるだけで実現することを
目的とする。又、装置の高機能化、小型化を目指すもの
である。

［実施例］ 以下、図面を参照し本願発明について詳細に説明する。

本出願人は特願昭６０−７９６７４において、誤り訂正
装置を提案している８本例は光ディスクＤＡＴ等に使用
可能な誤り訂正装置の符号化、復最北回路に関するもの
である。

符号化を後出の式（１）〜（８）に示す処理、復号を式
（１１）〜（２０）に示す処理で行なうことを考える。

符号化と復号のあ理の共通点は、まずシンドロームを生
成し、それに定数（符号化の場合、式（７）、（８）に
示す符号化定数、復号の場合（１５）式に示すα−ｎ〜
α−３ｎの符号長補正定数）を乗じることである。符号
化と復号の処理をブロック図で示すと、それぞれ第１、
第２図のように表わせる。パターン生成回路は、符号化
においてはシンドロームと符号化定数の乗算出力を４Ｃ
ｌｏｃｋ（３０−３３）単位でＥＸＯＨする回路であれ
ば４Ｃｏｌｏｃｋ毎にパリティが生成され、復号におい
ては式（１６）〜（１８）の処理ブロックからの出力が
ｋｏ。

Ａｏ２／（Ａｏ＋Ａｚ）以外の残り２Ｃ１ｏｃｋがＯで
あれば誤りパターンｅが生成されるので符号化と同様に
４Ｃｌｏｃｋ単位でＥＸＯＲする回路構成でよい、従っ
てパターン生成回路も共有できる。その出力を符号化に
おいては情報Ｉの後に付加することによって符号語が生
成され（工は１ｎ−３〜ｉｎはＯ、パターン生成出力は
パリティ以外Ｏとするようにする。復号においては受信
語ＪをＥＸＯＨすることによって訂正することができる
。従って、符号化・復号化回路を第３図に示すように、
復号回路を元として、セレクタと符号化定数出力回路２
を符号長補正定数生成回路１に付加した定数出力回路内
を構成することによって選択的に、符号化・復号化を行
うことが可能で簡単に構成できる各ブロックは、次のよ
うな構成にすることによって簡単になる。

［シンドローム生成回路］ 第３図のように１つの乗算器を用いる場合、シンドロー
ム生成回路からの出力をパスラインを用いてシリアルに
行なう必要がある。そこで、昭和６１年９月３０日出願
の特許願（１）に示すシンドローム生成回路を用いる。

符号化の場合、パリティ部に当る１ｎ−３〜ｉｎがＯで
入力される場合は良いが、されない場合のために次のこ
とを行なう。

２重誤り訂正符号化において、（７）式に示すＳｎ＝Ｓ
ｒＶを実現するには、入力データ１ｎ−３〜ｉ　ｎｌｏ
としてシンドローム生成回路を動作させればよい、その
ために受信語Ｊをラッチしているレジスタのクリア入力
を１ｎ−３〜ｉｎの間りにおとす、従って、１ｎ−３＝
Ｏを入力しているとき、１ｌ−ｉｎ−４までの受信語に
よって生成されるシンドロームＳＺ＝　［ｓｏ、ｓｉ　
。

Ｓ２．３３］が生成される。また、１ｎ−２＝０を入力
しているときシンドローム生成回路は動作し続けること
によりＳｎ＝［ＳＯ，α・Ｓｌ。

α２・３２．α３・３３］が生成される。同様に１ｎ−
１＝０，１ｎ＝０を入力するときＳｍ＝［ＳＯ，α２φ
Ｓｔ、α４・Ｓ２．α６・Ｓ３］。

５ＩＶ＝［ＳＯ，α３・Ｓｌ、α８・Ｓ２．α８・Ｓ３
］が生成される。

単一誤りのときも同様に１ｎ−１＝０を入力していると
き、１ｌＮｉｎ−２までの入力によってＳｎ＝　［５０
，Ｓｉ３が、次ノｉ　ｎ　＝　Ｏを入力しイいスジ着５
ＴＴ＝　ｒ誓Ｑ−ｎ・Ｓ　１１　Ａ（康虚六れている。

従って、符号化用シンドローム生成回路は復号用シンド
ローム生成回路の５ＰＣＬを制御するだけでよいことに
なる。そのタイミングを第４図に示す。

［定数出力回路］ ２重誤り訂正符号化においてシンドロームＳＩ〜ＳＩＶ
がシンドローム生成回路において求まると、パリティ１
ｎ−３〜ｉｎを生成するためにシンドロームと２重誤り
訂正符号化定数を乗じる必要がある。符号化定数は１重
誤り訂正の場合と２重誤り訂正の場合で（７）、（８）
式のように１つに定まっているのでＳＩ〜ＳＩＶに同期
して対応する定数を乗算器に出力する回路を構成すれば
よい、そのブロック図を第５図に示す。

Ｐｃｔ・・・１６は、ＰＣＩをシフトレジスタによって
シフトした出力であり、それによってＰＣＩ・・・１６
の出力が式（７）によって割り邑てられる。第５図は以
上のようにして割り当てられた２重誤り訂正符号化定数
出力をＥＯＷ制御によってＢｌｏｃｋｌＯの乗算器の入
力バスラインＹに出力する回路である。ＰＣｌ・・・１
６による２重誤り訂正符号化定数出力回路は第６図によ
って実現できる。このタイミングを第９図に示す、１重
誤り訂正符号化の場合、シンドロームＳ■が生成された
とき、ＳＣＬがＬとなるのでＰＣはＰｃｔ・・・８でよ
く、これによって５Ｉ−３ｒｌに対応する符号化定数が
割り当てられる。また１重誤り訂正符号化の場合、Ｓ２
．Ｓ３は意味がないので３２゜Ｓ３に対しては０が出力
される。それによって１重誤り訂正符号化設定回路も２
重誤り訂正符号化回路と同様の原理、構成で第７図、第
８図のように与えることができる。そのタイミングを第
９図に示す。

符号長補正定数１は、符号化定数と同様に第１０図のブ
ロック図によって生成される。１、α−ｎ〜α−３ｎは
、ｎが固定長の場合、第６．８図のようなＯＲ回路によ
って構成できる。

選択信号としては符号化・復号化はＤで、訂正俺力はＴ
で与え、ＥＯＷ（符号化、Ｔ＝２）、ＥＯＳ　（符号化
、Ｔ＝　１）、ＨＯＥ　（復号化）は、Ｔ、Ｄの設定に
より動作し、設定以外の場合、Ｈとなる。

［パターン生成回路］ 式（１９）を実現する為に、まずＣＫＢ　６によって第
１２図のレジスタからの出力をクリアし、それと同時に
ＫＤからＫＧＴによってＫＯを抜き出しレジスタに入れ
、次にセレクタからの出力ＺＳからの出力をＸＧＴによ
ってｘ２５４．ＡＯ２即ちＡＯ２・　（ＡＯ＋Ａｌ）−
１を抜き出しレジスタの出力とＥＸＯＨする（それ以外
は０としてＥＸＯＨする）ことによって、誤りパターン
が生成される。これは１重誤り、２重誤りに対して共通
である。そのタイミングを第１３図に示す。

ただし、復号時ＰＣＬ＝Ｈである。

次はパリティ生成の場合で、これは符号化時において行
う、２重誤り訂正符号化においてはＺからシンドローム
Ｓｌ〜Ｓ■に符号化定数を乗じた値が出力されルノテ、
ＰＯＺ＝ＸＧＴ＝Ｈ，ＫＧＴ＝ＬとしてＣＫＢ６でクリ
アされたレジスタ出力にＺＳ出力を、次にＣＫＢ６によ
ってレジスタ出力が再びクリアされるまでＥＸＯＲする
事によってパリティ１ｎ−３〜ｉａが順次生成される０
以上の動作はＺから５Ｉ−３ＩＶが出力される期間に限
るので、それ以外のＥＰの出力は意味がない、従って、
ＰＣＬをＬにすることによってＥＰの出力をＯにする。

その様子を第１４図に示す、１重誤り訂正符号化の場合
は第１５図に示される。

乗算回路は昭和６１年９月３０日出願の特許間（４）に
記載の乗算回路を用いる０式（１６）〜（１８）の動作
は式（１６）がシンドローム生成回路と同様にαｉ　を
Ｓ′ｉにに同乗じる動作、式（１７）がＥＸＯＲ動作、
式（１８）がＥＸＯＲとＡｌ１と乗算動作（であるが式
（１８）は式（１９）のパターン生成動作には関係しな
い、）によって実現でき、ｘ２回路以外は通常の動作で
あるので簡単に回路化される。また、ｘ２回路も第１８
図に示す構成によって実現される。

次に、エンコーダの場合について説明する。

リード・ソロモン符号の基本となる検査行列Ｈと符号語
Ｉの関係は（１）式で表せる。

（１）式をパリティ部とデータ部に分けると騰 １ｎ−３〜ｉｎ：　　パリティ ＝　Ｉ 閣 両辺にＡ−１をかけると Ｂを分解して Ａ−１・Ｃをまとめて Ａ−１争Ｂ Ｉ 鳳 従って、 １ｎ−３＋＝　［Ｃ２１２ｃｔ１５６　ｃｘ１５Ｂ　、
２１８　］　、　［３０ｉ１−２＝　［（ｘ１５６ａ４
　　Ｃ１３９Ｑ１５Ｂ　］　＊　［３Ｑ　　（１ｍ１ｎ
−１＝　［ａｔ！５ｅ　（ｘ１３９　ａ４　　ａ１５Ｂ
　］　＠　［Ｓ　ＯＣ１２ｍｉｎ　　＝　［，２１８Ｃ
１５８ａ１５Ｅｌ　Ｃ２１２］　、　［ＳＯＱ３　。

言 ２重訂正符号化定数 １重訂正符号化定数も同様に、 １ｎ−１＝　［Ｃ２３０Ｃ２３１００］　・［Ｓ　Ｏ［
，２３１ａ２３００　　０　　　］、［ＳＯａ　　−首 １重訂正符号化定数 Ｉ Ｓ■ 葺 ８ｍ ＩＶ Ｉ 薯 Ｓ■ 又、デコーダについて説明する。誤りの有無はシンドロ
ームを生成することによって判定できる。

ただし、 ■ ■ Ｉ　：　符号語 ＝Ｊ　　　　　　　　　　　　　　　　　　Ｅ　　　：
　　誤り従って、シンドロームＳは（１３）式により誤
り検査行列Ｈの積で表される。

５＝Ｈ−Ｊ＝Ｈ・　　（Ｉ＋Ｅ）＝Ｈ争　Ｉ＋Ｈ＠　Ｅ
＝　　Ｈ１１Ｅここで、ｉとｊの位置に誤りｅｉとｅｊ
があるＬｌ）シンドローム生成 ２）符号長補正 ・・・（１３） ７）判定 ■　誤りなしの場合（ｅｉ＝ｅｊ＝０）１−Ｏ Ｌ２＝Ｏ ｅ　　＝０ ■　単一誤りの場合（ｅｉ＃０．　　ｅｊ＝０）Ｌｌ：
に＝ｉのときのみＯ Ｌ２冨Ｏ ｅ　　：に＝ｉのときのみｅｉ ■　２重誤りの場合（ｅｉｓＯ，ｅｊ＃０）Ｌｌ：不定 Ｌ２：に＝ｉ、　　ｋ＝ｊのときのみＯｅ　　：に＝ｉ
のときｅｉ、　　ｋ＝ｊのときｅｊ・・・　（２０） 尚、符号長補正回路１はｎが可変である場合、ＲＯＭま
たは昭和６１年９月３０日出願の特許願（３）に示すよ
うな指数ベクトル変換回路を用いて、最初のシンドロー
ムを生成している期間を用いて、乗算器を使ってα−ｎ
を生成し、それからさらに乗算器においてα−２ｎ、α
−３ｎを生成し、その出力を３ステートのレジスタにラ
ッチして、ＮＣＫ　１〜３によってレジスタのＯＥ副制
御行なうことによっても可使である。そのブロック図を
第１６図に、タイミングを第１７図に示す、第１７図の
Ｎｏ−Ｎ７期間のＺは上記特許願（３）に示す通りであ
る。

［効果］ 以上説明したように、符号長及び訂正能力可変の符号化
・復号回路が符号化に対する回路の最小限の増加で実現
できる。

又、本発明の回路を用いることによって、それを搭載し
た機器の小型化かつ高槻化を図ることが可蝿となった。

【図面の簡単な説明】

第１図は符号化回路ブロック図、 第２図は復号回路ブロック図、 第３図は符号化・復号回路ブロック図、第４図は符号化
時におけるシンドローム生成回路のタイミング図、 第５図は２重誤り訂正符号化定数回路ブロック図、 第６図は２重誤り訂正符号化定数出力回路を示す図、 第７図は１重誤り訂正符号化定数回路ブロック図、 第８図は１重誤り訂正符号化定数出力回路を示す図、 第９図は符号化定数回路のタイミング図、第１θ図は符
号長補正定数回路ブロック図、第１１図は符号長補正定
数回路のタイミング図、 第１２図はパターン生成回路ブロック図、第１３図は復
号におけるパターン生成回路タイミング図。 第１４図、第１５図は符号化におけるパターン生成回路
タイミング図、 第１６図は可変符号長補正回路のブロック図、第１７図
は可変符号長補正回路のタイミング図、 第１８図はｘ２回路を示す図。 １は符号長補正定数生成回路 ２は符号化定数生成回路

Claims (1)

【特許請求の範囲】
1. シンドローム生成手段と、上記シンドローム生成手段に
   よって生成されたシンドロームに定数を乗じる手段と４
   Ｃｌｏｃｋ毎にＥＸＯＲする手段を有する復号化回路と
   、符号化においてはその定数を変えるようにする回路と
   を有し、上記復号化回路を復号化回路として用いるか符
   号化回路として用いるかを選択する選択手段を有したこ
   とを特徴とする符号化・復号化回路。