JPS6385846A - 仮想情報処理システム - Google Patents
仮想情報処理システムInfo
- Publication number
- JPS6385846A JPS6385846A JP61229532A JP22953286A JPS6385846A JP S6385846 A JPS6385846 A JP S6385846A JP 61229532 A JP61229532 A JP 61229532A JP 22953286 A JP22953286 A JP 22953286A JP S6385846 A JPS6385846 A JP S6385846A
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- processing
- program
- address
- pes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title 1
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
共用記憶装置に接続された仮想処理装置が、相互に特定
のローカル記憶装置にアクセスできる構成の仮想計算機
システムの並列処理プログラムを、処理装置数の異なる
計算機システムで実行するための処理方式である。
のローカル記憶装置にアクセスできる構成の仮想計算機
システムの並列処理プログラムを、処理装置数の異なる
計算機システムで実行するための処理方式である。
各仮想処理装置を実処理装置に割り当てるように、画処
理装置のアドレス間を所定の変換によって対応付ける手
段を設け、各処理装置は該手段によって割り当てられた
仮想処理装置のプログラム実行をシミュレートする。
理装置のアドレス間を所定の変換によって対応付ける手
段を設け、各処理装置は該手段によって割り当てられた
仮想処理装置のプログラム実行をシミュレートする。
この方式により、特定の処理装置数のシステム構成を想
定したプログラムを、そのま＼異なる処理装置数の構成
で実行することが可能になる。
定したプログラムを、そのま＼異なる処理装置数の構成
で実行することが可能になる。
本発明は、計算機システムの処理装置数に依存した並列
処理プログラムを、異なる構成の計算機システムで実行
するための処理方式に関する。
処理プログラムを、異なる構成の計算機システムで実行
するための処理方式に関する。
流体力学、構造解析その他の分野の処理において、例え
ば処理対象の領域を適当な大きさの区画に分けて、各区
画ごとに定まるデータについて同じプログラムによる処
理を実行し、その処理過程で隣接の区画のデータを参照
するような処理で構成されるものがあり、このような処
理に適合するように特別の構成の計算機システムが考え
られている。
ば処理対象の領域を適当な大きさの区画に分けて、各区
画ごとに定まるデータについて同じプログラムによる処
理を実行し、その処理過程で隣接の区画のデータを参照
するような処理で構成されるものがあり、このような処
理に適合するように特別の構成の計算機システムが考え
られている。
第２図は前記のような形態の処理を行う計算機システム
の一構成例を示すブロック図である。
の一構成例を示すブロック図である。
図において、処理装置（以下においてＰＥ） １は、そ
れぞれ命令を実行する実行エレメント （以下において
ＨＥ） ２と、各ＥＥ２で処理される命令及びデータを
保持するローカル記憶装置である、記憶エレメント （
以下においてＭＥ） ３とからなり、共通の中央記憶装
置（以下においてＣＭ） ４に接続する。
れぞれ命令を実行する実行エレメント （以下において
ＨＥ） ２と、各ＥＥ２で処理される命令及びデータを
保持するローカル記憶装置である、記憶エレメント （
以下においてＭＥ） ３とからなり、共通の中央記憶装
置（以下においてＣＭ） ４に接続する。
０Ｍ４には、システム全体を制御するための管理プログ
ラム、及び所要の制御データ領域等が設けられ、０Ｍ４
に接続する中央処理装置（以下においてＣＰ） ５が、
この管理プログラムを実行して、各ＰＨ１への仕事の配
分等を行う。
ラム、及び所要の制御データ領域等が設けられ、０Ｍ４
に接続する中央処理装置（以下においてＣＰ） ５が、
この管理プログラムを実行して、各ＰＨ１への仕事の配
分等を行う。
０Ｍ４にはチャネル装置（ＣＨＰ） ６も接続され、Ｃ
ＨＰ６はＣＰ５の制御を受けて外部とのデータ入出力等
を実行する。
ＨＰ６はＣＰ５の制御を受けて外部とのデータ入出力等
を実行する。
各ＰＥ１には、応用分野の必要に応じて例えば４次元の
ＰＥアドレス（例えば（ｘ、ｙ、ｚ、ｔ））が付され、
それぞれＰＥアドレス上で隣接するＰＥＩ、即ちアドレ
ス（Ｘ＋ＬＬｊ）のＰＲに対して、アドレス（×−１＋
ＬＺ＋ｔ）、（Ｘ＋Ｌｙ、２＋む）、（ｘ、ｙ−１，ｚ
、 ｔ）及び（ｘｔ ｙ＋１． Ｚ、 ｔ）等で表され
る８個のＰＲ，との間で相互に相手のＭＥ３にアクセス
するバスを持つものとする。
ＰＥアドレス（例えば（ｘ、ｙ、ｚ、ｔ））が付され、
それぞれＰＥアドレス上で隣接するＰＥＩ、即ちアドレ
ス（Ｘ＋ＬＬｊ）のＰＲに対して、アドレス（×−１＋
ＬＺ＋ｔ）、（Ｘ＋Ｌｙ、２＋む）、（ｘ、ｙ−１，ｚ
、 ｔ）及び（ｘｔ ｙ＋１． Ｚ、 ｔ）等で表され
る８個のＰＲ，との間で相互に相手のＭＥ３にアクセス
するバスを持つものとする。
このような構成のシステムは、例えば流体力学等の問題
の処理において、例えば処理対象の空間頭載を適当に分
割した各立方体の位置を示す座標を（ｘ ＋ ｙ ＋
ｚ ） 、時間領域をｔとして、座標（Ｘ＋Ｙ＋Ｚ＋Ｄ
で処理対象の単位領域を示すようにした場合に、それを
ＰＥアドレスに１対１に対応させて、各ＰＥＩが単位領
域を分担して処理するものとすると、プログラミング上
極めて都合がよい。
の処理において、例えば処理対象の空間頭載を適当に分
割した各立方体の位置を示す座標を（ｘ ＋ ｙ ＋
ｚ ） 、時間領域をｔとして、座標（Ｘ＋Ｙ＋Ｚ＋Ｄ
で処理対象の単位領域を示すようにした場合に、それを
ＰＥアドレスに１対１に対応させて、各ＰＥＩが単位領
域を分担して処理するものとすると、プログラミング上
極めて都合がよい。
即ち、そのようにした場合には、各単位領域内及び隣接
領域との相互作用のみに着目したプログラミングを行い
、この同一プログラムを各ＰＨ１において、各領域別の
データについて処理すれば、任意の広さの領域の処理を
、分割の細かさに応じた精度で自動的に処理するように
構成することができる。
領域との相互作用のみに着目したプログラミングを行い
、この同一プログラムを各ＰＨ１において、各領域別の
データについて処理すれば、任意の広さの領域の処理を
、分割の細かさに応じた精度で自動的に処理するように
構成することができる。
前記の方式による処理において、実用的問題における単
位領域の数に対応して必要となるＰＥ数は、しばしば２
５６Ｘ ２５６Ｘ ２５６Ｘ ２５６程度になることが
ある。
位領域の数に対応して必要となるＰＥ数は、しばしば２
５６Ｘ ２５６Ｘ ２５６Ｘ ２５６程度になることが
ある。
そのような大規模のシステムを利用できない場合には、
利用可能なＰＥ数に対応した処理を行うように、プログ
ラムを変更しなければならない。
利用可能なＰＥ数に対応した処理を行うように、プログ
ラムを変更しなければならない。
又、そのようにして特定の構成の比較的小規模のシステ
ムに対応するように開発されたプログラムがある場合等
に、より大きなシステムを利用できるようになっても、
そのま＼では、直ちにそのシステムの利得を受けること
ができないという問題がある。
ムに対応するように開発されたプログラムがある場合等
に、より大きなシステムを利用できるようになっても、
そのま＼では、直ちにそのシステムの利得を受けること
ができないという問題がある。
第１図は、本発明の構成を示すブロック図である。
図において、ｌＯはＣＰで実行されるＰＥ割当部であり
、各ＰＥにおいて、１１は割り当てられたＰＥアドレス
及び各ＰＥアドレスに対応する制御情報を保持する制御
ブロック、１２は制御プログラム、１３は処理プログラ
ム、１４は仮想ＰＨデータ領域である。
、各ＰＥにおいて、１１は割り当てられたＰＥアドレス
及び各ＰＥアドレスに対応する制御情報を保持する制御
ブロック、１２は制御プログラム、１３は処理プログラ
ム、１４は仮想ＰＨデータ領域である。
ＣＰ５はＰＥ割当部１０のプログラムを実行して、仮想
計算機システムのＰＥアドレス（以下において仮想ＰＥ
アドレス）から、実際の計算機システムのＰＥアドレス
（以下において実ＰＥアドレス）を求める変換を行い、
得られる実ＰＥアドレスのＰＨ１の制御ブロック１１に
、対応する仮想ＰＥアドレスを格納する。
計算機システムのＰＥアドレス（以下において仮想ＰＥ
アドレス）から、実際の計算機システムのＰＥアドレス
（以下において実ＰＥアドレス）を求める変換を行い、
得られる実ＰＥアドレスのＰＨ１の制御ブロック１１に
、対応する仮想ＰＥアドレスを格納する。
又、各ＰＥＩに制御プログラム１２及び処理プログラム
１３をロードして処理を起動させる。
１３をロードして処理を起動させる。
このようにして各ＰＨ１が起動されると、ＰＥ２によっ
て制御プログラム１２を実行して、割当を受けた１以上
の仮想ＰＲに対応する仮想ＰＥデータ領域１４をＭＢ２
上にとり、Ｃ２０によって該当する各仮想ＰＥの分担す
るデータのロードを受け、仮想ＰＥの１つを選択して、
該仮想ＰＥに代わり、ＰＥ２による処理プログラム１３
の実行を開始する。
て制御プログラム１２を実行して、割当を受けた１以上
の仮想ＰＲに対応する仮想ＰＥデータ領域１４をＭＢ２
上にとり、Ｃ２０によって該当する各仮想ＰＥの分担す
るデータのロードを受け、仮想ＰＥの１つを選択して、
該仮想ＰＥに代わり、ＰＥ２による処理プログラム１３
の実行を開始する。
実行において、他の仮想ＰＥのＭＨにアクセスする命令
をフェッチした場合には、制御プログラム１２に制御を
移して、制御ブロック１１に保持する仮想ＰＥアドレス
を参照して相手の仮想ＰＥアドレスがチェックされる。
をフェッチした場合には、制御プログラム１２に制御を
移して、制御ブロック１１に保持する仮想ＰＥアドレス
を参照して相手の仮想ＰＥアドレスがチェックされる。
その結果、相手の仮想ＰＥが自身に割り当てられていた
場合には、自身のＭｇ３上の相手仮想ＰＥに対応する仮
想ＰＨデータ領域１４に対してアクセスを実行する。
場合には、自身のＭｇ３上の相手仮想ＰＥに対応する仮
想ＰＨデータ領域１４に対してアクセスを実行する。
又、相手の仮想ＰＥが自身に割り当てられていない場合
には、例えばＣ２０に要求を送り、Ｃ２０によって相手
仮想ＰＲを処理する実ＰＥを決定し、Ｃ２０の指示によ
って、ＰＥ１間のアクセスパス又は０Ｍ４経由でアクセ
スを実行する。
には、例えばＣ２０に要求を送り、Ｃ２０によって相手
仮想ＰＲを処理する実ＰＥを決定し、Ｃ２０の指示によ
って、ＰＥ１間のアクセスパス又は０Ｍ４経由でアクセ
スを実行する。
制御プログラム１２は、例えば適当な実行時間を設定し
て、シミュレートする仮想ＰＲを該時間ごとに順次切り
換える等によって、各仮想ＰＥの処理を仮想的に並行に
進める。
て、シミュレートする仮想ＰＲを該時間ごとに順次切り
換える等によって、各仮想ＰＥの処理を仮想的に並行に
進める。
以上の方式により、処理プログラムで予定するシステム
構成と異なる処理装置数のシステムで、同じ処理プログ
ラムによる並列処理を効率良く実行することができる。
構成と異なる処理装置数のシステムで、同じ処理プログ
ラムによる並列処理を効率良く実行することができる。
第１図において、ＰＥ割当部１０には、実行すべき処理
プログラムで予定する計算機システムの構成が、仮想計
算機システム構成データとして保持されているものとす
る。
プログラムで予定する計算機システムの構成が、仮想計
算機システム構成データとして保持されているものとす
る。
Ｃ２０はＰＥ割当部１０のプログラムを実行して、仮想
計算機システムのＰＨの仮想ＰＥアドレスから、実際の
計算機システムのＰＨの実ＰＥアドレスを求める゛変換
を行い、その実ＰＥアドレスのＰＨ１の制御ブロック１
１に、対応する仮想ＰＥアドレスを格納することにより
、仮想ＰＥの割当を行う。
計算機システムのＰＨの仮想ＰＥアドレスから、実際の
計算機システムのＰＨの実ＰＥアドレスを求める゛変換
を行い、その実ＰＥアドレスのＰＨ１の制御ブロック１
１に、対応する仮想ＰＥアドレスを格納することにより
、仮想ＰＥの割当を行う。
例えば、計算機システムのＰＥが１６ ｘ １６の構成
で実装されている場合に、仮想ＰＥアドレスが前記のよ
うに（Ｘ＋ Ｖ＋ Ｚ＋ ｊ）により、実ＰＥアドレス
を（ｕ、ｖ）により表すとすると、上記の変換を例えば
ｕ ＝Ｍｏｄ（ｘ、１６） 、ｖ ＝Ｍｏｄ（ｙ、１６
）（但しＭｏｄ （ａ ＋ ｂ）は、ａ＋ｂの剰余を示
す）とする。
で実装されている場合に、仮想ＰＥアドレスが前記のよ
うに（Ｘ＋ Ｖ＋ Ｚ＋ ｊ）により、実ＰＥアドレス
を（ｕ、ｖ）により表すとすると、上記の変換を例えば
ｕ ＝Ｍｏｄ（ｘ、１６） 、ｖ ＝Ｍｏｄ（ｙ、１６
）（但しＭｏｄ （ａ ＋ ｂ）は、ａ＋ｂの剰余を示
す）とする。
Ｃ２０は各ＰＨ１に制御プログラム１２及び処理プログ
ラム１３をロードして処理を起動させる。
ラム１３をロードして処理を起動させる。
このようにして各ＰＥＩが起動されると、ＰＥ２によっ
て制御プログラム１２が実行され、割当を受けた１以上
の仮想ＰＥに対応する仮想ＰＨデータ領域１４をＭｇ３
上にとり、その領域にＣ２０によって所要の仮想ＰＥの
分担するデータのロードを受け、仮想ＰＥの１つを選択
して、該仮想ＰＥに代わり、ＰＥ２による処理プログラ
ム１３の実行を開始する。
て制御プログラム１２が実行され、割当を受けた１以上
の仮想ＰＥに対応する仮想ＰＨデータ領域１４をＭｇ３
上にとり、その領域にＣ２０によって所要の仮想ＰＥの
分担するデータのロードを受け、仮想ＰＥの１つを選択
して、該仮想ＰＥに代わり、ＰＥ２による処理プログラ
ム１３の実行を開始する。
実行において、他の仮想ＰＥのＭＥにアクセスする命令
をフェッチした場合には、制御プログラム１２に制御を
移して、制御ブロック１１を参照して相手の仮想ＰＥア
ドレスをチェックする。
をフェッチした場合には、制御プログラム１２に制御を
移して、制御ブロック１１を参照して相手の仮想ＰＥア
ドレスをチェックする。
その結果、相手の仮想ＰＥが自身に割り当てられていた
場合には、自身のＭＢ２上の相手仮想ＰＥに対応する領
域にアクセスを実行する。
場合には、自身のＭＢ２上の相手仮想ＰＥに対応する領
域にアクセスを実行する。
又、相手の仮想ＰＥが自身に割り当てられていない場合
には、例えばＣ２０に要求を送り、Ｃ２０によって相手
仮想ＰＥを処理するの実ＰＥを決定し、ｃｐｓの指示に
よって、ＰＥ１間のアクセスパス又は聞４経出でアクセ
スを実行する。
には、例えばＣ２０に要求を送り、Ｃ２０によって相手
仮想ＰＥを処理するの実ＰＥを決定し、ｃｐｓの指示に
よって、ＰＥ１間のアクセスパス又は聞４経出でアクセ
スを実行する。
前記のようなＰＥアドレス変換によって仮想ＰＥの割当
が行われた場合には、実ＰＥ（０，０）には仮想ＰＥ（
０，Ｏ，Ｚ、 ｔ） 、（０，１６，Ｚ、 ｔ）、−＝
、 （１６，０，ｚ、 ｔ） 、 （１６，１６゜Ｚ
＋ Ｌ） 、’−’−’−’ 、実ＰＥ（０，１）には
仮想ＰＥ（０，１，ｚ、ｔ）、（０゜１７、ｚ、ｔ）、
−−−−−、（１６，１，ｚ、ｔ）、（１６，１７，ｚ
、ｔ）、−・−というように割り当てられる。
が行われた場合には、実ＰＥ（０，０）には仮想ＰＥ（
０，Ｏ，Ｚ、 ｔ） 、（０，１６，Ｚ、 ｔ）、−＝
、 （１６，０，ｚ、 ｔ） 、 （１６，１６゜Ｚ
＋ Ｌ） 、’−’−’−’ 、実ＰＥ（０，１）には
仮想ＰＥ（０，１，ｚ、ｔ）、（０゜１７、ｚ、ｔ）、
−−−−−、（１６，１，ｚ、ｔ）、（１６，１７，ｚ
、ｔ）、−・−というように割り当てられる。
従って、実ＰＲ（ｕ＋ｖ）が隣接する実ＰＥ（ｕ−１，
ｖ）、（ｕ＋ｌ＋ｖ）、（ｕ、ｖ−１）、（ｕ、ｖ＋１
）のＭＥにアクセスするパスを相互に持つように構成し
た場合には、仮想ＰＥアドレス（ＸｔＶ＋Ｚ＋Ｌ）にお
けるＸ及びｙ座標上で隣接する仮想ＰＥに対するアクセ
スは、この実装置のアクセスパスを使用して実行される
。
ｖ）、（ｕ＋ｌ＋ｖ）、（ｕ、ｖ−１）、（ｕ、ｖ＋１
）のＭＥにアクセスするパスを相互に持つように構成し
た場合には、仮想ＰＥアドレス（ＸｔＶ＋Ｚ＋Ｌ）にお
けるＸ及びｙ座標上で隣接する仮想ＰＥに対するアクセ
スは、この実装置のアクセスパスを使用して実行される
。
２及びｔ座標上で隣接する仮想ＰＥ間のアクセスは、す
べて各実ＰＥＩ内での肚アクセスとして処理されるので
、何れの隣接仮想ＰＥ間のアクセスも効率良く処理する
ことができる。 又、実システムでＰＥ間の直
接アクセスパスを設けない場合には、例えばＸ座標によ
って、例えば２５６個の実ＰＲに割り当てることにすれ
ば、Ｘ座標上で隣接する仮想ＰＥ間のアクセスのみがＣ
Ｍ４を経由して間接にアクセスされ、その他は各実ＰＥ
内でのＭＥアクセスとして処理される。
べて各実ＰＥＩ内での肚アクセスとして処理されるので
、何れの隣接仮想ＰＥ間のアクセスも効率良く処理する
ことができる。 又、実システムでＰＥ間の直
接アクセスパスを設けない場合には、例えばＸ座標によ
って、例えば２５６個の実ＰＲに割り当てることにすれ
ば、Ｘ座標上で隣接する仮想ＰＥ間のアクセスのみがＣ
Ｍ４を経由して間接にアクセスされ、その他は各実ＰＥ
内でのＭＥアクセスとして処理される。
各ＰＨ１において制御プログラム１２は、例えば適当な
実行時間を設定して、シミュレートする仮想ＰＨを該時
間ごとに順次切り換えて、各仮想ＰＥの処理を仮想的に
並行に進める。又は、各仮想ＰＥ間で処理の同期が必要
な場合には、他の仮想ＰＥの処理を待つ段階まで処理が
進んだところで、仮想ＰＥを切り換える。
実行時間を設定して、シミュレートする仮想ＰＨを該時
間ごとに順次切り換えて、各仮想ＰＥの処理を仮想的に
並行に進める。又は、各仮想ＰＥ間で処理の同期が必要
な場合には、他の仮想ＰＥの処理を待つ段階まで処理が
進んだところで、仮想ＰＥを切り換える。
（発明の効果〕
以上の説明から明らかなように、本発明によれば、計算
機システムのプログラミングで予定したシステム構成と
異なる処理装置数のシステムで、同じプログラムによる
並列処理を効率良く実行することができるので、処理の
経済性を改善するという著しい工業的効果がある。
機システムのプログラミングで予定したシステム構成と
異なる処理装置数のシステムで、同じプログラムによる
並列処理を効率良く実行することができるので、処理の
経済性を改善するという著しい工業的効果がある。
第１図は本発明の構成を示すブロック図、第２図は計算
機システムの一構成例ブロック図である。 図において、 １はＰＥ、 ２はＥＥ。 ３はＭＥ、 ４はＣＭ。 ５はＣＰ、 ６はＣＨＰ 。 １０はＰＥ割当部、 １１は制御ブロック、１２
は制御プログラム、 １３は処理プログラム、１４は仮
想ＰＲデータ領域 を示す。 特許出願人 工業技術院長 飯塚 幸三小キ四のＸ＋救
：とホ４フ′口・／力田亭 １ ぼ
機システムの一構成例ブロック図である。 図において、 １はＰＥ、 ２はＥＥ。 ３はＭＥ、 ４はＣＭ。 ５はＣＰ、 ６はＣＨＰ 。 １０はＰＥ割当部、 １１は制御ブロック、１２
は制御プログラム、 １３は処理プログラム、１４は仮
想ＰＲデータ領域 を示す。 特許出願人 工業技術院長 飯塚 幸三小キ四のＸ＋救
：とホ４フ′口・／力田亭 １ ぼ
Claims (1)
- 【特許請求の範囲】 それぞれローカル記憶装置を有する複数の仮想処理装置
と、 該仮想処理装置からアクセス可能な共用記憶装置を有し
、 該各仮想処理装置は隣接の仮想処理装置のローカル記憶
装置にアクセス可能にされた仮想計算機システムの、 該仮想処理装置によって並列に実行するように構成され
たプログラムを、 該仮想処理装置と異なる数の処理装置（１）を有する計
算機システムによって実行するに際し、該各処理装置（
１）に、前記仮想処理装置を割り当てるように、該処理
装置のアドレスと該仮想処理装置のアドレスとを、両ア
ドレス間の所定の変換によって対応付ける手段（１０、
１１）を設け、該各処理装置（１）は、割り当てられた
仮想処理装置による前記プログラムの実行を、シミュレ
ートするように構成されていることを特徴とする仮想情
報処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61229532A JPH0616279B2 (ja) | 1986-09-30 | 1986-09-30 | 仮想情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61229532A JPH0616279B2 (ja) | 1986-09-30 | 1986-09-30 | 仮想情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6385846A true JPS6385846A (ja) | 1988-04-16 |
| JPH0616279B2 JPH0616279B2 (ja) | 1994-03-02 |
Family
ID=16893642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61229532A Expired - Lifetime JPH0616279B2 (ja) | 1986-09-30 | 1986-09-30 | 仮想情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616279B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012511784A (ja) * | 2008-12-12 | 2012-05-24 | アマゾン テクノロジーズ インコーポレイテッド | プログラム実行状態の保存 |
| US8819106B1 (en) | 2008-12-12 | 2014-08-26 | Amazon Technologies, Inc. | Managing distributed execution of programs |
| US9329909B1 (en) | 2009-03-31 | 2016-05-03 | Amazon Technologies, Inc. | Dynamically modifying a cluster of computing nodes used for distributed execution of a program |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62264357A (ja) * | 1986-02-24 | 1987-11-17 | スインキング マシーンズ コーポレーション | 並列プロセツサ・アレイにおけるプロセツサ付加のシミユレ−シヨン方法 |
-
1986
- 1986-09-30 JP JP61229532A patent/JPH0616279B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62264357A (ja) * | 1986-02-24 | 1987-11-17 | スインキング マシーンズ コーポレーション | 並列プロセツサ・アレイにおけるプロセツサ付加のシミユレ−シヨン方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012511784A (ja) * | 2008-12-12 | 2012-05-24 | アマゾン テクノロジーズ インコーポレイテッド | プログラム実行状態の保存 |
| US8819106B1 (en) | 2008-12-12 | 2014-08-26 | Amazon Technologies, Inc. | Managing distributed execution of programs |
| US8935404B2 (en) | 2008-12-12 | 2015-01-13 | Amazon Technologies, Inc. | Saving program execution state |
| US9207975B2 (en) | 2008-12-12 | 2015-12-08 | Amazon Technologies, Inc. | Managing distributed execution of programs |
| US9826031B2 (en) | 2008-12-12 | 2017-11-21 | Amazon Technologies, Inc. | Managing distributed execution of programs |
| US11263084B2 (en) | 2008-12-12 | 2022-03-01 | Amazon Technologies, Inc. | Saving program execution state |
| US9329909B1 (en) | 2009-03-31 | 2016-05-03 | Amazon Technologies, Inc. | Dynamically modifying a cluster of computing nodes used for distributed execution of a program |
| US10873623B2 (en) | 2009-03-31 | 2020-12-22 | Amazon Technologies, Inc. | Dynamically modifying a cluster of computing nodes used for distributed execution of a program |
| US11425194B1 (en) | 2009-03-31 | 2022-08-23 | Amazon Technologies, Inc. | Dynamically modifying a cluster of computing nodes used for distributed execution of a program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0616279B2 (ja) | 1994-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884487B2 (ja) | コンピュータ装置の所定の周辺装置から外部のアプリケーションパッケージへ必要データを利用できるようにする方法およびデータ交換論理 | |
| JPH0131214B2 (ja) | ||
| Venkatadri et al. | A design methodology for fractal layout organization | |
| KR970008527B1 (ko) | 고급 인스트럭션 처리 장치 및 방법 | |
| US5295081A (en) | Concurrent interactive wire editing | |
| JPS6385846A (ja) | 仮想情報処理システム | |
| Siegel et al. | Control of a partitionable multimicroprocessor system | |
| KR100590764B1 (ko) | 멀티프로세서 시스템에서 스케줄러를 이용한 대규모데이터 처리 방법 | |
| JPH0713823A (ja) | 仮想計算機システムにおけるファイル資源管理方式 | |
| JP3304445B2 (ja) | プログラム生成処理装置 | |
| JPH05324430A (ja) | データ処理装置 | |
| Siegel et al. | Parallel memory system for a partitionable SIMD/MIMD machine | |
| JPH0416812B2 (ja) | ||
| JPS6275846A (ja) | 計算処理方式 | |
| JPH04273536A (ja) | 仮想計算機入出力装置制御方式 | |
| Siegel | PASM: A PARTITIONABLE SIMD/MIMD SYSTEM | |
| JP2764358B2 (ja) | データ駆動型情報処理装置 | |
| JPS6314255A (ja) | 仮想記憶の割当て制御方式 | |
| JPH08185384A (ja) | ロードモジュール割り当て方法および割り当て装置 | |
| Ozyurt | Real-time applications in multiprocessor systems. | |
| Al-Marzooq et al. | Program transformation in massively parallel systems | |
| JPH01163872A (ja) | 演算器自動割付け方法 | |
| JPH01169607A (ja) | プログラマブルコントローラ | |
| JPS59211161A (ja) | インタフエ−スｒａｍ | |
| JPS6345657A (ja) | 仮想計算機システムにおける仮想記憶制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |