JPS6381941A - Inspection device - Google Patents

Inspection device

Info

Publication number
JPS6381941A
JPS6381941A JP22605686A JP22605686A JPS6381941A JP S6381941 A JPS6381941 A JP S6381941A JP 22605686 A JP22605686 A JP 22605686A JP 22605686 A JP22605686 A JP 22605686A JP S6381941 A JPS6381941 A JP S6381941A
Authority
JP
Japan
Prior art keywords
semiconductor
stage
pressure
wafer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22605686A
Other languages
Japanese (ja)
Inventor
Tomoyasu Ito
智康 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22605686A priority Critical patent/JPS6381941A/en
Publication of JPS6381941A publication Critical patent/JPS6381941A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve reliability by installing a closed type vessel housing a stage supporting a wafer and a probe brought into contact with each electrode for a semiconductor chip while mounting a gas feeder feeding a high pressure gas into the vessel. CONSTITUTION:Probes set up to a probing card 5 are brought into contact with each electrode for a semiconductor chip formed onto a semiconductor wafer 1 forwarded up to a stage 2 through a loader section 3 from a wafer cassette 4 by properly moving the stage 2 in the upper and X and Y directions. Monitoring at that time is conducted through a microscope 7. An inert gas at high pressure is introduced into a high-pressure system vessel 8 from a high- pressure gas feeder 10, and pressure is applied to the semiconductor wafer 1 in the high-pressure system vessel 8 so as to be brought to the same conditions as the time of actual usage. Various tests of a semiconductor integrated circuit shaped into the semiconductor chip are performed under the state, and nondefective or defective semiconductor chips are discriminated on the basis of the result of the inspection.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体チップの良不良を判別する検査装置に
適用して特に有効な技術に関するもので、例えば、半導
体ウェハ内に形成された半導体チップの各電極に探針を
当接させて半導体集積回路の特性検査を行なう検査装置
に利用して有効な技術に関するものである。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a technique that is particularly effective when applied to an inspection device for determining whether semiconductor chips are good or bad. The present invention relates to a technique that is effective for use in an inspection device that inspects the characteristics of a semiconductor integrated circuit by bringing a probe into contact with each electrode of a chip.

[従来の技術] 半導体チップのプローブ検査装置については、例えば、
1985年12月に日経マグロウヒル社から発行された
「日経マイクロデバイス」第150頁に記載されている
。その概要は次のとおりである。
[Prior Art] Regarding probe inspection equipment for semiconductor chips, for example,
It is described on page 150 of "Nikkei Microdevices" published by Nikkei McGraw-Hill in December 1985. The outline is as follows.

第2図には従来の検査装置の一例(正面図)が示されて
いる。
FIG. 2 shows an example (front view) of a conventional inspection device.

同図において、1は半導体ウェハを表わし、この半導体
ウェハ1はステージ2上に支持されている。このステー
ジ2は図示しない駆動手段によって昇降できるように構
成されていると共に、X。
In the figure, 1 represents a semiconductor wafer, and this semiconductor wafer 1 is supported on a stage 2. This stage 2 is configured to be able to be moved up and down by a drive means (not shown), and is

Y方向に移動できるようになされている。また、ステー
ジ2の側方にはローダ部3が設けられ、図示しない搬送
手段によりこのローダ部3からステージ2まで半導体ウ
ェハ1を供給することができるようになっている。さら
に、ステージ2の側方には複数枚の半導体ウェハ1を多
段かつ所定の間隔を持って支持するウェハカセット4が
設けられている。そして1図示しない搬送手段によりこ
のウェハカセット4から半導体ウェハ1を1枚ずつロー
ダ部3へ供給することができるようになっている。
It is designed to be able to move in the Y direction. Further, a loader section 3 is provided on the side of the stage 2, and the semiconductor wafer 1 can be supplied from the loader section 3 to the stage 2 by a transport means (not shown). Further, on the side of the stage 2, a wafer cassette 4 is provided that supports a plurality of semiconductor wafers 1 in multiple stages at predetermined intervals. Semiconductor wafers 1 can be fed one by one from this wafer cassette 4 to the loader section 3 by a transport means (not shown).

一方、ステージ上方には、半導体ウェハ内に形成された
半導体チップの各電極に当接される多数の探針(プロー
ブ)5aを有するプローブカード5が設けられている。
On the other hand, above the stage, a probe card 5 is provided which has a large number of probes 5a that come into contact with each electrode of a semiconductor chip formed in a semiconductor wafer.

このプローブカード5はヘッド6の下部に取付けられて
いる。
This probe card 5 is attached to the lower part of the head 6.

また、プローブカード5の上方には顕微la6が設けら
れている。
Further, a microscope la6 is provided above the probe card 5.

なお、この検査装置においては、駆動手段等はステージ
2の下方に設けられている。
Note that in this inspection apparatus, driving means and the like are provided below the stage 2.

次に、このように構成された検査装置の作用を説明する
Next, the operation of the inspection device configured as described above will be explained.

ウェハカセット4からローダ部3を介してステージ2ま
で送られてきた半導体ウェハ1内の半導体チップの各電
極をステージ2の上昇およびそれのX、Y方向の移動に
よりプローブカード5に設けられた各探針5aに当接さ
せられる。そして、この状態で半導体チップ内に形成さ
れた半導体集積回路の各種の試験を行なう、そうして、
この検査結果に基づいて半導体チップの良不良を判別す
る。これらの操作は半導体ウェハ1内に形成された半導
体チップ全てについて行なわれる。
Each electrode of the semiconductor chip in the semiconductor wafer 1 sent from the wafer cassette 4 to the stage 2 via the loader section 3 is removed from each electrode provided on the probe card 5 by raising the stage 2 and moving it in the X and Y directions. It is brought into contact with the probe 5a. In this state, various tests are performed on the semiconductor integrated circuit formed within the semiconductor chip.
Based on this inspection result, it is determined whether the semiconductor chip is good or bad. These operations are performed on all semiconductor chips formed within the semiconductor wafer 1.

その後、全ての半導体チップの検査が終了した半導体ウ
ェハ1を図示しないアンローダ部を介して次工程に送る
Thereafter, the semiconductor wafer 1 on which all semiconductor chips have been inspected is sent to the next process via an unloader section (not shown).

[発明が解決しようとする問題点] ところで、従来のこのような検査装置では実際の使用条
件と同一の条件下で検査が行なえないという欠点がある
[Problems to be Solved by the Invention] However, such conventional inspection devices have a drawback in that inspection cannot be performed under the same conditions as actual usage conditions.

即ち、従来のこのような検査は常圧下で行なわれている
が、実際の製品では1例えば、半導体チップが樹脂から
なるパッケージに収容されるため、樹脂の効果に伴う収
縮によって半導体チップにストレスが加わる。そして、
このストレスは半導体集積回路のアクセスタイム等に影
響を与える。したがって、常圧下での検査を行なう従来
の検査装置にあっては製品特性を正確につかむことがで
きず、その結果、信頼性の高い検査を行なうことができ
なかった。
In other words, conventional inspections of this type are carried out under normal pressure, but in actual products, for example, semiconductor chips are housed in packages made of resin, so stress is applied to the semiconductor chips due to shrinkage caused by the effect of the resin. join. and,
This stress affects the access time and the like of the semiconductor integrated circuit. Therefore, conventional inspection apparatuses that perform inspections under normal pressure are unable to accurately determine product characteristics, and as a result, highly reliable inspections cannot be performed.

本発明は、かかる問題点に鑑みなされたもので、信頼性
の高い検査を行なうことができるIC検査装置を提供す
ることを目的とする。
The present invention was made in view of such problems, and an object of the present invention is to provide an IC testing device that can perform highly reliable testing.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

[問題点を解決するための手段] 本願において開示される発明のうち代表的なものの慨要
を説明すれば、下記のとおりである。
[Means for Solving the Problems] A summary of typical inventions disclosed in this application is as follows.

即ち、ウェハを支持するステージと半導体チップの各電
極に当接される探針とを収納する密閉型容器を設けると
共に、上記容器内に高圧ガスを供給するガス供給装置を
設けたものである。
That is, a closed container is provided that houses a stage that supports a wafer and a probe that contacts each electrode of a semiconductor chip, and a gas supply device that supplies high-pressure gas into the container is provided.

[作用] 上記した手段によれば、高圧ガス供給装置は、チップの
検査中に、高圧ガスを容器内に導いて半導体チップに圧
力をかけることで半導体チップを実使用と同一の条件下
で検査できるようにし、その結果、信頼性の高い検査を
行なうという上記目的が達成できる。
[Operation] According to the above-described means, the high-pressure gas supply device introduces high-pressure gas into the container and applies pressure to the semiconductor chip during chip inspection, thereby inspecting the semiconductor chip under the same conditions as in actual use. As a result, the above objective of performing highly reliable inspection can be achieved.

[実施例] 第1図には本発明に係る検査装置の一実施例の正面図が
示されている。
[Embodiment] FIG. 1 shows a front view of an embodiment of an inspection device according to the present invention.

この実施例の検査装置においては、半導体ウェハ1を支
持するステージ2と、この上方に配置されるプローブカ
ード5と、このプローブカード5を支持するテストヘッ
ド6とが高圧システム容器8内に設けられている。また
、この検査装置では、プローブカード5の上方に配置さ
れる顕微鏡7の下端部が高圧システム容器8内に臨むよ
うに構成されている。さらに、高圧システム容器8には
高圧ガス供給管9が連結され、さらに、高圧ガス供給管
9には高圧システム容器8の外側に設けられた高圧ガス
供給袋[10が連結されている。この点で実施例の検査
装置は、従来の検査装置と異なる。
In the inspection apparatus of this embodiment, a stage 2 that supports a semiconductor wafer 1, a probe card 5 disposed above the stage 2, and a test head 6 that supports the probe card 5 are provided in a high-pressure system container 8. ing. Furthermore, this inspection apparatus is configured such that the lower end of the microscope 7 disposed above the probe card 5 faces into the high-pressure system container 8 . Further, a high pressure gas supply pipe 9 is connected to the high pressure system container 8, and a high pressure gas supply bag [10] provided outside the high pressure system container 8 is further connected to the high pressure gas supply pipe 9. In this respect, the inspection apparatus of the embodiment differs from conventional inspection apparatuses.

その他の点は従来(第2図)の検査装置と同様であるの
で、従来のものと同一部材については同一符号を付して
その説明は省略する。
Other points are similar to the conventional inspection apparatus (FIG. 2), so the same members as those in the conventional apparatus are given the same reference numerals, and their explanations will be omitted.

次に、このように構成された検査装置の作用を説明する
Next, the operation of the inspection device configured as described above will be explained.

ウェハカセット4からローダ部3を介してステージ2ま
で送られてきた半導体ウェハ1上に形成された半導体チ
ップの各電極に、ステージ2を上方およびX、Y方向に
適宜移動させることにより、プローブカード5に設けら
れた探針を当接させる。
By appropriately moving the stage 2 upward and in the The probe provided at 5 is brought into contact with the probe.

このときの監視は顕微鏡7を通して行なう1次いで、高
圧ガス供給装置10から高圧の不活性ガスを高圧システ
ム容器8内に導入し、実使用時と同一の条件となるよう
に、高圧システム容器8内の半導体ウェハ1に圧力を加
える。なお、この高圧ガス供給装置10による高圧ガス
の導入は半導体ウェハ1をステージ2上に設置した直後
に行なっておいても良い、そして、この状態で半導体チ
ップ内に形成された半導体集積回路の各種の試験を行な
い、この検査結果に基づいて半導体チップの良不良を判
別する。これらの操作を半導体ウェハ1内に形成された
半導体チップ全てについて行なう。
Monitoring at this time is performed through the microscope 7.Next, high-pressure inert gas is introduced into the high-pressure system container 8 from the high-pressure gas supply device 10, and the inside of the high-pressure system container 8 is kept under the same conditions as in actual use. Pressure is applied to the semiconductor wafer 1. Note that the introduction of high-pressure gas by the high-pressure gas supply device 10 may be performed immediately after the semiconductor wafer 1 is placed on the stage 2, and in this state, various types of semiconductor integrated circuits formed in the semiconductor chip A test is conducted, and based on the test results, it is determined whether the semiconductor chip is good or bad. These operations are performed on all semiconductor chips formed within the semiconductor wafer 1.

そうして、全ての半導体チップの検査が終了したならば
、半導体ウェハ1を図示しないアンローダ部を介して次
主程に送る。
After all the semiconductor chips have been inspected, the semiconductor wafer 1 is sent to the next stage via an unloader section (not shown).

このように構成された実施例の検査装置によれば次のよ
うな効果を得ることができる。
According to the inspection apparatus of the embodiment configured as described above, the following effects can be obtained.

即ち、半導体ウェハ1上に形成された半導体チップの良
不良の検査を高圧条件下で行なうようにしているので、
半導体ウェハ1ひいては半導体チップを実使用時と同一
条件の下に置いた状態で検査できるという作用により、
信頼性の高い検査を行なうことが可能になるという効果
を得ることができる。
That is, since the semiconductor chips formed on the semiconductor wafer 1 are inspected for good or bad, under high pressure conditions,
Due to the ability to inspect the semiconductor wafer 1 and even the semiconductor chips under the same conditions as when they are actually used,
It is possible to obtain the effect that it becomes possible to conduct a highly reliable test.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない0例えば、ローダ部3およ
びウェハカセット4の設置空間も高圧システム容器内に
設けても良い。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. For example, the installation space for the loader section 3 and wafer cassette 4 may also be provided within the high-pressure system container.

[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.

即ち、半導体ウェハ上に形成された半導体チップの良不
良の検査を高圧条件下で行なうようにしているので、半
導体ウェハひいては半導体チップを実使用時と同一条件
の下に置いた状態で検査できるという作用により、信頼
性の高い検査を行なうことが可能になる。
In other words, since the quality of semiconductor chips formed on semiconductor wafers is inspected under high-pressure conditions, the semiconductor wafer and ultimately the semiconductor chips can be inspected under the same conditions as when they are actually used. This action makes it possible to perform highly reliable tests.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る検査装置の第1の実施例の正面図
、 第2図は従来の検査装置の正面図である。 1・・・・半導体ウェハ、2・・・・ステージ、3・・
・・ローダ部、4・・・・ウェハカセット、5・・・・
プローブカード、4・・・・顕微鏡。 第  2  図
FIG. 1 is a front view of a first embodiment of an inspection device according to the present invention, and FIG. 2 is a front view of a conventional inspection device. 1... Semiconductor wafer, 2... Stage, 3...
...Loader section, 4...Wafer cassette, 5...
Probe card, 4...Microscope. Figure 2

Claims (1)

【特許請求の範囲】 1、ステージ上に支持されたウェハ内の半導体チップの
良不良を判別する検査装置であって、上記半導体チップ
の各電極に当接される多数の探針を備えるものにおいて
、上記ステージおよび探針を収納する密閉型容器と、こ
の容器内に高圧ガスを供給するガス供給装置とを設けた
ことを特徴とする検査装置。 2、上記ガス供給装置からは不活性ガスが供給されるよ
うになっていることを特徴とする特許請求の範囲第1項
記載の検査装置。
[Scope of Claims] 1. An inspection device for determining whether a semiconductor chip in a wafer supported on a stage is good or bad, which includes a large number of probes that come into contact with each electrode of the semiconductor chip. An inspection device comprising: a closed container that houses the stage and the probe; and a gas supply device that supplies high-pressure gas into the container. 2. The inspection device according to claim 1, wherein an inert gas is supplied from the gas supply device.
JP22605686A 1986-09-26 1986-09-26 Inspection device Pending JPS6381941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22605686A JPS6381941A (en) 1986-09-26 1986-09-26 Inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22605686A JPS6381941A (en) 1986-09-26 1986-09-26 Inspection device

Publications (1)

Publication Number Publication Date
JPS6381941A true JPS6381941A (en) 1988-04-12

Family

ID=16839104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22605686A Pending JPS6381941A (en) 1986-09-26 1986-09-26 Inspection device

Country Status (1)

Country Link
JP (1) JPS6381941A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200616A (en) * 1990-12-20 1993-04-06 Shimadzu Corporation Environment controllable scanning probe microscope
JPH05347336A (en) * 1992-08-06 1993-12-27 Tokyo Electron Ltd Method of probing semiconductor wafer prober
US5278494A (en) * 1991-02-19 1994-01-11 Tokyo Electron Yamanashi Limited Wafer probing test machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200616A (en) * 1990-12-20 1993-04-06 Shimadzu Corporation Environment controllable scanning probe microscope
US5278494A (en) * 1991-02-19 1994-01-11 Tokyo Electron Yamanashi Limited Wafer probing test machine
JPH05347336A (en) * 1992-08-06 1993-12-27 Tokyo Electron Ltd Method of probing semiconductor wafer prober

Similar Documents

Publication Publication Date Title
JP2009510396A (en) Device and method for inspecting individualized dies
US7223616B2 (en) Test structures in unused areas of semiconductor integrated circuits and methods for designing the same
KR100487658B1 (en) Probe needle cleaning apparatus and the method
JPH07176575A (en) Method and apparatus for testing semiconductor device
US6380753B1 (en) Screening method of semiconductor device and apparatus thereof
US6515469B2 (en) Testing apparatus for semiconductor integrated circuits and a method for managing the same
JPS6381941A (en) Inspection device
KR100668133B1 (en) Method for burn-in test and measurement program for burn-in test
JPS6111465B2 (en)
JPS5821838A (en) Wafer test system
JP3169900B2 (en) Prober
JPS61152034A (en) Wafer prober
JPS63170933A (en) Wafer prober
KR20080054763A (en) Cleaning apparatus of semiconductor test equipment and method for cleaning thereof
KR100835467B1 (en) Air cleaning unit for probe card
JPH10275835A (en) Wafer test device
JPH0794559A (en) Prober
KR100934793B1 (en) Semiconductor device test method and apparatus and proper stress voltage detection method
JPH02272370A (en) Semiconductor checking device
JP2002124551A (en) Semiconductor sorting equipment and method
JP2000214218A (en) Ic test handling mechanism
JPH01171236A (en) Prober apparatus
JPS63198345A (en) Probe system
KR19980043645A (en) Test apparatus for semiconductor device
KR20080057097A (en) Mbt sorter with continuous loading port