JPS6381698A - サンプリングホ−ルド回路 - Google Patents

サンプリングホ−ルド回路

Info

Publication number
JPS6381698A
JPS6381698A JP61226487A JP22648786A JPS6381698A JP S6381698 A JPS6381698 A JP S6381698A JP 61226487 A JP61226487 A JP 61226487A JP 22648786 A JP22648786 A JP 22648786A JP S6381698 A JPS6381698 A JP S6381698A
Authority
JP
Japan
Prior art keywords
current
delayed
output
capacitor
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61226487A
Other languages
English (en)
Other versions
JPH0462440B2 (ja
Inventor
Hiroshi Nakamura
弘 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP61226487A priority Critical patent/JPS6381698A/ja
Publication of JPS6381698A publication Critical patent/JPS6381698A/ja
Publication of JPH0462440B2 publication Critical patent/JPH0462440B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサンプリングホールド回路に関する。
〔従来の技術〕
電圧又は電流のアナログ電気信号を分析処理する為に、
アナログ量をディジタル化するにはアナログ、ディジタ
ル変換器が用いられることは周知の通りである。この場
合、正確なA−D変換を高速、高分解能で行なうにはサ
ンプリングホールド回路が必要となる。
現在、一般的に採用されているサンプリングホールド回
路は、基本的には第7図に示すように、入力をホールド
(記憶)するためのコンデンサ2を有し、変化する入力
信号を、低出力抵抗増幅N’/r 4により信号に比例
した電圧(電位)となるようにする。サンプリングする
場合には、スイッチ6を閉(ON)にしてホールド用コ
ンデンサ2を充放電し、ホールドする場合には、スイッ
チ6を開(OF F)にして高入力低出力抵抗増幅器8
より、コンデンサ2に保持された電圧に比例した出力を
得るものである。
尚、図中、IOはスイッチ6のオンオフの時の過大過?
a電流を防ぎ据動電流を減衰するための抵抗である。
〔発明が解決しようとする問題点〕
高速、高分解能のA−D変換には高速サンプル高安定ホ
ールドが必要になるが第7図のような一般的な回路では
、抵抗10が一定ならば、高速サンプルにはコンデンサ
2の容量が小さく、高安定ホールドにはコンデンサ2の
容量を大きくしなければならないという相反する条件が
ある。しかも、ホールド中に増幅器4の出力が変化し、
サンプルが始まったとき、増幅器8の入力電圧との間に
大きな電位差が生じているので、増幅器4の出力電圧と
増幅器8の入力電圧とが抵抗lOを通して平衡するには
長い時間即ちアクイジションタイム(Acquigit
、ion Time)が必要で、平衡しないうちにホー
ルドすれば不正確な値をA−り変換することになる。こ
れは第8図に示すように抵抗10に流れる電流即ちコン
デンサ2の電圧を増@塁4の出力電圧に平衡させるため
に充放電するための電流12が、増幅器4の出力電圧1
6とコンデンサ2の電圧即ち増幅器8の入力電圧14と
が平衡に近づくに従って減少するためである。
入力電圧16がvlからv2に変化するときの上記抵抗
10に流れる電流即ちコンデンサ2を充放電する電流を
I とすると、 −(RC)t I  = (V2−Vl)/RXε   ・・・・■で
求めろことができる。
尚、εは自然対数の底(2,718・・・・)、Rは抵
抗10の値、Cはコンデンサ2の容量である。
ここでコンデンサ2を充放電するための電流の初期値(
V2−Vl)/Rが1/1000ICなる時間tを計算
すると、 (V 2−V 1 )/RXI/1000=(V 2−
V 1 )/R−(RC)t ×ε  ・・・・■ となる。
■式を0式に代入し、時間tを求めると、t″:i’t
cx (6,9・・・・)となる。
RCを充放電時定数7で表わすとコンデンサ2が平衡に
要する時間即ちアクイジションタイムは t≠77 となり、以外に大きな値となる。
次に、アクイジションタイム後の電圧駆動即ちサンプリ
ング動作について考察する。
増幅器4の出力が増幅器8の入力と平衡した後でも、増
幅器4の出力は当然変化し続ける。
増幅器4の出力と増幅器8の入力の関係を調べると、増
@64の出力が単位時間にXo ボルトの割合で変化し
ているとすると、抵抗IOに流れる電流■Xは次の式で
表すせる。ここで増幅器8の入力の変化も充放電により
単位時間にXo ボルトの割合で変化するものとし、抵
抗IOへの入力電圧をXとすると、IX=XXに れによる増幅器4の出力と増幅器8の入力との電位差V
は、 V=X−C−R 仮に C=50PF、R=50Ω。
X = 100 V /p see (スリューレート
)とすれば、電圧降下Voは V、=5X10  X5X10  XlXl0”6=5
X5X10= =2.5X 10−’ :0,25V となり、これはフルスケール1vの正弦波の約30MH
zにおける最大変化率(スリューレート)となり、無視
できない値となる。
上記の問題を解決するには、ホールド用コンデンサ2の
充放電を、平衡に近づくと充放電電流が減少する電圧駆
動ではなく、増幅器4の出力電圧と増幅器8の入力電圧
が平衡するまで、何等からのカーで電流を強制的に流し
ホールド用コンデンサ2を充放電させれば平衡に要する
時間即ちアクイジションタイムが短かくて済む。しかし
、この電流駆動方式を採用した場合、スイッチ6がオフ
になっている間のホールド中に充放電されるべき電荷即
ち、ホールド中に失われた電荷を次にサンプリングが始
まったときにいかに取り返すかが問題となる。
本発明は上記問題点を解決することを目的とするもので
ある。
〔問題点を解決する手段〕
上記目的を達成するため、本発明は入力電圧信号を所定
時間遅らせた微分化電流出力と、遅延させない微分化電
流出力の2種類に分け。
前記遅延された微分化電流出力を、ホールド中に失すれ
た電荷量の補償用としてホールド用コンデンサの充、放
電に使用し、前記遅延しない微分化電流出力を実時間で
の信号変化に追従する為に前記ホールド用コンデンサの
充、放電に使用するようにしたものである。
〔作用〕
サンプリング時、ホールド用コンデンサには、入力を微
分化した2種類の電流出力が強制的に流れ込み、電荷が
高速で蓄積される。
このコンデンサの立ち上りスピードは、従来の電圧駆動
の場合に比し、略7倍である。
遅延されていない電流出力は、実時間での入力信号の変
化に追従している。これに対して、所定時間遅延された
微分電流出力は、前のホールド時において失すれた電荷
量に対応している。ホールド用コンデンサに前のホール
ド時間中に失われた電荷が上記遅延された電流出力によ
って補償されると、所定のタイミングで遅延電流出力の
ホールドコンデンサへの供給が遮断される。このように
ホールド用コンデンサは、it電流駆動れることによっ
て高速で動作し、しかも、ホールド中に失われた電荷は
、遅延電流出力によって補償されるため正確に動作する
ものである。
〔実施例〕
以下に本発明の構成を添付図面に示す実施例を参照して
詳細に説明する。
まず1本発明の理解を容易にするため1本発明の要旨で
あるホールド用コンデンサの電流駆動の原理について第
4図及び第5図を参照して説明する。
第4図において、12は遅延回路、14は微分増幅器、
16は電圧・電流変換器、18はスイッチ手段、20は
ホールド用コンデンサ。
22は増幅器である。
入力電圧Viが時間tについて微分できるとすると。
Vi’=dVi/dt ・・・・■ と表わされる。
又、容量Cなるコンデンサに時間tにおける電流の強さ
1 r i(■r i= AiL)t で充、放電すると、充、放電された電荷の量Qは、 Q== 1 ? + 00(Q 0は初期値)となる。
コンデンサの電圧VOは、 Q Vo −−+、 Co =”とおけば、Q      
    Q となる。
ここで−に=上、ci==c0 。
(午=(世      ・・・・■ とおけば、上記■■■より V i = k Vo  となる。
すなわち、入力電圧を微分し、出力を電流の型で増幅で
きれば、この微分電流増幅器の能力の範囲内であれば、
抵抗、容量Cに関係なく、入力電圧Viを出力電圧Vo
 に正確に比例して出力でき、ホールドする場合は、電
流出力を停止すればホールドする。
しかし、ホールド中に停止した電流によりコンデンサに
充、放電されるべき電荷は、次のサンプリングのために
電流を流し始めても、もともと、微分、電流増幅器には
電荷を貯めることができないので1回復できない。リア
ルタイムで高速信号変化に追従するには、微分電流増幅
器が適している。しかるに、fl!圧駆動駆動合には、
ホールド中に失われた電荷は電圧の差で現れ、所定の時
間が必要であるけれども、自動的に平衡するのに対して
、電流駆動には失われた電荷をどのように回復するかの
特別の対策が必要になる。ホールド中に失われた電荷を
回復する対策として1本発明は、微分された入力電圧を
電流に変換する電圧電流変換増幅器16の入力信号を時
間Tdだけ遅延線等から成る遅延回路12で遅延させて
いる。但し、サンプリング時間をthとすると、Td≧
thである。
第5図において、明瞭に示されるように、スイッチ18
オフ即ち、ホールド中の入力電圧信号viは、Td遅延
されてvi′となり、次のスイッチオン即ち、サンプリ
ング時において、微分電流出力24としてコンデンサ2
0に供給される。この電流出力24によってコンデンサ
20は充、放電し、26のようにホールド中に現れた電
圧viと同じ電圧を出力する。
従って、リアルタイムの信号追従用即ち遅延させない微
分電流出力と、Tdだけ遅延させた。ホールド中に失わ
れた電荷回復用の微分1′!!流出力との2系統の信号
を用意し、それらの信号を加算すれば、電流駆動により
、高速。
正確に動作するサンプリングホールド回路を得ることが
できるものである。
第1図は本発明の好適な実施例を示し、30゜30aは
入力端、32は出力端、34.36は、入力電圧の単位
時間に変化する量に比例した電圧を出力する微分増幅器
である。38゜40は入力電圧に比例した電流を出力す
る増幅器から成る電圧電流変換器、42はホールド用コ
ンデンサ、44,46.48は電子的に制御可能なスイ
ッチ手段である650はゲイン+1の増幅器であり、出
力のオフセットやドリフト補正と上記微分増幅器34、
電圧電流変換器38、スイッチ44の遅延時間の補正を
行うためのものである。52は抵抗素子、54は遅延時
間Tdに設定されたディレィラインから成る遅延手段で
ある。56は増幅器である。前記微分増幅器34、電圧
電流変換器38及びスイッチ44の系統は実時間での入
力信号変化をコンデンサ42に充、放電するための回路
を構成し、微分増幅器36゜電圧電流変換器40、及び
スイッチ46の系統はホールド中に失われた電荷をコン
デンサ42に充、放電するための回路を構成している。
次に本実施例の作用について説明する。
第1図において、入力端30.30aに入力電圧信号V
INが供給されると、該入力電圧信号VINは、微分増
幅器34に供給され、該増幅器34は第2図に示すよう
に微分電圧信号P1を出力し、該微分電圧信号P1は、
電圧電流変換器38によって電流信号P2に変換される
一方、上記入力電圧信号VINは、遅延手段54によっ
て時間Td遅延された電圧信号Pdとなり、該電圧信号
Pdは微分増幅器36によって微分され、該微分電圧信
号P3は電圧電流変換器40によって電流信号P4に変
換される。第2図に示すようにスイッチ48がオフとな
り、スイッチ44がオフとなって。
ホールド状@ (No、1)となると、出力端32はホ
ールド電圧を出力する。次に、スイッチ44がオンとな
りサンプリング状5s(NO,l)となると、まず、時
間taにおいて。
電圧電流変換器38の電流P2’がコンデンサ42に供
給され、コンデンサ42が充電される。時間範囲taに
おいては、コンデンサ42は、ホールド中(HNo、1
)に失われた電荷を回復していない。スイッチ44オフ
後、時間Tdが経過したところで、スイッチ46がオン
となり1時間Td遅れた電流P4’が電圧電流変換器4
0からコンデンサ42に。
電圧電流変換器38の出力P2’に加算されて供給され
る。上記電流P2’は、コンデンサ42を入力電圧信号
の実時間での変化に追従させ、上記電流P4’は、荊の
ホールド中に失われた電荷量をコンデンサ42に回復さ
せるものである。スイッチ46のオンの時間は直前のス
イッチ44のオフ時間と同一に設定されている。コンデ
ンサ42は時間tbにおいて、ホールド中に失われた電
荷を回復し、その後は、スイッチ44がオフになるまで
電圧電流変換器38の出力電流P2’によって充I電さ
れる。
以上の要領によって、入力電圧信号は、電流駆動によっ
て高速、正確にサンプルホールドされる。
次に、第3図を参照して微分増幅器と電圧電流変換器の
一例を説明する。
図中、ブロック34は微分増幅器を構成し、ブロック3
8は電圧電流変換器を構成している。
DI、D2はダイオードであり、トランジスタQl、Q
2の温度補償とベース・エミッタ間の順方向飽和電圧の
補償を行っている。
RII、RI2はトランジスタQ1.Q2゜抵抗rl、
r2にアイドリング電流(無効電流)を流す為aアンペ
アの定電流を流しトランジスタQl、Q2にバイアスを
掛ける抵抗である。
CLは入力電圧を微分する為の微分量検出の為のコンデ
ンサー、CLI、CL2は、前記コンデンサCLよりか
なり大容量のコンデンサであり、抵抗rl、r2に流れ
るアイドリング電流が前記コンデンサCLにもれないよ
うに補償している。
■ボルト)が変化しない場合すなわち直流電圧の場合。
Ql、Q2に流れる電流(アイドリング電流)をIid
アンペアとすれば となる。
ここで入力電圧が毎秒Xボルトの割合で+側に変化する
時、Qlに流れる電流を■Ixアンペアとすれば となる。
しかし、Q2に流れる電流はIidのみである。よって
、PI点におけるCLに流れる電流は iアンペア        ・・・・・・■L のみである。
又、Q3に流れる電流を■IoQ3アンペアとすれば RLIX(■I x ) = RLI (I i d+
石う=RolX■IoQ3 ■Io Q3=”−”(I id十工)11(oI  
    CL ・・・・・・■ Q4に流九る電流を■IoQ4とすればRL2X I 
i d :R62X■l0Q4・・・・・・■ したがってIo アンペアは IO=■Io  Q3−■IOQ4・・・・・・■とな
り とすれば ■に■を代入すると RL2X  I  i  d  =RLIX  r  
i  d=Ro2x■IoQ4 = Ror x■IoQ4 ■に■と■′を代入すると Io  (出力電流)は入力電圧の変化率に比例する。
又入力電圧がe側に変化する場合はIo の極柱(電流
の流れる方向)が逆になるだけである。この様に出力を
電流の型で取り出すと。
増幅器及び変換器を複数個並列に接続出来各々の出力を
加算出来る。
尚、第6図に示すように、本回路の使用に際し、電圧出
力増幅器56の負荷に例えば全4a列型AD変換器等の
容量CADがある場合には、破線で囲まれた回路60を
追加し、スイッチ62.64をスイッチ44.46に準
じてオンオフすれば、入力容量CADによる増幅器56
の出力がひずまないようにすることができる。
尚、60.68は、電圧出力増幅ppP56と遅延時間
が同じの電圧出力増幅器、70.72は電圧電流変換器
である。
〔効果〕
本発明は上述の如く、ホールド用コンデン 。
すを電流駆動し、ホールド中に失われた電荷を入力微分
信号に対して所定時間遅らせた遅延電流によって補償す
るようにしたので、高速、高精度にサンプリングホール
ドさせることができる効果が存する。
【図面の簡単な説明】
第1図はブロック電子回路図、第2図はタイムチャート
、第3図は電子回路図、第4図はブロック電子回路図、
第5図は動作説明図、第6図はブロック電子回路図、第
7図は従来の技術を示すブロック電子回路図、第8図は
動作説明図である。 2・・・・コンデンサ、 4,8・・・・増幅器。 6・・・・スイッチ、  10・・・・抵抗、  12
・・・・遅延回路、  14・・・・微分増幅器、  
1G・・・・電圧電流変換器、  18・・・・スイッ
チ手段、 20・・・・コンデンサ、 22・・・・増
幅器、 24・・・・電流出力、  30,30a・・
・・入力端、 32・・・・出力端、  34.36・
・・・微分増幅器、  38.40・・・・電流電圧変
換器、 42・・・・ホールド用コンデンサ。 44.46.48・・・・スイッチ手段、50・・・・
増幅器、 52・・・・抵抗素子、 54・・・・遅延
手段、  62.64・・・・スイッチ。 66.68・・・・電圧出力増幅器、  70.72・
・・・電圧電流変換器

Claims (1)

    【特許請求の範囲】
  1. (1)入力電圧信号を、所定時間遅らせた微分化電流出
    力と、遅延させない微分化電流出力の2種類に分け、前
    記遅延された微分化電流出力を、ホールド中に失われた
    電荷量の補償用としてホールド用コンデンサの充、放電
    に使用し、前記遅延しない微分化電流出力を実時間での
    信号変化に追従する為に前記ホールド用コンデンサの充
    、放電に使用するようにしたことを特徴とするサンプリ
    ングホールド回路。
JP61226487A 1986-09-25 1986-09-25 サンプリングホ−ルド回路 Granted JPS6381698A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61226487A JPS6381698A (ja) 1986-09-25 1986-09-25 サンプリングホ−ルド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226487A JPS6381698A (ja) 1986-09-25 1986-09-25 サンプリングホ−ルド回路

Publications (2)

Publication Number Publication Date
JPS6381698A true JPS6381698A (ja) 1988-04-12
JPH0462440B2 JPH0462440B2 (ja) 1992-10-06

Family

ID=16845869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226487A Granted JPS6381698A (ja) 1986-09-25 1986-09-25 サンプリングホ−ルド回路

Country Status (1)

Country Link
JP (1) JPS6381698A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279299A (ja) * 1988-08-08 1990-03-19 Tektronix Inc 高速信号処理回路及びサンプル・ホールド回路
JP2008042890A (ja) * 2006-06-20 2008-02-21 Matsushita Electric Ind Co Ltd パルス変調回路及びパルス変調方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279299A (ja) * 1988-08-08 1990-03-19 Tektronix Inc 高速信号処理回路及びサンプル・ホールド回路
JP2008042890A (ja) * 2006-06-20 2008-02-21 Matsushita Electric Ind Co Ltd パルス変調回路及びパルス変調方法

Also Published As

Publication number Publication date
JPH0462440B2 (ja) 1992-10-06

Similar Documents

Publication Publication Date Title
US3667055A (en) Integrating network using at least one d-c amplifier
US4082998A (en) Dual slope integration circuit
US4751468A (en) Tracking sample and hold phase detector
CA1144244A (en) Auto-zero amplifier circuit with wide dynamic range
US6750796B1 (en) Low noise correlated double sampling modulation system
US4604584A (en) Switched capacitor precision difference amplifier
CN103441764B (zh) 一种电流频率转换电路
US4396890A (en) Variable gain amplifier
US6812769B1 (en) Switched charge multiplier-divider
US3691405A (en) Thermocouple response time compensation circuit arrangement
JPS5920987B2 (ja) 倍率可変のデイジタル型電圧計
US3943506A (en) Multiple ramp digitisers
JPS6381698A (ja) サンプリングホ−ルド回路
US7075475B1 (en) Correlated double sampling modulation system with reduced latency of reference to input
US6597299B1 (en) Compensation techniques for electronic circuits
US4694277A (en) A/D converter
US3312894A (en) System for measuring a characteristic of an electrical pulse
Weng Ultrafast, high precision gated integrator
USRE28579E (en) Integrating network using at least one D-C amplifier
SU896633A1 (ru) Аналоговый интегратор
SU924719A1 (ru) Развертывающий операционный усилитель
JP2587173Y2 (ja) 電流レンジ付定電流発生装置
JP2003035732A (ja) 微少容量測定方法及び微少容量測定回路
KR970000905B1 (ko) 위상차 측정 시스템
Sugiyama et al. Pulsewidth modulation DC potentiometer