JPH0462440B2 - - Google Patents

Info

Publication number
JPH0462440B2
JPH0462440B2 JP61226487A JP22648786A JPH0462440B2 JP H0462440 B2 JPH0462440 B2 JP H0462440B2 JP 61226487 A JP61226487 A JP 61226487A JP 22648786 A JP22648786 A JP 22648786A JP H0462440 B2 JPH0462440 B2 JP H0462440B2
Authority
JP
Japan
Prior art keywords
current
voltage
capacitor
output
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61226487A
Other languages
English (en)
Other versions
JPS6381698A (ja
Inventor
Hiroshi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP61226487A priority Critical patent/JPS6381698A/ja
Publication of JPS6381698A publication Critical patent/JPS6381698A/ja
Publication of JPH0462440B2 publication Critical patent/JPH0462440B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサンプリングホールド回路に関する。
〔従来の技術〕
電圧又は電流のアナログ電気信号を分析処理す
る為に、アナログ量をデイジタル化するにはアナ
ログ、デイジタル変換器が用いられることは周知
の通りである。この場合、正確なA−D変換の高
速、高分解能で行なうにはサンプリングホールド
回路が必要となる。
現在、一般的に採用されているサンプリングホ
ールド回路は、基本的には第7図に示すように、
入力をホールド(記憶)するためのコンデンサ2
を有し、変化する入力信号を、低出力抵抗増幅器
4により信号に比例した電圧(電位)となるよう
にする。サンプリングする場合には、スイツチ6
を閉(ON)にしてホールド用コンデンサ2を充
放電し、ホールドする場合には、スイツチ6を開
(OFF)にして高入力低出力抵抗増幅器8より、
コンデンサ2に保持された電圧に比例した出力を
得るものである。
尚、図中、10はスイツチ6のオンオフの時の
過大渦渡電流を防ぎ振動電流を減衰するための抵
抗である。
〔発明が解決しようとする問題点〕
高速、高分解能のA−D変換には高速サンプル
高安定ホールドが必要になるが第7図のような一
般的な回路では、抵抗10が一定ならば、高速サ
ンプルにはコンデンサ2の容量が小さく、高安定
ホールドにはコンデンサ2の容量を大きくしなけ
ればならないという相反する条件がある。しか
も、ホールド中に増幅器4の出力が変化し、サン
プルが始まつたとき、増幅器8の入力電圧との間
に大きな電位差が生じているので、増幅器4の出
力電圧と増幅器8の入力電圧とが抵抗10を通し
て平衡するには長い時間即ちアクイジシヨンタイ
ム(Acquisition Time)が必要で、平衡しない
うちにホールドすれば不正確な値をA−D変換す
ることになる。これは第8図に示すように抵抗1
0に流れる電流即ちコンデンサ2の電圧を増幅器
4の出力電圧に平衡させるために充放電するため
の電流12が、増幅器4の出力電圧16とコンデ
ンサ2の電圧即ち増幅器8の入力電圧14とが平
衡に近づくに従つて減少するためである。
入力電圧16がV1からV2に変化するときの上
記抵抗10に流れる電流即ちコンデンサ2を充放
電する電流をIとすると、 I=(V2−V1)/R×ε-(RC)t …… で求めることができる。
尚、εは自然対数の底(2.718…)、Rは抵抗1
0の値、Cはコンデンサ2の容量である。
ここでコンデンサ2を充放電するための電流の
初期値(V2−V1)/Rが1/1000になる時間tを
計算すると、 (V2−V1)/R×1/1000 =(V2−V1)/R×ε-(RC)t …… となる。
式を式に代入し、時間tを求めると、t≒
RC×(6.9…)となる。
RCを充放電時特定数τで表わすとコンデンサ
2が平衡に要する時間即ちアクイジシヨンタイム
は、t≒7τとなり、以外に大きな値となる。
次に、アクイジシヨンタイム後の電圧駆動即ち
サンプリング動作について考察する。
増幅器4の出力が増幅器8の入力と平衡した後
でも、増幅器4の出力は当然変化し続ける。増幅
器4の出力と増幅器8の入力の関係を調べると、
増幅器4の出力が単位時間にX0ボルトの割合で
変化しているとすると、抵抗10に流れる電流
IXは次の式で表わせる。ここで増幅器8の入力
の変化も充放電により単位時間にX0ボルトの割
合で変化するものとし、抵抗10への入力と電圧
をXとすると、 IX=X×C これにより増幅器4の出力と増幅器8の入力と
の電位差Vは、 V=X・C・R 仮に C=50PF、R=50Ω、 X=100V/μsec(スリユーレート) とすれば、電圧降下VDは VD=5×10-11×5×101×1×102+6 =5×5×10-2=2.5×10-1=0.25V となり、これはフルスケール1Vの正弦波の約
30MHzにおける最大変化率(スリユーレート)と
なり、無視できない値となる。
上記の問題点を解決するには、ホールド用コン
デンサ2の充放電を、平衡に近づくと充放電電流
が減少する電圧駆動ではなく、増幅器4の出力電
圧と増幅器8の入力電圧が平衡するまで、何等か
らの方法で電流を強制的に流し、ホールド用コン
デンサ2を充放電させれば平衡に要する時間即ち
アクイジシヨンタイムが短かくて済む。しかし、
この電流駆動方式を採用した場合、スイツチ6が
オフになつている間のホールド中に充放電される
べき電荷即ち、ホールド中に失われた電荷を次に
サンプリングが始まつたときにいかに取り返すか
が問題となる。
本発明は上記問題点を解決することを目的とす
るものである。
〔問題点を解決する手段〕
上記目的を達成するため、本発明は入力電圧信
号を所定時間遅らせた微分化電流出力と、遅延さ
せない微分化電流出力の2種類に分け、前記遅延
された微分化電流出力を、ホールド中に失われた
電荷量の補償用としてホールド用コンデンサの
充、放電に使用し、前記遅延しない微分化電流出
力を実時間での信号変化に追従する為に前記ホー
ルド用コンデンサの充、放電に使用するようにし
たものである。
〔作用〕
サンプリング時、ホールド用コンデンサには、
入力を微分化した2種類の電流出力を強制的に流
れ込み、電荷が高速で蓄積される。このコンデン
サの立ち上りスピードは、従来の電圧駆動の場合
に比し、略7倍である。
遅延されていない電流出力は、実時間での入力
信号の変化に追従している。これに対して、所定
時間遅延された微分電流出力は、前のホールド時
において失われた電荷量に対応している。ホール
ド用コンデンサに前のホールド時間中に失われた
電荷が上記遅延された電流出力によつて補償され
ると、所定のタイミングで遅延電流出力のホール
ドコンデンサへの供給が遮断される。このように
ホールド用コンデンサは、電流駆動されることに
よつて高速で動作し、しかも、ホールド中に失わ
れた電荷は、遅延電流出力によつて補償されるた
め正確に動作するものである。
〔実施例〕
以下に本発明の構成を添付図面に示す実施例を
参照して詳細に説明する。
まず、本発明の理解を容易にするため、本発明
の要旨であるホールド用コンデンサの電流駆動の
原理について第4図及び第5図を参照して説明す
る。
第4図において、12は遅延回路、14は微分
増幅器、16は電圧・電流変換器、18はスイツ
チ手段、20はホールド用コンデンサ、22は増
幅器である。
入力電圧Viが時間tについて微分できるとす
ると、 Vi′=dVi/dt Vi=∫dVi/dt+Ci(Ciは初期電圧値) …… と表わされる。
又、容量Cなるコンデンサに時間tにおける電
流の強さI′i(I′i=dIi/dtで充、放電すると、充、
放 電された電荷の量Qは、 Q=∫dIi/dt+Q0(Q0は初期値) となる。
コンデンサ電圧V0は、V0=Q/C、C0=Q0/Cとお けば V0=1/C∫dIi/dt+C0(初期値) …… となる。
ここで、k=1/C、Ci=C0、 ∫dVi/dt=∫dIi/dt …… とおけば、上記、、よりVi=kV0となる。
すなわち、入力電圧を微分し、出力を電流の型
で増幅できれば、その微分電流増幅器の能力の範
囲内であれば、抵抗、容量Cに関係なく、入力電
圧Viを出力電圧V0に正確に比例して出力でき、
ホールドする場合は、電流出力を停止すればホー
ルドする。
しかし、ホールド中に停止した電流によりコン
デンサに充、放電されるべき電荷は、次のサンプ
リングのために電流を流し始めても、もともと、
微分、電流増幅器には電荷を貯めるこどができな
いので、回復できない。リアルタイムで高速信号
変化に追従するには、微分電流増幅器が適してい
る。しかるに、電圧駆動の場合には、ホールド中
に失われた電荷は電圧の差で現れ、所定の時間が
必要であるけれども、自動的に平衡するのに対し
て、電流駆動には失われた電荷をどのように回復
するかの特別の対策が必要になる。ホールド中に
失われた電荷を回復する対策として、本発明は、
微分された入力電圧に電流に変換する電圧電流変
換増幅器16の入力信号を時間Tdだけ遅延線等
から成る遅延回路12で遅延させている。但し、
サンプリング時間をthとすると、Td≧thである。
第5図において、明瞭に示されるように、スイ
ツチ18オフ即ち、ホールド中の入力電圧信号vi
は、Td遅延されてvi′となり、次のスイツチオン
即ち、サンプリング時において、微分電流出力2
4としてコンデンサ20に供給される。この電流
出力24によつてコンデンサ20は充、放電し、
26のようにホールド中に現れた電圧viと同じ電
圧を出力する。
従つて、リアルタイムの信号追従用即ち遅延さ
せない微分電流出力と、Tdだけ遅延させた、ホ
ールド中に失われた電荷回復用の微分電流出力と
の2系統の信号を用意し、それらの信号を加算す
れば、電流駆動により、高速、正確に動作するサ
ンプリングホールド回路を得ることができるもの
である。
第1図は本発明の好適な実施例を示し、30,
30aは入力端、32は出力端、34,36は、
入力電圧の単位時間に変化する量に比例した電圧
を出力する微分増幅器である。38,40は入力
電圧に比例した電流を出力する増幅器から成る電
圧電流変換器、42はホールド用コンデンサ、4
4,46,48は電子的に制御可能なスイツチ手
段である。50はゲイン+1の増幅器であり、出
力のオフセツトやドリフト補正と上記微分増幅器
34、電圧電流変換器38、スイツチ44の遅延
時間の補正を行うためのものである。52は抵抗
素子、54は遅延時間Tdに設定されたデイレイ
ラインから成る遅延手段である。56は増幅器で
ある。前記微分増幅器34、電圧電流変換器38
及びスイツチ44の系統は実時間での入力信号変
化をコンデンサ42に充、放電するための回路を
構成し、微分増幅器36、電圧電流変換器40、
及びスイツチ46の系統はホールド中に失われた
電荷をコンデンサ42に充、放電するための回路
を構成している。
次に本実施例の作用について説明する。
第1図において、入力端30,30aに入力電
圧信号VINが供給されると、該入力電圧信号
VINは、微分増幅器34に供給され、該増幅器
34は第2図に示すように微分電圧信号P1を出
力し、該微分電圧信号P1は、電圧電流変換器3
8によつて電流信号P2に変換される。
一方、上記入力電圧信号VINは、遅延手段5
4によつて時間Td遅延された電圧信号Pdとな
り、該電圧信号Pdは微分増幅器36によつて微
分され、該微分電圧信号P3は電圧電流変換器4
0によつて電流信号P4に変換される。第2図に
示すようにスイツチ48がオフとなり、スイツチ
44がオフとなつて、ホールド状態(No.1)とな
ると、出力端32はホールド電圧を出力する。次
に、スイツチ44がオンとなりサンプリング状態
S(No.1)となると、まず、時間taにおいて、電
圧電流変換器38の電流P2′がコンデンサ42
に供給され、コンデンサ42が充電される。時間
範囲taにおいては、コンデンサ42は、ホールド
中(HNo.1)に失われた電荷を回復していない。
スイツチ44オフ後、時間Tdが経過したところ
で、スイツチ46がオンとなり、時間Td遅れた
電流P4′が電圧電流変換器40からコンデンサ
42に、電圧電流変換器38の出力P2′に加算
されて供給される。上記電流P2′は、コンデン
サ42を入力電圧信号の実時間での変化に追従さ
せ、上記電流P4′は、前のホールド中に失われ
た電荷量をコンデンサ42に回復させるものであ
る。スイツチ46のオンの時間は直前のスイツチ
44のオフ時間と同一に設定されている。コンデ
ンサ42は時間tbにおいて、ホールド中に失われ
た電荷を回復し、その御は、スイツチ44がオフ
になるまで電圧電流変換器38の出力電流P2′
によつて充電される。
以上の要領によつて、入力電圧信号は、電流駆
動によつて高速、正確にサンプルホールドされ
る。
次に、第3図を参照して微分増幅器と電圧電流
変換器の一例を説明する。
図中、ブロツク34は微分増幅器を構成し、ブ
ロツク38は電圧電流変換器を構成している。
D1,D2はダイオードであり、トランジスタ
Q1,Q2の温度補償とベース・エミツタ間の順
方向飽和電圧の補償を行つている。
RI1,RI2はトランジスタQ1,Q2、抵抗
r1,r2にアイドリング電流(無効電流)を流
す為aアンペアの定電流を流しトランジスタQ
1,Q2にバイアスを掛ける抵抗である。
CLは入力電圧を微分する為の微分量検出の為
のコンデンサー、CL1,CL2は、前記コンデン
サCLよりかなり大容量のコンデンサであり、抵
抗r1,r2に流れるアイドリング電流が前記コ
ンデンサCLにもれないように補償している。
今、D1,D2、RI1,RI2にaアンペアな
る定電流を流し、入力電圧(INPUT、Vボル
ト)が変化しない場合すなわち電流電圧の場合、 Q1,Q2に流れる電流(アイドリング電流)
をIidアンペアとすれば Iid=r1+r2/RI1+RI2×a …… となる。
ここで入力電圧が毎秒Xボルトの割合で+側に
変化する時、Q1に流れる電流をIxアンペアと
すれば Ix=Iid+Xボルト/CLフアラツド …… となる。
しかし、Q2に流れる電流はIidのみである。
よつて、PI点におけるCLに流れる電流は X/CLアンペア …… のみである。
又、Q3に流れる電流をI0Q3アンペアとす
れば RL1x(Ix)=RL1(Iid+X/CL) =RO1×I0Q3 I0Q3=RL1/RO1(Iid+X/CL) …… Q4に流れる電流をI0Q4とすれば RL2×Iid=RO2×I0Q4 …… したがつてI0アンペアは I0=I0Q3−I0Q4 ……となり RL1=RL2 RO1=RO2 とすれば にを代入すると RL2×Iid=RL1×Iid=RO2×I0Q4 =RO1×I0Q4 I0O4=RL1/RO1×Iid ……′ にと′を代入すると I0=RL1/RO1(Iid+X/CL)−RL1/RO1×Iid =RL1/RO1×X/CL となりRL1/RO1、CLは固定すると、 I0(出力電流)は入力電圧の変化率に比例する。
又入力電圧が側に変化する場合はI0の極柱
(電流の流れる方向)が逆になるだけである。こ
の様に出力を電流の型で取り出すと、増幅器及び
変換器を複数個並列に接続出来各々の出力を加算
出来る。
尚、第6図に示すように、本回路の使用に際
し、電圧出力増幅器56の負荷に例えば全並列型
AD変換器等の容量CADがある場合には、破線で
囲まれた回路60を追加し、スイツチ62,64
をスイツチ44,46に準じてオンオフすれば、
入力容量CADによる増幅器56の出力がひずま
ないようにすることができる。
尚、60,68は、電圧出力増幅器56と遅延
時間が同じの電圧出力増幅器、70,72は電圧
電流変換器である。
〔効果〕 本発明は上述の如く、ホールド用コンデンサを
電流駆動し、ホールド中に失われた電荷を入力微
分信号に対して所定時間遅らせた遅延電流によつ
て補償するようにしたので、高速、高精度にサン
プリングホールドさせることができる効果が存す
る。
【図面の簡単な説明】
第1図はブロツク電子回路図、第2図はタイム
チヤート、第3図は電子回路図、第4図はブロツ
ク電子回路図、第5図は動作説明図、第6図はブ
ロツク電子回路図、第7図は従来の技術を示すブ
ロツク電子回路図、第8図は動作説明図である。 2……コンデンサ、4,8……増幅器、6……
スイツチ、10……抵抗、12……遅延回路、1
4……微分増幅器、16……電圧電流変換器、1
8……スイツチ手段、20……コンデンサ、22
……増幅器、24……電流出力、30,30a…
…入力端、32……出力端、34,36……微分
増幅器、38,40……電流電圧変換器、42…
…ホールド用コンデンサ、44,46,48……
スイツチ手段、50……増幅器、52……抵抗素
子、54……遅延手段、62,64……スイツ
チ、66,68……電圧出力増幅器、70,72
……電圧電流変換器。

Claims (1)

    【特許請求の範囲】
  1. 1 入力電圧信号を、所定時間遅らせた微分化電
    流出力と、遅延させない微分化電流出力の2種類
    に分け、前記遅延された微分化電流出力を、ホー
    ルド中に失われた電荷量の補償用としてホールド
    用コンデンサの充、放電に使用し、前記遅延しな
    い微分化電流出力を実時間での信号変化に追従す
    る為に前記ホールド用コンデンサの充、放電に使
    用するようにしたことを特徴とするサンプリング
    ホールド回路。
JP61226487A 1986-09-25 1986-09-25 サンプリングホ−ルド回路 Granted JPS6381698A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61226487A JPS6381698A (ja) 1986-09-25 1986-09-25 サンプリングホ−ルド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226487A JPS6381698A (ja) 1986-09-25 1986-09-25 サンプリングホ−ルド回路

Publications (2)

Publication Number Publication Date
JPS6381698A JPS6381698A (ja) 1988-04-12
JPH0462440B2 true JPH0462440B2 (ja) 1992-10-06

Family

ID=16845869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226487A Granted JPS6381698A (ja) 1986-09-25 1986-09-25 サンプリングホ−ルド回路

Country Status (1)

Country Link
JP (1) JPS6381698A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885545A (en) * 1988-08-08 1989-12-05 Tektronix, Inc. High speed circuit with supporting auxiliary circuit
JP4982260B2 (ja) * 2006-06-20 2012-07-25 パナソニック株式会社 パルス変調回路

Also Published As

Publication number Publication date
JPS6381698A (ja) 1988-04-12

Similar Documents

Publication Publication Date Title
US4082998A (en) Dual slope integration circuit
US4751468A (en) Tracking sample and hold phase detector
US4357600A (en) Multislope converter and conversion technique
US6750796B1 (en) Low noise correlated double sampling modulation system
US4604584A (en) Switched capacitor precision difference amplifier
USRE34899E (en) Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset
US3505598A (en) Pulse measuring system
EP0015554A1 (en) Comparator circuit
US3906486A (en) Bipolar dual-ramp analog-to-digital converter
JP2001320250A (ja) オフセット補正回路、オフセット補正電圧生成回路、および積算回路
JPH0462440B2 (ja)
US4694277A (en) A/D converter
US3971015A (en) Recirculating type analog to digital converter
US4074257A (en) Auto-polarity dual ramp analog to digital converter
US4503467A (en) Analog-digital converting apparatus
US3312894A (en) System for measuring a characteristic of an electrical pulse
US4058808A (en) High performance analog to digital converter for integrated circuits
JPH0611469Y2 (ja) プローブ周波数特性補償装置
EP0113975B2 (en) Controllable sweep generator
DE3525070A1 (de) Magnetfeldsensor
EP0238646A1 (en) DOUBLE-FLANGE CONVERTER WITH LARGE APPLICABLE INTEGRATOR VARIATION.
US3999128A (en) Time interval measurement method and apparatus
SU999155A1 (ru) Устройство дл измерени амплитуды высокочастотных сигналов
US4266147A (en) Circuit arrangement for forming a speed-proportional output voltage from a speed-proportional pulse sequence
JPH0337200Y2 (ja)