JPS6381541A - Check system for program sequence - Google Patents

Check system for program sequence

Info

Publication number
JPS6381541A
JPS6381541A JP61226679A JP22667986A JPS6381541A JP S6381541 A JPS6381541 A JP S6381541A JP 61226679 A JP61226679 A JP 61226679A JP 22667986 A JP22667986 A JP 22667986A JP S6381541 A JPS6381541 A JP S6381541A
Authority
JP
Japan
Prior art keywords
subroutine
route
flag
program
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61226679A
Other languages
Japanese (ja)
Inventor
Seiichi Hiraoka
精一 平岡
Osamu Tanaka
收 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61226679A priority Critical patent/JPS6381541A/en
Publication of JPS6381541A publication Critical patent/JPS6381541A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To detect malfunction before the execution of processing by generating a prescribed route flag and a route code in response to the program processing such as the program to be executed next being a process or a subroutine and collating the route flag and the route code so as to check the sequence. CONSTITUTION:When the next stage is a process, a serial ID part 12 of the route flag is modified to generate a new serial ID part 15 thereby generating the route flag. Moreover, when the next stage is a subroutine, the subroutine code is set to a subroutine ID part 14 of the route flag. In this case, the serial ID parts 12, 15 are unchanged. If an error takes place in the program sequence, since the storage location of the route flag is constant independently of the process, an erroneous route flag 18 is to be generated. In checking the program sequence, the process references the serial ID part 12 of the route flag and the subroutine references the subroutine ID part 11 and the result is collated with the route code 13 given to each process and subroutine.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプログラムの暴走による誤動作、
データ破壊を防ぐためのマイクロプログラムシーケンス
チェック方式に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] This invention is directed to malfunctions caused by runaway microprograms,
This paper relates to a microprogram sequence check method to prevent data corruption.

〔従来の技術〕[Conventional technology]

従来マイクロプログラムシーケンスのチェック方式とし
ては次に掲げる2つの方式があった。
Conventionally, there have been two methods for checking microprogram sequences:

1つはマイクロプログラムの実行結果をステータスない
しはフラグ情報として用い、このステータスないしはフ
ラグ情報を基にして実行中の誤動作を検出する。
One is to use the execution result of a microprogram as status or flag information, and detect malfunctions during execution based on this status or flag information.

もう一つはマイクロプログラムを格納しているROMか
らプログラムを読み出す時パリティチェック等を行い、
マイクロプログラムの異常を検出する。
The other is to perform a parity check etc. when reading the program from the ROM that stores the microprogram.
Detects microprogram abnormalities.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら従来のプログラムシーケンスのチェック方
式は、誤動作の検出が処理の実行後であり、無駄な実行
が行われることになって効率が良くない問題点があった
However, in conventional program sequence checking methods, malfunctions are detected after the processing has been executed, resulting in unnecessary execution and low efficiency.

またパリティチェック等を行うには別のハードウェアを
必要とするなどの問題点があった。
Another problem is that separate hardware is required to perform parity checks and the like.

この発明は上記のような問題点を解消するためになされ
たもので、ハードウェアを増設することなく、処理の実
行前に誤動作を検知するプログラムのシーケンスチェッ
ク方式を得ることを目的としている。
The present invention has been made to solve the above-mentioned problems, and aims to provide a program sequence check method that detects malfunctions before execution of processing without adding hardware.

〔問題点を解決するための手段〕[Means for solving problems]

このためこの発明は、次に実行すべきプログラムがプロ
セスかサブルーチンか等プログラムの処理に応じた所定
のルートフラグとルートコードを生成し、この生成した
ルートフラグとルートコードを照合してシーケンスのチ
ェックを行うことを特徴とするものである。
For this reason, the present invention generates a predetermined route flag and route code depending on the processing of the program, such as whether the program to be executed next is a process or a subroutine, and checks the sequence by comparing the generated route flag and route code. It is characterized by performing the following.

〔作用〕[Effect]

この発明においては、プログラムの処理に応じた所定の
ルートフラグとルートコードを生成する。
In this invention, a predetermined route flag and route code are generated according to the processing of the program.

そして、この生成したルートフラグとルートコードを照
合してプログラムのシーケンスチェックを行う。
Then, the generated route flag is compared with the route code to perform a program sequence check.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例を図について説明する。示温
ωは本発明の一実施例を示す構成図で、図において11
は処理開始時点におけるシーケンスチェックを行うだめ
のルートフラグのサブルーチンID部、12は処理開始
時点におけるシーケンスチェックを行うためのルートフ
ラグのシリアルID部、13はシーケンスチェックを行
うために各プロセスにつけられたルー)コ−1’、14
は処理終了時点におけるルートフラグのサブルーチンI
D部、15は処理終了時点におけるルートフラグのシリ
アルID部、16はマイクロプログラムの各プロセス、
17はサブルーチン、18はサブルーチンID部14と
シリアルID部15から成るルートフラグである。
An embodiment of the present invention will be described below with reference to the drawings. Temperature reading ω is a configuration diagram showing an embodiment of the present invention, and in the figure, 11
is the subroutine ID part of the root flag to perform a sequence check at the start of processing, 12 is the serial ID part of the root flag to perform a sequence check at the start of processing, and 13 is attached to each process to perform a sequence check. Lou) Co-1', 14
is the root flag subroutine I at the end of processing
D part, 15 is the serial ID part of the root flag at the end of processing, 16 is each process of the microprogram,
17 is a subroutine, and 18 is a route flag consisting of a subroutine ID section 14 and a serial ID section 15.

次に動作について説明する。Next, the operation will be explained.

次段がプロセスの場合、ルートフラグのシリアルID部
12を変形し、新しいシリアルID部15を作り、ルー
トフラグを生成する。
If the next stage is a process, the serial ID section 12 of the root flag is transformed, a new serial ID section 15 is created, and a root flag is generated.

また次段がサブルーチンの場合、サブルーチンコードを
ルートフラグのサブルーチンID部14にセットする。
If the next stage is a subroutine, the subroutine code is set in the subroutine ID section 14 of the route flag.

この場合シリアルID部12.15に変化はない。ここ
でもしプログラムシーケンスに異常が生じれば、ルート
フラグの記憶場所がプロセスによらず一定となっている
ため、誤まったルートフラグ18を生成することになる
In this case, there is no change in the serial ID section 12.15. If an abnormality occurs in the program sequence, an incorrect root flag 18 will be generated because the storage location of the root flag is fixed regardless of the process.

プログラムのシーケンスをチェックする場合、プロセス
ではルートフラグのシリアルID部12をサブルーチン
ではサブルーチンID部11を参照し、各プロセス、サ
ブルーチンにつけられたルートコード13と照合するこ
とによりシーケンスのチェックを行う。
When checking the sequence of a program, the process refers to the serial ID section 12 of the root flag, and the subroutine refers to the subroutine ID section 11, and the sequence is checked by comparing it with the root code 13 attached to each process and subroutine.

なお、本発明によるマイクロプログラムシーケンスチェ
ックはファームウェアの場合について説明したが、一般
のソフトウェアについても上記実施例と同様の効果を奏
する。
Although the microprogram sequence check according to the present invention has been described in the case of firmware, the same effects as in the above embodiments can be obtained for general software as well.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明は、次に実行すべきプログラムが
プロセスかサブルーチンか等プログラムの処理に応じた
所定のルートフラグとルートコードを生成し、この生成
したルートフラグとルートコードを照合してシーケンス
のチェックを行うので、ハードウェア構成に変更がなく
、また、誤動作の発見の早いものが得られる効果がある
As described above, the present invention generates a predetermined route flag and route code depending on the processing of the program, such as whether the program to be executed next is a process or a subroutine, and collates the generated route flag and route code to sequence the sequence. Since this check is performed, there are no changes to the hardware configuration, and malfunctions can be detected quickly.

【図面の簡単な説明】[Brief explanation of the drawing]

手口のは本発明の一実施例を示す構成図である。 図において、11.14はサブルーチンID部、12.
15はシリアルID部、13はルートコード、16はプ
ロセス、17はサブルーチンである。
The trick is a configuration diagram showing an embodiment of the present invention. In the figure, 11.14 is a subroutine ID section, 12.
15 is a serial ID section, 13 is a root code, 16 is a process, and 17 is a subroutine.

Claims (1)

【特許請求の範囲】[Claims] プログラムの暴走による誤動作やデータの破壊を防ぐた
め、プログラムのシーケンスをチェックするプログラム
シーケンスのチェック方式において、次に実行すべきプ
ログラムがプロセスかサブルーチンか等プログラムの処
理に応じた所定のルートフラグとルートコードを生成し
、この生成したルートフラグとルートコードを照合して
シーケンスのチェックを行うことを特徴とするプログラ
ムシーケンスのチェック方式。
In order to prevent malfunctions and data corruption due to program runaway, the program sequence check method uses predetermined route flags and routes according to program processing, such as whether the next program to be executed is a process or a subroutine. A program sequence checking method characterized by generating a code and checking the sequence by comparing the generated root flag with the root code.
JP61226679A 1986-09-25 1986-09-25 Check system for program sequence Pending JPS6381541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61226679A JPS6381541A (en) 1986-09-25 1986-09-25 Check system for program sequence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61226679A JPS6381541A (en) 1986-09-25 1986-09-25 Check system for program sequence

Publications (1)

Publication Number Publication Date
JPS6381541A true JPS6381541A (en) 1988-04-12

Family

ID=16848952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226679A Pending JPS6381541A (en) 1986-09-25 1986-09-25 Check system for program sequence

Country Status (1)

Country Link
JP (1) JPS6381541A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299081A (en) * 2006-04-28 2007-11-15 Hitachi Ltd Control flow error detection method, data processing device and compiler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299081A (en) * 2006-04-28 2007-11-15 Hitachi Ltd Control flow error detection method, data processing device and compiler

Similar Documents

Publication Publication Date Title
JPS6381541A (en) Check system for program sequence
JP2778798B2 (en) Queue structure management processing method for control data
JPS5949641A (en) Program call control system
JPH0397030A (en) Program correcting system
JPS61141001A (en) Structure diagnosis system of process control system
JPS60179847A (en) Matching check system between real array and virtual array
JPH05324370A (en) Self-diagnostic method of program
JPH0612275A (en) Testing method for electronic computer system
JPH01163839A (en) Test program execution method for cpu
JPS59163663A (en) Detecting method of breakdown of simple file
JPS62298844A (en) Program runaway prevention system
JPS60171541A (en) Recovery system for deadlock invalid data
JPS58107790A (en) Restarting system at system-down
JPS62249238A (en) Job executing system for electronic computer system
JPS5977553A (en) Data gathering system
JPH01100636A (en) Error control circuit
JPH02292656A (en) Dma transfer data check method
JPS61139836A (en) Instruction control system of pipeline computer
JPH0449141B2 (en)
JPH0371236A (en) Error detecting system
JPH01243132A (en) System for processing trouble
JPH04195235A (en) Read-only memory circuit
JPH02188835A (en) Checking system for file write data
JPS6365539A (en) Testing system for arithmetic processor
JPS63148336A (en) Microcomputer