JPS6345635A - Access system for rom file - Google Patents

Access system for rom file

Info

Publication number
JPS6345635A
JPS6345635A JP61188596A JP18859686A JPS6345635A JP S6345635 A JPS6345635 A JP S6345635A JP 61188596 A JP61188596 A JP 61188596A JP 18859686 A JP18859686 A JP 18859686A JP S6345635 A JPS6345635 A JP S6345635A
Authority
JP
Japan
Prior art keywords
data
rom
ram
file
correction information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61188596A
Other languages
Japanese (ja)
Inventor
Ichiro Hashiba
羽柴 一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61188596A priority Critical patent/JPS6345635A/en
Publication of JPS6345635A publication Critical patent/JPS6345635A/en
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To realize the simple correction of the data on a ROM file by comparing this data with the data on the ROM file stored in a buffer RAM and storing the data, the address and the ID of a different part of both data into the RAM as the correction information. CONSTITUTION:It is first checked whether the correction information can be stored or not in a RAM 4 before the information is actually stored. In other words, a counter K for corrected data is initialized together with an additional character (n) for work. Then the comparing step for data between a buffer RAM 1 and a ROM file 6 is repeated together with the addition step of the counter K carried out when data are different by the frequency equal to the number C of data. Thus the number of corrected data is set to the counter K. Then a counter L for correction information on an empty ID of the RAM 4 and the character (n) are initialized repetitively until the reference given to the correction information. Thus the storage enable number L of the correction information is set.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、交換可能なROMデバイスを7アイルとし
て使用するコンピュータシステムにおけるROMファイ
ルのアクセス方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a ROM file access method in a computer system that uses replaceable ROM devices as seven isles.

〔従来の技術〕[Conventional technology]

従来、この種のROMファイルは読み出し手段のみを備
えたROMデバイスで構成されていた。
Conventionally, this type of ROM file has been comprised of a ROM device equipped only with reading means.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のROMファイルは読み出し手段しか備え
ていないため、書き込みができない。このため、ファイ
ル内容を修正する場合にはROMファイルを作り直さな
ければならないという問題点がある。
The conventional ROM file described above has only a reading means and cannot be written to. Therefore, when modifying the file contents, there is a problem in that the ROM file must be recreated.

〔問題点を解決するための手段〕[Means for solving problems]

この発明のROMファイルのアクセス手段は、バッファ
RAMに用意されたROMのデータとROMのデータと
を比較し、異なる部分のデータ、アドレスおよびrDを
修正情報としてRAMに格納するようにしたものである
The ROM file access means of the present invention compares ROM data prepared in a buffer RAM with ROM data, and stores different portions of data, addresses, and rD as modification information in the RAM. .

〔作用〕[Effect]

この発明は、ROM7アイルをRAM 7アイルのよう
に?き込み可能なファイルとして扱うことができ、RO
Mファイルのデータを簡単に修正することができる。
Does this invention make 7 isles of ROM like 7 isles of RAM? It can be treated as a readable file and RO
M file data can be easily modified.

〔実施例〕〔Example〕

第1図はこの発明に係るROM 7アイルのアクセス方
式の一実施例を実施するための回路ブロック図である。
FIG. 1 is a circuit block diagram for implementing an embodiment of the ROM 7 isle access method according to the present invention.

同図において、1はデータの読み出しおよび書き込みの
ために使用され、例えばアドレスB。−B9を備えたバ
ッファRAM、 2は7アームウエアプログラムが格納
されたファームウェアROM、3はこのファームウェア
ROM2に格納されたファームウェアプログラムを読み
出して実行する中央処理ユニット、4は第2図に示すよ
うに、ID。
In the figure, 1 is used for reading and writing data, for example address B. 2 is a firmware ROM in which 7 armware programs are stored; 3 is a central processing unit that reads and executes the firmware program stored in this firmware ROM 2; 4 is as shown in FIG. , ID.

アドレスおよびデータからなる修正情報が格納されたR
AM、 5はRAM 4に供給されるシステムの電源が
切れても、RAM4の内容を保持するようにしたバッテ
リ、6はデータが書き込まれておシ、例えばアドレスR
,%R,を備えた交換可能なROMファイル、7は制御
情報やデータが流れるパスである。
R where correction information consisting of address and data is stored
AM, 5 is a battery that is supplied to RAM 4 and retains the contents of RAM 4 even if the system power is cut off; 6 is a battery in which data is written; for example, address R;
, %R, and 7 is a path through which control information and data flow.

なお、前記ROMファイル6のアドレスR9にはこのR
OMファイルに個有のID、が格納されている。
Note that this R is in the address R9 of the ROM file 6.
A unique ID is stored in the OM file.

第2図に示すRAM4において、例えばアドレスPO〜
P9を備え、各アドレスにはID 、アドレス。
In the RAM 4 shown in FIG. 2, for example, address PO~
Equipped with P9, each address has an ID and an address.

データが組として格納されるが、XDが空の状態ではア
ドレスおよびデータは無効である。また、第3図に示す
読み出し処理を示す流れ図において、RiはROMファ
イル6の処理開始アドレス、Bjは読み出したデータを
格納するバッファRAM 1の処理開始アドレス、Cは
処理するデータ数、nは作業用の添字である。また、第
4図に示す書き込み処理を示す流れ図において、Bjは
バッファRAM1に格納された修正データの開始アドレ
ス、R1はROMファイル6の処理開始アドレス、Cは
処理するデータの数、mは修正されたデータ数のカウン
タ、LはRAM4の空のID数のカウンタ、mおよびn
は作業用の添字である。
Although data is stored as a set, the address and data are invalid when XD is empty. In addition, in the flowchart showing the read processing shown in FIG. 3, Ri is the processing start address of the ROM file 6, Bj is the processing start address of the buffer RAM 1 that stores the read data, C is the number of data to be processed, and n is the work It is a subscript for In addition, in the flowchart showing the write processing shown in FIG. 4, Bj is the start address of the modified data stored in the buffer RAM 1, R1 is the processing start address of the ROM file 6, C is the number of data to be processed, and m is the modified data. L is a counter for the number of empty IDs in RAM4, m and n
is a working subscript.

次に、上記構成によるROMファイルのアクセス方式の
動作、すなわちROMファイル6からバッファRAM 
1ヘデータを読み出す動作について説明する。まず、ス
テップS1で、ROMファイJv6の読み出し開始アド
レスR1からデータ数Cだけ、誤ったデータを含めて、
バッファRAM 1の処理開始アドレスBjヘデータを
転送する。そして、ステップS2で、RAM4の修正情
報を参照するための添字nを初期化する。この添字nは
ステップS6で更新され、ステップS7でRAM 4の
修正情報をすべて参照したか判断し、すべて参照するま
でステップS3からS6を繰シ返えす。次に、ステップ
S3で、ステップS1で転送されたデータはRAM4の
IDpnとROMファイル6のRs K格納されたID
8との一致をとる。そして、ステップS4で嵐アドレス
Paに格納されているROMファイル6内のアドレスが
処理開始アドレスR1以上かつR1+Cで算出される処
理終了アドレスよシ小さいときに、ステップS5を実行
する。このステップS5で、データPnをバッファRA
M1のアドレスBj+(アドレスPn)−1に転送し、
読み出し処理を終了することができる。
Next, the operation of the ROM file access method with the above configuration, that is, from the ROM file 6 to the buffer RAM.
The operation of reading data to 1 will be explained. First, in step S1, the number C of data is included from the read start address R1 of the ROM file Jv6, including erroneous data.
Data is transferred to processing start address Bj of buffer RAM 1. Then, in step S2, a subscript n for referring to the modification information in the RAM 4 is initialized. This subscript n is updated in step S6, and in step S7 it is determined whether all the correction information in the RAM 4 has been referenced, and steps S3 to S6 are repeated until all the correction information has been referenced. Next, in step S3, the data transferred in step S1 is transferred to the IDpn of RAM 4 and the stored ID of RsK of ROM file 6.
Match with 8. Then, in step S4, when the address in the ROM file 6 stored in the Arashi address Pa is greater than or equal to the processing start address R1 and smaller than the processing end address calculated by R1+C, step S5 is executed. In this step S5, the data Pn is transferred to the buffer RA.
Transfer to address Bj+(address Pn)-1 of M1,
The read process can be finished.

次に、バッファRAM 1の修正されたデータをRAM
4に書き込み、ROMファイル6をRAMファイルのよ
うに書き込み可能なファイルとして扱うことができる動
作について第4図を参照して説明する。
Next, the modified data in buffer RAM 1 is transferred to RAM
4 and handle the ROM file 6 as a writable file like a RAM file will be described with reference to FIG.

まず、ステップS8からステップS21で、修正情報を
RAM 4に格納するのに先だって、修正情報が格納可
能かどうかを調べる。す々わち、ステップS8で、修正
されたデータのカウンタにと作業用の添字nを初期化す
る。そして、ステップ811およびステップSHで、デ
ータの数Cだけ、バッファRAM1のデータとROM 
7アイル6のデータを比較するステップS9とデータが
異なるときカウンタKを加算するステップ810を繰シ
返す。このように、ステップ88〜ステツプ812の処
理で、カウンタKには修正したデータ数がセットされる
First, in steps S8 to S21, before storing the modification information in the RAM 4, it is checked whether the modification information can be stored. That is, in step S8, a working subscript n is initialized for the counter of the corrected data. Then, in step 811 and step SH, the data in the buffer RAM1 and the ROM are
Step S9 of comparing the data of the seven aisles 6 and step S810 of incrementing the counter K when the data are different are repeated. In this way, in the processing from step 88 to step 812, the corrected data number is set in the counter K.

そして、ステップSI3で、RAM4のIDが空の修正
情報のカウンタLと作業用の添字nを初期化する。そし
て、ステップ819およびステップS20で、ステップ
314〜ステツプ818の全ての修正情報を参照するま
で繰り返す。すなわち、ステップSI4で、IDpnが
空のときと、ステップ815で、IDpnとROMファ
イル6のIDe (Re)が一致し、かつステップ81
11で、アドレスPnが書き込もうとするデータの範囲
にあるとき、ステップSI7でIDpnを空の状態に変
更し、ステップ8111で空き修正情報のカウンタLを
加算する。このように、ステップ813〜ステツプSH
Iで修正情報の格納可能数りがセットされる。そして、
ステップS21で、先に求めた修正したデータ数にと格
納可能数りを比較し、格能可能なとき、次の処理へ行き
、不可能ならばエラーとする。そして、ステップ822
〜ステツプ32gでRAM4への修正情報の格納処理を
する。
Then, in step SI3, a correction information counter L with an empty ID in the RAM 4 and a work subscript n are initialized. Then, steps 819 and S20 are repeated until all the correction information from steps 314 to 818 is referenced. That is, in step SI4, when IDpn is empty, in step 815, IDpn and IDe (Re) of the ROM file 6 match, and in step 81
In step 11, when address Pn is within the range of the data to be written, IDpn is changed to an empty state in step SI7, and counter L of empty correction information is incremented in step 8111. In this way, from step 813 to step SH
The number of correction information that can be stored is set at I. and,
In step S21, the corrected data count obtained earlier is compared with the storable count, and if it is possible, the process goes to the next process, and if it is not possible, it is determined as an error. And step 822
- In step 32g, the correction information is stored in the RAM 4.

すなわち、ステップ822で作業用の添字nおよびmを
初期化し、ステップ827およびステップ828で、書
き込むデータの数だけステップ823〜ステツプSZ6
を繰り返す。すなわち、ステップS23で、バッファR
AM 1のデータとROMバッファ6のデータが異なる
とき、ステップ824およびステップS25でRAM 
4の空の修正情報を探し、ステップS28で、ID8と
ROMファイル6のデータのアドレスとバッファRAM
 1のデータをRAM 4に格納し、RAM4への修正
情報を格納することができる。
That is, in step 822, working subscripts n and m are initialized, and in steps 827 and 828, steps 823 to SZ6 are executed for the number of data to be written.
repeat. That is, in step S23, the buffer R
When the data in AM 1 and the data in ROM buffer 6 are different, in step 824 and step S25, the RAM
4 is searched for, and in step S28, ID8, the address of the data of ROM file 6, and the buffer RAM are searched for.
1 can be stored in the RAM 4, and modification information can be stored in the RAM 4.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、この発明に係るROMファ
イルのアクセス方式によればバッファRAMに用意され
たROMファイルのデータとROMファイルのデータと
を比較し、異なる部分のデータ、アドレスおよびIDを
修正情報としてRAMに格納することによ、り、ROM
ファイルをRAMファイルのように書き込み可能なファ
イルとして扱うことができるので、ROMファイルのデ
ータを簡単に修正できる効果がある。
As explained in detail above, according to the ROM file access method according to the present invention, the ROM file data prepared in the buffer RAM is compared with the ROM file data, and the data, address, and ID of the different parts are corrected. By storing information in RAM, ROM
Since the file can be handled as a writable file like a RAM file, there is an advantage that data in the ROM file can be easily modified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に係るROMファイルのアクセス方式
の一実施例を示すブロック図、第2図は第1図のRAM
における修正情報の構成を示す図、第3図は第1図の読
み出し処理を示す流れ図、第4図は第1図の書き込み処
理を示す流れ図である。 1・拳・・バッファRAM、 2・・・φツアームラエ
フ10M、 3 ”・・・中央処理ユニット、4・・・
・RAM、  5・・・舎バッテリ、6・φ・−ROM
ファイル、T・・φψババス 第1図 第2図 第3図
FIG. 1 is a block diagram showing an embodiment of the ROM file access method according to the present invention, and FIG. 2 is a block diagram of the RAM shown in FIG. 1.
3 is a flow chart showing the read processing of FIG. 1, and FIG. 4 is a flow chart showing the write processing of FIG. 1. 1.Fist: Buffer RAM, 2..φ tourmuraev 10M, 3”..Central processing unit, 4..
・RAM, 5... battery, 6・φ・-ROM
File, T...φψ Babas Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims]  交換可能なROMをファイルとして使用するコンピュ
ータシステムにおいて、複数の内容の異なるROMを識
別するためのIDを持つROMと、このROMのID、
アドレスおよびデータを含むROMの修正情報を格納す
るRAMと、前記ROMのデータの読み出し、書き込み
に使用するバッファRAMと、前記ROMのデータを前
記RAMの修正情報に従つて修正したデータをバッファ
RAMに読み出す手段と、バッファRAMに用意された
ROMのデータと前記ROMのデータを比較し異なる部
分のデータ、アドレスおよびIDを修正情報としてRA
Mに格納する手段とを備えたことを特徴とするROMフ
ァイルのアクセス方式。
In a computer system that uses replaceable ROMs as files, a ROM having an ID for identifying a plurality of ROMs with different contents, an ID of this ROM,
A RAM that stores ROM modification information including addresses and data, a buffer RAM that is used for reading and writing data in the ROM, and a buffer RAM that stores the data modified in the ROM according to the modification information in the RAM. A reading means compares the data in the ROM prepared in the buffer RAM with the data in the ROM, and reads the data, address, and ID of the different portions as correction information to the RA.
1. A ROM file access method characterized by comprising: means for storing data in a ROM file.
JP61188596A 1986-08-13 1986-08-13 Access system for rom file Pending JPS6345635A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61188596A JPS6345635A (en) 1986-08-13 1986-08-13 Access system for rom file

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61188596A JPS6345635A (en) 1986-08-13 1986-08-13 Access system for rom file

Publications (1)

Publication Number Publication Date
JPS6345635A true JPS6345635A (en) 1988-02-26

Family

ID=16226424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61188596A Pending JPS6345635A (en) 1986-08-13 1986-08-13 Access system for rom file

Country Status (1)

Country Link
JP (1) JPS6345635A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283626A (en) * 1988-09-20 1990-03-23 Canon Inc Electronic equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134353A (en) * 1982-02-05 1983-08-10 Nec Corp Microprocessor device with battery back-up memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134353A (en) * 1982-02-05 1983-08-10 Nec Corp Microprocessor device with battery back-up memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283626A (en) * 1988-09-20 1990-03-23 Canon Inc Electronic equipment

Similar Documents

Publication Publication Date Title
CN112882717B (en) Label name duplicate checking method and device, electronic equipment and storage medium
JPS6345635A (en) Access system for rom file
JP2010020494A (en) Protection controller
JPS5833759A (en) Redundant code adding system
KR100216045B1 (en) Bit arithmetic processing method and apparatus of programmable controller
JPS5947645A (en) Program loading system
JPS62126448A (en) Memory control and protection system
JPS59154698A (en) Protecting system of control storage
JP3021697B2 (en) Exception handling in programming languages
JPS626348A (en) File sharing system
JPH04195559A (en) Subfile management system
JPH0498322A (en) Generation method for compiler
JPS62125443A (en) Editing and output system for error information
JPH1027153A (en) Bus transfer device
JPS61221854A (en) Circuit control system
JPH044430A (en) Initial program loading system
JPH01286053A (en) Data control system over plural types of computers
JPH0827737B2 (en) Definition information change processing method
JPH0619703A (en) Data processor
JPH03282822A (en) Executive program generating system
JPS6353641A (en) Program correcting system
JPH08101843A (en) Information retrieval device
JPS62162140A (en) Computer system
JPH0480860A (en) Program loading system
JPH0368029A (en) Output system for message text