JPS6378439U - - Google Patents
Info
- Publication number
- JPS6378439U JPS6378439U JP17245786U JP17245786U JPS6378439U JP S6378439 U JPS6378439 U JP S6378439U JP 17245786 U JP17245786 U JP 17245786U JP 17245786 U JP17245786 U JP 17245786U JP S6378439 U JPS6378439 U JP S6378439U
- Authority
- JP
- Japan
- Prior art keywords
- burst
- path memory
- memory circuit
- during
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Description
第1図はこの考案の一実施例によるビタービ復
号器を示すブロツク図、第2図は従来のビタービ
復号器を示すブロツク図、第3図はレート1/n
、拘束長Kの畳込み符号器のブロツク図、第4図
はレート1/2、K=3の畳込み符号器のブロツ
ク図、第5図はレート1/2、K=2の畳込み符
号器のトレリス図、第6図は送信シンボルと受信
シンボルの一例を示す図、第7図はビタービ復号
法を説明するためのトレリス図の一例を示す図、
第8図はバーストの終わりにおけるトレリス図、
第9図は本考案の一実施例のパスメモリ回路の動
作を示すタイミングチヤート図である。 9…トレースバツク制御回路、21,22…パ
スメモリ回路、24…出力バツフア回路。なお図
中同一符号は同一又は相当部分を示す。
号器を示すブロツク図、第2図は従来のビタービ
復号器を示すブロツク図、第3図はレート1/n
、拘束長Kの畳込み符号器のブロツク図、第4図
はレート1/2、K=3の畳込み符号器のブロツ
ク図、第5図はレート1/2、K=2の畳込み符
号器のトレリス図、第6図は送信シンボルと受信
シンボルの一例を示す図、第7図はビタービ復号
法を説明するためのトレリス図の一例を示す図、
第8図はバーストの終わりにおけるトレリス図、
第9図は本考案の一実施例のパスメモリ回路の動
作を示すタイミングチヤート図である。 9…トレースバツク制御回路、21,22…パ
スメモリ回路、24…出力バツフア回路。なお図
中同一符号は同一又は相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 バーストの開始時に畳込み符号器中のレジスタ
をリセツトし、終結時に符号の末尾を付加するバ
ーストモード用畳込み符号のビタービ復号器であ
つて、 送信畳込み符号器のとり得る全ての状態の加算
、比較、選択の結果を1バースト分記憶可能な第
1のパスメモリ回路と、 この第1のパスメモリ回路と同様の構成になる
第2のパスメモリ回路と、 あるバースト期間において前記2つのパスメモ
リ回路のいずれか一方に前記加算、比較、選択の
結果を記憶させるとともに、該期間に他方のパス
メモリ回路において1バースト中の全データをト
レースバツクし、次のバースト期間ではこれら2
つのパスメモリ回路の役割を交代させるトレース
バツク制御回路と、 前記トレースバツクにより得られた1バースト
毎の復号データの時間順序を並べかえて出力する
出力バツフア回路とを備えたことを特徴とするビ
タービ復号器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17245786U JPS6378439U (ja) | 1986-11-10 | 1986-11-10 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17245786U JPS6378439U (ja) | 1986-11-10 | 1986-11-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6378439U true JPS6378439U (ja) | 1988-05-24 |
Family
ID=31109007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17245786U Pending JPS6378439U (ja) | 1986-11-10 | 1986-11-10 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6378439U (ja) |
-
1986
- 1986-11-10 JP JP17245786U patent/JPS6378439U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2270668A1 (en) | Soft decision output decoder for decoding convolutionally encoded codewords | |
JPS62233933A (ja) | ヴイタビ復号法 | |
CA2134996A1 (en) | Apparatus and Method for Trellis Decoder | |
KR100285067B1 (ko) | 비터비 디코더의 가산 비교 선택 회로 | |
EP0155110A3 (en) | Viterbi decoder comprising a majority circuit in producing a decoded signal | |
EP1128560B1 (en) | Apparatus and method for performing SISO decoding | |
US5257263A (en) | Circuit for decoding convolutional codes for executing the survivor path storage and reverse scanning stage of a Viterbi algorithm | |
KR100336246B1 (ko) | 디지탈프로세서및코-프로세서를구비한집적회로 | |
JP3271663B2 (ja) | ビタビ復号装置 | |
JPS6378439U (ja) | ||
US20110235757A1 (en) | Decoding method and decoding device | |
US7652597B2 (en) | Multimode decoder | |
KR100282070B1 (ko) | 오류검출부호의길쌈부호화및복호화방법 | |
KR100447175B1 (ko) | 터보 디코딩 방법 및 이를 위한 장치 | |
KR19990016432A (ko) | 비터비 알고리즘을 적용하는 복호 과정에서의 생존 경로 역추적 방법 및 그 장치 | |
JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
JPH05335973A (ja) | ビタビ復号器及び畳み込み符号の復号器 | |
JP4295871B2 (ja) | 誤り訂正復号器 | |
JPS613529A (ja) | 誤り訂正方式 | |
JP3909069B2 (ja) | 具現が簡単なデジタル放送チャネル復号装置及びそのデジタル放送チャネル復号方法 | |
JPH0783280B2 (ja) | 誤り訂正装置 | |
JP3120342B2 (ja) | ビタビ復号器 | |
WO2010064496A1 (en) | Decoding method and decoding device | |
JPH11340842A (ja) | 誤り訂正方式 | |
JPH04329026A (ja) | ビタビ復号器 |