JPS637691B2 - - Google Patents

Description

【発明の詳細な説明】 通信系において２つの局の間で通信を可能にす
るため、局間において両方向に十分に妨害の少な
い信号伝送が可能な伝送装置が必要である。その
ためそれぞれの伝送方向に対して、それぞれ２つ
の通信局の同時に存在する多数の接続のため多重
動作で多重に利用される伝送線を設けることもで
きる。すなわちこのような４線式動作は、なるべ
く通信網の高レベルのところで行われる。低レベ
ルの通信、特に加入者接続線の範囲においては、
一般に信号伝送は、２線式線路を介して２重通信
動作で行われ、その際両伝送方向の伝送信号の分
離は、２線線路を終端するハイブリツド回路によ
つて行われ、このハイブリツド回路は、ハイブリ
ツド回路から出る４線線路の出力分路をハイブリ
ツド回路に入る入力分路に対して減結合し、２線
線路を例えば加入者の４線部分に（およびその逆
に）変換する。（ハイブリツド回路の高い伝送品
質を保証するため、４線線路の入力分路と出力分
路の間の減結合の他に、ハイブリツド回路と２線
線路の間の反射防止もしなければならず、従つて
相応の付加的な要求がハイブリツド回路に課せら
れることになる）。

４線線路と２線線路を結合する変成器を用いな
いハイブリツド回路を有する伝送系はすでに公知
（ドイツ連邦共和国特許出願公開第2914945号明細
書（＝特開昭54―136253号公報に記載のものに相
応）、第１図）であり、その際ハイブリツド回路
において４線線路の入力分路を介して到来する入
力信号は、２線線路に整合したインピーダンス回
路を介して２線線路に達し、かつ２線線路に生じ
る信号は、加算器において（−1/2）倍した入力
信号に加算され、その際加算器の出力端子は、ハ
イブリツド回路から出る４線線路出力分路を形成
している。この公知の伝送系の２線線路は不平衡
（アースに関して）の２線線路であり、それに対
して実際上たびたび平衡２線線路が所望されてい
る。

これに関して、ドイツ連邦共和国特許公告第
2607480号公報（USP第4301336号明細書に相当
する）から、そこに詳細に記載されている、それ
ぞれ２つの演算増幅器を有する２つの不平衡ハイ
ブリツド回路を使用し、かつ全体で４つの演算増
幅器を有する平衡ハイブリツド回路となるように
前述の不平衡ハイブリツド回路を合成接続するこ
とが公知である。

また、昭和55年度電子通信学会総合全国大会、
論文番号1976（「電子化ハイブリツド回路の検討」）
には、変成器を用いないハイブリツド回路が記載
されているが、この論文には本発明特許請求の範
囲第１項の上位概念に示した各要件を具備した、
変成器を用いないハイブリツド回路が示されてい
るにすぎない。このハイブリツド回路は、４線線
路の入力分路４WAの両出力端子（OP１および
OP２の両出力側）と４線線路の出力分路４WB
に接続された演算増幅器OP３の両入力端子（＋，
−）との間に比較的複雑なバランシング回路BN
を有している。本発明のハイブリツド回路にはそ
のようなバランシング回路は設けられておらず、
しかも、本発明特許請求の範囲第１項の特徴部分
に示した、本発明回路に設けられた各抵抗の回路
定数選定については何ら具体的に指摘されていな
い。

米国特許第4041252号明細書から、４線線路の
入力分路と出力分路に２線線路を接続し、同時に
両方の４線線路分路を互いに減結合した、変成器
を用いないハイブリツド回路もすでに公知であ
り、その際４線線路の入力分路を介して到来しか
つ互いに逆相の入力信号電圧で両入力端子に生じ
る入力信号は、２線線路に整合したインピーダン
ス回路によつて減衰され、２線線路に達し、かつ
２線線路に生じた信号は、入力信号の半分を減算
した後に４線線路の出側の出力分路に達する。そ
の際２線線路インピーダンスの半分の直流抵抗成
分に相当する直流抵抗を介して一方の入力端子に
接続された一方の２線線路心線は、演算増幅器の
一方の入力端子に接続され、かつ同様に他方の入
力端子に接続された他方の２線線路心線は、演算
増幅器の他方の入力端子に接続されており、この
演算増幅器の出力端子には、さらに補償回路網を
介して、４線線路の入力分路内にある２つの入力
端子の一方に接続された別の演算増幅器の反転入
力端子が接続されており、帰還抵抗を介して同様
にこの反転入力端子に接続された前記別の演算増
幅器の出力端子は、４線線路の出側出力分路に通
じている。

前記の補償回路網によつて２線線路から４線線
路の出力分路に達する入力信号成分の減算を行う
この公知の変成器を用いないハイブリツド回路に
おいて、この補償回路網によつて２線線路のハイ
ブリツド回路側終端の平衡が、従つて２線線路回
路の平衡が大幅に妨害されるので、ここでも最終
的には２線線路は、平衡２線線路として所望の平
衡度を持つように動作させることはできない。

IBMテクニカル・デイスクロージヤ・ブリテ
インVol.16，No.２，July1973、頁495／496から、
２つの増幅器を有する平衡ハイブリツド回路を既
に公知であり、その際一方の２線線路心線は第１
のシミユレーシヨンインピーダンスを介して４線
線路の入力分路に設けられた第１の増幅器の出力
端子と接続されており、この一方の２線線路心線
には、第１の抵抗を介して、４線線路の出力分路
に接続された第２の増幅器の一方の入力端子が接
続されており、この第２の増幅器の一方の入力端
子は更に第２の抵抗を介して第１の増幅器の他方
の出力端子と接続されており、その際、他方の２
線線路心線は第２のシミユレーシヨンインピーダ
ンスを介して第１の増幅器の他方の出力端子と接
続されており、この他方の２線線路心線には、第
３の抵抗を介して第２の増幅器の他方の入力端子
が接続されており、この第２の増幅器の他方の入
力端子は更に第４の抵抗を介して第１の増幅器の
前述の一方の出力端子と接続されている。

本発明の課題は、原理的にあまりコストがかか
らず、かつ、それと同時に特に簡易な回路構成設
計によつて、２線線路の所望の線路対称性（平衡
状態）を保証する、変成器を用いないハイブリツ
ド回路を提供することにある。

本発明は、４線線路の入力分路および出力分路
を相互に減結合して４線線路の入力分路および出
力分路に２線線路を接続するための、変成器を用
いないハイブリツド回路であつて、その際４線線
路の入力分路を介して到来しかつ該入力分路の両
方の端子に互いに逆相の入力信号電圧で生じる入
力信号が、２線線路に整合したインピーダンス回
路によつて減衰されて２線線路に供給され、かつ
２線線路に生じた信号が、入力信号成分を減算し
た後に４線線路の出側出力分路に供給され、その
際、一方の２線線路心線は第１のシミユレーシヨ
ンインピーダンスを介して４線線路の入力分路の
一方の出力端子と接続されており、また、他方の
２線線路心線は第２のシミユレーシヨンインピー
ダンスを介して４線線路の入力分路の他方の出力
端子と接続されている、変成器を用いないハイブ
リツド回路に関する。

本発明によればこの変成器を用いないハイブリ
ツド回路は次のような特徴を有する。すなわち一
方の２線線路心線は平衡２線線路の特性インピー
ダンスの半分を少なくとも近似的にシミユレート
するインピーダンスを介して４線線路の少なくと
も交流に対して低インピーダンスの入力分路の一
方の端子に接続されており、一方の２線線路心線
に、４線線路の出力分路に通じる１つの演算増幅
器の一方の入力端子が大きな抵抗値の第１の抵抗
を介して接続されており、演算増幅器の一方の入
力端子は更に高い抵抗値の第２の抵抗を介して入
力分路の他方の出力端子と接続されており、他方
の２線線路心線は同様に２線線路の特性インピー
ダンスの半分を少なくとも近似的にシミユレート
するインピーダンスを介して４線線路の入力分路
の他方の出力端子に接続されており、他方の２線
線路心線に、演算増幅器の他方の入力端子が同様
に高い抵抗値の第３の抵抗を介して接続されてお
り、演算増幅器の他方の入力端子は更に高い第４
の抵抗を介して入力分路の前述の一方の出力端子
と接続されており、その際演算増幅器の反転入力
側は高抵抗を介して演算増幅器の出力側と接続れ
ており、演算増幅器の非反転入力側は高抵抗を介
して線路平衡点と接続されている。

本発明によれば、不平衡補償分路により線路の
平衡をそこなうことなしに、あまりコストのかか
らない、変成器を用いないハイブリツド回路によ
つて平衡２線線路を４線線路におよびその逆に変
換でき、その際ハイブリツド回路は、基本的に４
線線路の入力分路と出力分路の間の減結合、およ
び２線線路の少なくとも近似的に反射のない終端
を行うことができる。その際ハイブリツド回路
は、例えば（４線）通信加入者と（２線）加入者
接続線の間の変換の際、加入者のところに使用で
き、またはこの（２線）加入者接続線と所属の
（４線）通信交換局、特にデイジタル交換局の間
の変換の際にも使用できる。その場合同時にルー
プ閉成表示、絶縁故障の場合PBX電話装置に通
常設けられている地気ボタン（グランドキー）を
操作した際または呼の存在する際のループ電流不
平衡の表示のように、簡単に実現すべき表示のた
め、および加入者接続線の過電流保護のため、変
形可能性が示されている。

原則的に加算装置としては通常のように集積化
された加算器モジユールが使用できる。

その際、２線線路の線路平衡を簡単に保証する
ことができ、しかもハイブリツド回路の設計が特
に簡単であるということは有利である。従つて、
本発明の実施態様において、大きな抵抗値の第１
の抵抗を介して一方の２線線路心線に接続されか
つ演算増幅器の一方の入力端子が、２倍の大きさ
の第２の抵抗を介して入力分路の他方の出力端子
に接続されており、また同様に前記の大きな抵抗
値の第３の抵抗を介して他方の２線線路心線に接
続された演算増幅器の他方の入力端子が、ここで
も２倍の大きさの第４の抵抗を介して入力分路の
前記一方の出力端子に接続されており、その際そ
れぞれｖ倍の大きさの抵抗値を有する抵抗を介し
て、演算増幅器の反転入力端子が出力端子に、ま
た演算増幅器の非反転入力端子が線路平衡点に接
続されており、その際ｖが、演算増幅器の増幅度
である。

４線線路の入力分路の低抵抗のため本発明の実
施態様においては、４線線路の入力分路にある２
つの演算増幅器の非反転入力端子が、それぞれ基
準直流電圧に接続されており、また両方の演算増
幅器の第１のものの非反転入力端子に、４線線路
の入力分路が接続されており、またこの演算増幅
器の出力端子が、抵抗を介して２線線路のａ心
線、および別の抵抗を介して第２の演算増幅器の
反転入力端子に接続されており、第２の演算増幅
器の出力端子が、抵抗を介して２線線路のｂ心線
に接続されている。

本発明によるハイブリツド回路は、２重通信法
における通信伝送に限定されるものではない。そ
れどころかこのハイブリツド回路は、時間位置お
よび／または周波数位置を互いに分離した２線線
路伝送チヤネルを有する伝送系にも利用でき、そ
の際本発明の別の構成においてハイブリツド回路
は所定の時点におよび／または周波数スペクトル
の所定の中心で入力信号パルスを送信するため、
４線線路入力分路に接続されており、かつ別の時
点におよび／または周波数スペクトルの別の中心
で出力信号パルスを受信するため、４線線路出力
分路に接続されている。

本発明の実施態様によれば、差動増幅器および
これにより制御されるトランジスタによつてルー
プ閉成に関する加入者接続線の監視をどのように
して行うことができるかが示される。

本発明の実施態様によれば、加入者接続線に流
れる電流を制限するため、第１の加算器の出力信
号によつて制御される閾値素子、およびトランジ
スタが設けられており、このトランジスタは加算
段の出力信号が閾値を上回つた場合に、出力端子
を加入者接続線のｂ心線に接続した演算増幅器の
基準電圧を、両方の演算増幅器の出力信号をほぼ
同じ大きさにするまで変化させ、その結果加入者
接続線の電流制限が行われる。

本発明による加入者接続回路のさらに別の構成
によれば、呼出し電流を供給せずにPBX電話装
置に通常設けられている地気ボタンを操作した
際、または加入者接続線の故障による地絡、また
は呼出し電流供給の場合の正規の動作の際に生じ
るような、加入者接続線の心線を介して流れる電
流の不平衡状態を検出することができる。そのた
め第１の加算回路のものと同じ入力電圧を加えた
第２の加算段、第２の加算段の出力信号を基準電
圧と比較する第２の差動増幅器、および電子スイ
ツチが使われ、前記の基準電圧を上回るまたは下
回つた際、この電子スイツチの導電状態が変化
し、かつそれにより表示判定基準値が供給され
る。

本発明の実施例を以下図面によつて説明する。
第１図は、本発明によるハイブリツド回路を備え
た２線４線変換系の方式回路図である。アナログ
信号（通信、ビデオ）およびデイジタル信号（例
えばデータ）を伝送できる図示された変換系にお
いて、送信分路VSと受信分路VEを有する４線線
路VLに平衡２線線路ZLを結合し、その際それと
同時に両方の４線線路分路VS，VEを互いに減結
合するため、本発明による変成器を用いないハイ
ブリツド回路Ｇが設けられている。

このハイブリツド回路Ｇにおいて平衡２線線路
ZLの両方の心線ａ，ｂは、２線線路ZLの特性イ
ンピーダンスを少なくとも近似的にシユミレート
する２線線路終端インピーダンスＺ／２＋Ｚ／２
の両方の半分を介して、４線線路VLの入力分路
VSの両方の出力端子sa，abに接続されている。
この入力分路VSは同様に平衡に構成されており、
すなわち両方の出力端子sa，sbは、互いに逆相で
そらぞれの入力信号電圧Usを供給する（アース
電位の線路平衡点Ｏに関して）。両方の出力端sa，
sbの間またはそれぞれ一方の出力端子と線路平衡
点Ｏの間に生じる入力分路VSの内部インピーダ
ンスは、少なくとも近似的に無視できる程小さく
する。この時４線線路VLの入力分路VSの両方の
出力端子sa，sbの間に全体で入力信号電圧２・
Usが生じると、ちようど２線線路終端インピー
ダンスの両方の半部Ｚ／２，Ｚ／２によつてこの
信号電圧は、両方の２線線路心線ａ，ｂのそれぞ
れUs／２の値を有する逆符号の送信信号電位が
達するように減衰される。

さらに両方の２線線路心線ａ，ｂには２つの抵
抗Ｒを介して、４線線路の出力分路VEに通じる
演算増幅器Ｖの両方の入力端子−，＋が接続され
ている。両方の抵抗は、特性インピーダンスより
も大きな抵抗値を持つようにするので、２線線路
ZLの終端に及ぼす作用は少なくとも近似的に無
視できる。２倍の大きさの抵抗値の２つの抵抗２
Ｒを介して演算増幅器Ｖの両方の入力端子−，＋
は、さらに２線線路心線ａ，ｂに対する接続関係
とは逆の接続関係で、４線線路VLの入力分路VS
の両方の出力端子sb，saに接続されている。つま
り、２線線路心線ａは出力端子saに接続されてお
り、２線線路心線ｂは出力端子sbに接続されてい
ることを前提にして、２線線路心線ａと接続され
ている演算増幅器Ｖの反転入力端子（−）は、同
様に２線線路心線ａと接続されている出力端子sa
に接続されているのではなく、逆に出力端子sbと
接続されており、２線線路心線ｂと接続されてい
る演算増幅器Ｖの非反転入力端子（＋）は同様に
２線線路心線ｂと接続されている出力端子sbに接
続されているのではなく、逆に出力端子saと接続
されている。最後になお演算増幅器Ｖの反転入力
端子（−）は出力端子Ａに、また非反転入力端子
（＋）は線路平衡点Ｏに接続されており、しかも
それぞれ前記の抵抗Ｒのｖ倍の大きさの抵抗値を
持つ抵抗vRを介して接続されている。演算増幅
器Ｖの出力端子Ａと線路平衡点Ｏは、４線線路
VLの出力分路VEの入力端子を形成している。こ
こにおいて２線線路心線ａ，ｂに（遠端から）到
来しかつここで前記の送信信号電位±Us／２が
重畳された受信信号電位±Ue／２に、ちようど
純粋な受信信号電圧ｖ・Ueだけふが生じ、一方
演算増幅器Ｖの入力端子に達する送信信号成分
は、それぞれちようど（少なくとも近似的に）相
殺される。

なおこのことは、本発明のハイブリツド回路を
実施した回路装置において、相応の測定によつて
検証され得る。

本発明によるハイブリツド回路は、時分割多重
および／または周波数分割多重の２線線路伝送チ
ヤネルを有する伝送系のも使用できる。４線線路
VLの入力分路VSおよび出力分路VEの相応の回
路技術的な細部については、もはや図示しておら
ず、かつ本発明を理解するためには必要ないの
で、説明する必要はない。

第２図に示した本発明によるハイブリツド回路
は、２つの演算増幅器OP１とOP２を含み、従つ
て差動増幅器入力端子、非常に高い入力インピー
ダンス、非常に低い出力インピーダンスおよび非
常に大きな無負荷利得を有する増幅器を含む。

両方の演算増幅器の非反転入力端子は、それぞ
れ基準直流電圧に接続されており、これら基準直
流電圧は２線線路を形成する加入者接続線の給電
電源から取出すことができる。さらに演算増幅器
OP２の非反転入力端子に４線線路の受信分路VE
が接続されている。両方の演算増幅器の出力端子
の間には、対抗Rrを介してそれぞれの反転入力
端子に通じるそれぞれ１つの帰還部が形成されて
いる。さらに演算増幅器OP２の出力端子は、抵
抗RKを介して演算増幅器OP１の反転入力端子
に接続されている。

演算増幅器OP１の出力端子は、抵抗RFを介し
て２線加入者接続線のｂ心線に接続されている。
同様に演算増幅器OP２の出力端子は、なるべく
前記の抵抗RFと同じ抵抗値を有する別の抵抗RF
を介して加入者接続線のａ心線に接続されてい
る。加入者接続線は、前記ハイブリツド回路が属
する所属の交換側加入者接続線と図示されていな
い加入者とを接続するために使われる。

本発明によるハイブリツド回路の別の部品は差
動増幅器Ａ１である。この差動増幅器の非反転入
力端子は、一方において抵抗Ｒ１を介して前記演
算増幅器OP１の出力端子に接続されており、か
つ他方において抵抗Ｒ３を介して加入者接続線の
ａ心線に接続されている。同様に差動増幅器Ａ１
の反転入力端子は、抵抗Ｒ２を介して演算増幅器
OP２の出力端子に接続されており、かつ抵抗Ｒ
４を介して加入者接続線のｂ心線に接続されてい
る。差動増幅器Ａ１の出力端子と反転入力端子の
間に抵抗Rrを介して帰還結合が行なわれている。
さらに出力端子は、４線線路の送信分路VSに接
続されている。

第３図に示すように本発明による回路装置は、
特に種々の監視機能を実行するため種々の様式に
構成することができる。ａ心線とｂ心線を含む加
入者接続線のループ閉成監視のため、第２の差動
増幅器Ａ２が設けられており、この増幅器の反転
入力端子は、第１の差動増幅器Ａ１の出力端子に
接続されており、かつ非反転入力端子は基準直流
電圧に接続されている。さらにこれに関してトラ
ンジスタＱ１が設けられており、このトランジス
タの制御電極は、第２の差動増幅器Ａ２の出力端
子に接続されている。スイツチ回路パラメータ、
従つて特に差動増幅器AA１の増幅度、第２の差
動増幅器Ａ２の非反転入力端子に加わる基準電
圧、および前記トランジスタＱ１のバイアス電圧
は次のように選定されている。すなわち加入者の
フツクスイツチを介して加入者ループを閉じた際
この時流れる電流が第１の差動増幅器Ａ１の出力
信号を生じ、この信号は、第２の差動増幅器の基
準電圧を下回るので、第２の差動増幅器Ａ２は出
力信号を送出し、この信号は、トランジスタＱ１
を導通状態にし、それによつてこの時形成されて
いるコレクタ電位OFFHを適当に評価した際にル
ープ閉成状態が表示されるようにする。差動増幅
器Ａ２の差動増幅器特性のため、および加入者接
続線に生じる交流電流と比較直流電圧の振幅関係
のため、このような交流電流が前記のループ閉成
表示に影響を及ぼさないことが保証されている。

加入者接続線に流れる電流を制限しようとする
場合、同様に第３図に示すように、抵抗Ｒ５，Ｒ
６およびＲ７から成る分圧器によつて通常のよう
にしや断方向にバイアスされたダイオードＤ１の
形の閾値素子と、このダイオードＤ１を御御回路
に配置したトランジスタＱ２が設けられている。
閾値素子には、抵抗RSとコンデンサＣから形成
されたフイルタを介して第１の差動増幅器Ａ１の
出力電圧が供給される。加入者接続線における許
容できない程大きな電流のため、第１の差動増幅
器Ａ１の出力電圧が閾値素子の閾値を上回り、か
つそれによりダイオードＤ１が導通すると、トラ
ンジスタＱ２の制御回路内でトランジスタＱ２の
電圧変化が生じ、このトランジスタＱ２の導電状
態が変化する。このトランジスタＱ２のコレクタ
は、本発明によるハイブリツド回路の第１の演算
増幅器OP１に基準電圧を供給する端子にも接続
されているので、このような導電率の変化によつ
て基準電圧も変化し、それにより演算増幅器OP
１とOP２の出力電圧は、ほぼ同じ大きさになり、
その結果、加入者接続線のａ心線とｂ心線との間
の電圧は減少する。それにより他方において所望
のように２線加入者接続線を流れる電流の制限が
行われる。

第３図に示された回路装置は次のように構成さ
れている。すなわち前記の機能の他に加入者接続
線の心線を流れる電流の不平衡も検出できる。こ
のような不平衡は、加入者接続線に呼出し電流を
供給した場合に生じるが、またはPBX電話装置
に通常設けられている。地気ボタンを操作した際
または絶縁故障のためｂ心線が低抵抗で接地され
た際このような給電を行わなくとも生じる。この
ような状態の検出のため第３図による回路装置
は、さらに第３図の差動増幅器Ａ３、第４の差動
増幅器Ａ４およびトランジスタＱ３の形の電子ス
イツチを含んでいる。差動増幅器Ａ３の入力端子
には、第１の差動増幅器Ａ１のものと同じ入力電
圧が加えられる。第４の差動増幅器Ａ４は比較器
として利用され、この比較器は、差動増幅器Ａ３
の出力電圧を基準電圧と比較する。第４の差動増
幅器Ａ４の出力信号は、トランジスタＱ３用の制
御信号として使われる。スイツチ回路パラメータ
は、加入者接続線に直流電流の不平衡が生じた
時、この不平衡に比例した差動増幅器Ａ３の出力
電圧が所定の閾値を下回るように選定されてお
り、その結果、差動増幅器Ａ４から送出される出
力信号により、トランジスタＱ３は導電状態に切
換えられ、その際この時生じているコレクタ電位
GKは、このような不平衡状態に対する表示とし
て評価できる。差動増幅器Ａ３の帰還抵抗Rr４
を橋絡するコンデンサCRは、これに関して加入
者接続線における交流信号の発生を不平衡状態の
存在としてて評価しないようにするために設けら
れている。

第３図の回路装置において、例えばアース電位
に関して＋5Vの電位変化の形で、分位器抵抗Ｒ
５とＲ６との接続点に加えられた信号PDWNに
よつて、加入者接続線から動作電圧を取出すこと
ができる。すなわち、この場合、トランジスタＱ
２はしや断状態になり、それにより演算増幅器
OP１に対する基準電圧は変化し、この基準電圧
の変化はこの演算増幅器の出力端子に演算増幅器
OP２の出力端子における電位とほぼ同じ電位が
生じ、従つて加入者接続線のａ心線とｂ心線との
電位差がほぼ０になるまで行なわれる。

第４図は、第２図に示すような本発明による回
路装置の変形実施例を示しており、この実施例
は、大体において差動増幅器Ａ１およびＡ３とこ
れらの差動増幅器の各入力端子の前に接続された
抵抗の代りに加算段を使用する点で優れている。
大きな公差を有する抵抗を必要とせず、かつ全抵
抗が比較的小さくてよい（200KΩ以下）ので集
積回路技術で構成されたモジユールを使用するこ
とができる。

前記加算段を除外すれば、装置は、ハイブリツ
ド回路の構成に関してほぼ第２図および第３図に
よるものと同じであり、かつハイブリツド回路お
よび付加機能を行う回路に関して第３図によるも
のと同じである。

加算段Ｓ１とＳ２は同じ入力信号を受取るが、
異つた出力信号VSおよびVCを発生する。演算増
幅器OP１とOP２の出力電圧VAとVBは、加算
段の両方の入力端子に供給される。２線線路のｂ
心線とａ心線は、加算段の別の入力端子に接続さ
れている。抵抗RF１において降下する電圧は値
VR−VAを有するので、この抵抗を通つて値
（VR−VA）／RF１の電流が流れる。同様に抵
抗RF２を通つて流れる電流は値（VT−VB）／
RF２を有する。加算段Ｓ１において電流IRF１
は電流IRF２から減算される。

それ故にRF１＝RF２＝RFが成り立つものと
すれば、次の関係がある。

VS＝Ｋ（VB＋VR−VA−VT）。

同様に加算段Ｓ２においては電流IRF１とIRF
２の加算が行われる。抵抗RF１とRF２に関して
前記のものと同じ仮定をすれば、次式が成り立
つ。

VC＝Ｋ（VT＋VR−VA−VB）。

前記の式においてＫは、当該の加算段の増幅度
と抵抗RFに依存する定数である。

それ故に加算段Ｓ１とＳ２は、入力電圧VA，
VB，VT，VRに基いて出力電圧VBとVCを送出
する。このような加算段は、それ自体は公知であ
り、かつ特に良好に集積回路技術で実現できる。

第４図に示すように出力信号VCは、ローパス
フイルタを介して差動増幅器Ａ４に供給され、そ
れにより後続の閾値素子に妨害電圧が達しないよ
うにする。

【図面の簡単な説明】

第１図は、本発明によるハイブリツド回路の実
施例の図、第２図は、本発明によるハイブリツド
回路の別の実施例を示す図、第３図は、本発明の
構成に相当する回路部分を示すこのようなハイブ
リツド回路の詳細回路図、第４図は、本発明によ
るハイブリツド回路の別の実施例を示す図であ
る。 Ｇ…ハイブリツド回路、ZL…２線線路、VL…
４線線路、VE…受信分路、VS…送信分路。

Claims (1)

1. 【特許請求の範囲】 １ ４線線路VLの入力分路VSおよび出力分路
   VEを相互に減結合して前記４線線路VLの入力分
   路VSおよび出力分路VEに２線線路ZLを接続す
   るための、変成器を用いないハイブリツド回路Ｇ
   であつて、その際４線線路VLの入力分路VSを介
   して到来しかつ該入力分路の両方の端子sa，sbに
   互いに逆相の入力信号電圧で生じる入力信号が、
   ２線線路ZLに整合したインピーダンス回路Ｚ／
   ２によつて減衰されて２線線路ZLに供給され、
   かつ２線線路ZLに生じた信号が、入力信号成分
   を減算した後に４線線路VLの出側出力分路VEに
   供給され、その際、一方の２線線路心線ａは第１
   のシミユレーシヨンインピーダンスＺ／２を介し
   て４線線路VLの入力分路VSの一方の出力端子sa
   と接続されており、また、他方の２線線路心線ｂ
   は第２のシミユレーシヨンインピーダンスＺ／２
   を介して４線線路VLの入力分路Ｓの他方の出力
   端子sbと接続されている、変成器を用いないハイ
   ブリツド回路において、一方の２線線路心線ａは
   平衡２線線路ZLの特性インピーダンスの半分を
   少なくとも近似的にシミユレートするインピーダ
   ンスＺ／２を介して４線線路VLの少なくとも交
   流に対して低インピーダンスの入力分路VSの一
   方の端子saに接続されており、前記一方の２線線
   路心線ａに、４線線路VLの出力分路VEに通じる
   １つの演算増幅器Ｖの一方の入力端子（−）が大
   きな抵抗値Ｒの第１の抵抗を介して接続されてお
   り、前記演算増幅器Ｖの一方の入力端子（−）は
   更に、高い抵抗値２Ｒの第２の抵抗を介して入力
   分路VSの他方の出力端子sbと接続されており、
   他方の２線線路心線ｂは同様に２線線路ZLの特
   性インピーダンスの半分を少なくとも近似的にシ
   ミユレートするインピーダンスＺ／２を介して４
   線線路VLの入力分路VSの他方の出力端子sbに接
   続されており、前記他方の２線線路心線ｂに、演
   算増幅器Ｖの他方の入力端子（＋）が同様に高い
   抵抗値Ｒの第３の抵抗を介して接続されており、
   前記演算増幅器Ｖの他方の入力端子（＋）は更に
   高い第４の抵抗２Ｒを介して入力分路VSの前述
   の一方の出力端子saと接続されており、その際前
   記演算増幅器Ｖの反転入力側（−）は高抵抗vR
   を介して前記演算増幅器Ｖの出力側と接続されて
   おり、前記演算増幅器Ｖの非反転入力側（＋）は
   高抵抗vRを介して線路平衡点Ｏと接続されてい
   ることを特徴とする、変成器を用いないハイブリ
   ツド回路。 ２ 大きな抵抗値Ｒの第１の抵抗を介して一方の
   ２線線路心線ａに接続されかつ演算増幅器Ｖの一
   方の入力端子（−）が、２倍の大きさの第２の抵
   抗２Ｒを介して入力分路VSの他方の出力端子に
   接続さており、 また同様に前記の大きな抵抗値Ｒの第３の抵抗
   を介して他方の２線線路心線ｂに接続された演算
   増幅器Ｖの他方の入力端子（＋）が、ここでも２
   倍の大きさの第４の抵抗２Ｒを介して入力分路
   VSの前記一方の出力端子saに接続されており、 その際それぞれＶ倍の大きさの抵抗値vRを有
   する抵抗を介して、演算増幅器Ｖの反転入力端子
   （−）が出力端子に、また演算増幅器Ｖの非反転
   入力端子（＋）が線路平衡点Ｏに接続されてお
   り、その際ｖが、演算増幅器Ｖの増幅度である、
   特許請求の範囲第１項記載の回路。 ３ ４線線路の入力分路にある２つの演算増幅器
   OP１，OP２の非反転入力端子（＋）が、それぞ
   れ基準直流電圧（−48V）に接続されており、ま
   た両方の演算増幅器の第１のものOP２の非反転
   入力端子（＋）に、４線線路の入力分路VEが接
   続されており、またこの演算増幅器の出力端子
   が、抵抗RFを介して２線線路のａ心線、および
   別の抵抗Rkを介して第２の演算増幅器OP１の反
   転入力端子（−）に接続されており、第２の演算
   増幅器の出力端子が、抵抗RFを介して２線線路
   のｂ心線に接続されている、特許請求の範囲第１
   項記載の回路。 ４ 加入者接続線のループ閉成を監視するため、
   一方の入力端子（−）を加算回路Ｒ１〜Ｒ４，
   Rr３，Ａ１の出力端子に接続しかつ第２の入力
   端子（＋）を基準電圧に接続した差動増幅器Ａ２
   と制御電極を差動増幅器の出力端子に接続したト
   ランジスタＱ１とが設けられており、その際加算
   回路Ｒ１〜Ｒ４，Rr３，Ａ１の出力信号が基準
   電圧（＋Ｖ）を上回るかまたは下回つた際にトラ
   ンジスタＱ１の導電状態が変化するように、スイ
   ツチ回路のパラメータが選定されている、特許請
   求の範囲第３項記載の回路。 ５ 加入者接続線を介して流れる電流を制限する
   ため、加算回路Ｒ１〜Ｒ４，Rr３，Ａ１の出力
   信号で制御される閾値素子およびトランジスタＱ
   ２が設けられており、加算回路Ｒ１〜Ｒ４，Rr
   ３，Ａ１の出力信号が閾値を上回つた際、このト
   ランジスタの導電状態が変化し、かつ出力端子を
   加入者接続線のｂ心線に接続した演算増幅器OP
   ２の基準直流電圧が、両方の演算増幅器OP１，
   OP２の出力信号をほぼ同じ大きさにするまで変
   化する、特許請求の範囲第４項記載の回路。 ６ 加入者接続回路の線路心線ａ，ｂを介して流
   れる電流の不平衡を検出するため、それぞれの入
   力端子に第１の加算回路Ｒ１〜Ｒ４，Rr３，Ａ
   １のものと同じ入力電圧を加えた第２の加算段
   CR，Rr４，Ａ３，Ｒ１′〜Ｒ４′、第２の加算段
   CR，Rr４，Ａ３，Ｒ１′〜Ｒ４′の出力信号を基
   準電圧と比較するため比較器として使われる差動
   増幅器Ａ４、および電子スイツチＱ３が設けられ
   ており、前記の基準電圧を上回るまたは下回つた
   際、この電子スイツチの導電状態が変化する、特
   許請求の範囲第４項記載の回路。 ７ 第２の加算段Ｓ２と差動増幅器Ａ４の間にロ
   ーパスフイルタLPがそう入されている、特許請
   求の範囲第６項記載の回路。 ８ 第２の加算段CR，Rr４，Ａ３，Ｒ１′〜Ｒ
   ４′が差動増幅器Ａ３を有しており、この差動増
   幅器の各入力端子が、それぞれ第２の加算段の抵
   抗Ｒ１′〜Ｒ４′および第１の加算段の抵抗Ｒ１〜
   Ｒ４を介して第１の加算段Ｒ１〜Ｒ４，Rr３，
   Ａ１の各入力側と接続されている、特許請求の範
   囲第６項記載の回路。 ９ VRとVTで２線線路のａ心線またはｂ心線
   における信号電圧を表わし、かつVAとVBで第
   １または第２の演算増幅器（OP１またはOP２）
   の出力電圧を表わした際、第１の加算回路Ｒ１〜
   Ｒ４，Rr３，Ａ１の出力信号VSが、VB＋VR−
   VA−VTの電圧合成値に比例する、特許請求の
   範囲第３項記載の回路。 １０ VRとVTで２線線路のａ心線およびｂ心
   線における信号電圧を表わし、かつVAとVBで
   第１および第２の演算増幅器（OP１またはOP
   ２）の出力電圧を表わした際、第２の加算回路
   CR，Rr４，Ａ３，Ｒ１′〜Ｒ４′の出力電圧が、
   VT＋VR−VA−VBの合成電圧値に比例する、
   特許請求の範囲第６項記載の回路。 １１ 所定の時点におよび／または周波数スペク
   トルの所定の中心で送信信号パルスを送信するた
   め、４線線路入力分路VSに接続されており、か
   つ別の時点におよび／または周波数スペクトルの
   別の中心で受信信号パルスを受信するため、４線
   線路出力分路VEに接続されている、特許請求の
   範囲第１項記載の回路。