JPS6376528A - スケルチ回路 - Google Patents
スケルチ回路Info
- Publication number
- JPS6376528A JPS6376528A JP22102186A JP22102186A JPS6376528A JP S6376528 A JPS6376528 A JP S6376528A JP 22102186 A JP22102186 A JP 22102186A JP 22102186 A JP22102186 A JP 22102186A JP S6376528 A JPS6376528 A JP S6376528A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mute
- delaying
- delay
- squelch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000284 extract Substances 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 2
- 206010011878 Deafness Diseases 0.000 abstract 2
- 235000017284 Pometia pinnata Nutrition 0.000 abstract 2
- 240000009305 Pometia pinnata Species 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 15
- 230000035945 sensitivity Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 1
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、FM受信機におけるキャリア消失時の雑音を
、19調出力を遅延させて除去するスケルチ回路に関す
る。
、19調出力を遅延させて除去するスケルチ回路に関す
る。
FM受信機には無信号時に装置内部で発生する雑音を除
去するため、スケルチ回路(ミュート回路)を内蔵して
いるのが一般的である。しかし、高周波信号(キャリア
)が消失してからスケルチ回路によるミュート動作が行
われるまでには、通常数10m5の遅れ時間があり、こ
の間の雑音は除去できない。
去するため、スケルチ回路(ミュート回路)を内蔵して
いるのが一般的である。しかし、高周波信号(キャリア
)が消失してからスケルチ回路によるミュート動作が行
われるまでには、通常数10m5の遅れ時間があり、こ
の間の雑音は除去できない。
この点を解決するために、送信側から送信終了時に検知
用の信号(トーンやデータ)を送出し、受信側でそれを
検知してミュート動作を行なう方式がある。しかし、こ
の方式の受信機でも送信側が終了検知用信号の送出機能
がないものに代れば、やはり雑音が発生する欠点がある
。
用の信号(トーンやデータ)を送出し、受信側でそれを
検知してミュート動作を行なう方式がある。しかし、こ
の方式の受信機でも送信側が終了検知用信号の送出機能
がないものに代れば、やはり雑音が発生する欠点がある
。
本発明は、ミュート対象となる復調出力を、ミュート信
号発生の遅延量に見合って遅延させることにより、上述
した問題点を解決しようとするものである。
号発生の遅延量に見合って遅延させることにより、上述
した問題点を解決しようとするものである。
本発明は、FM受信機の復調回路の出力からノイズ成分
を抽出し、そのレベルが所定値を越えたときにミュート
回路を作動させ、該復調回路の出力が後段回路へ入力し
ないようにするスケルチ回路において、該復調回路とミ
ュート回路の間に、キャリア消失時に該ミュート回路が
作動するまでの動作遅れに見合う遅延時間の遅延回路を
介在させてなることを特徴とするものである。
を抽出し、そのレベルが所定値を越えたときにミュート
回路を作動させ、該復調回路の出力が後段回路へ入力し
ないようにするスケルチ回路において、該復調回路とミ
ュート回路の間に、キャリア消失時に該ミュート回路が
作動するまでの動作遅れに見合う遅延時間の遅延回路を
介在させてなることを特徴とするものである。
復調回路からミュート回路へ入力する復調出力を適度に
遅延させると、復調出力のキャリア消失時にミュート回
路が動作するまでの遅れ時間と一致させることができ、
キャリア消失時の確実なノイズ除去効果が期待できる。
遅延させると、復調出力のキャリア消失時にミュート回
路が動作するまでの遅れ時間と一致させることができ、
キャリア消失時の確実なノイズ除去効果が期待できる。
第1図は本発明の一実施例を示す構成図で、FM受信機
の一部を示したものである。図中、1はFM復調回路、
2は遅延回路、3はノイズスケルチ回路、4はAF(低
周波)アンプ、5はスピーカである。ノイズスケルチ回
路3はfJj 8m出力すのうち例えば20KHz程度
のノイズ成分だけを選択増幅するノイズアンプ31と、
その出力を直流に変換する直流変換回路32と、該回路
32の出力d(ミュート信号)でオン、オフ制御される
ミュートスイッチ33とを備える。遅延回路2は例えば
第3図に示すようにN段のB B D (Bucket
Brigade Device)と、それを駆動する周
波数fpのクロック発生器22と、BBD21で遅延し
た出力から音声帯域(3KHz程度)だけを通過させる
LPF (ローパスフィルタ)23とで構成され、 なる遅延時間を与えることができる。Nは例えば102
4である。
の一部を示したものである。図中、1はFM復調回路、
2は遅延回路、3はノイズスケルチ回路、4はAF(低
周波)アンプ、5はスピーカである。ノイズスケルチ回
路3はfJj 8m出力すのうち例えば20KHz程度
のノイズ成分だけを選択増幅するノイズアンプ31と、
その出力を直流に変換する直流変換回路32と、該回路
32の出力d(ミュート信号)でオン、オフ制御される
ミュートスイッチ33とを備える。遅延回路2は例えば
第3図に示すようにN段のB B D (Bucket
Brigade Device)と、それを駆動する周
波数fpのクロック発生器22と、BBD21で遅延し
た出力から音声帯域(3KHz程度)だけを通過させる
LPF (ローパスフィルタ)23とで構成され、 なる遅延時間を与えることができる。Nは例えば102
4である。
第2図は動作波形図で、(b)〜telは第1図の各記
号に対応する。(a)の高周波信号は受信キャリアを示
し、ONはキャリア有、OFFはキャリアなしを示す。
号に対応する。(a)の高周波信号は受信キャリアを示
し、ONはキャリア有、OFFはキャリアなしを示す。
(b)の復調出力はキャリアがONであれば信号成分が
あり、キャリアがOFFになるとノイズ成分となる。(
C)の遅延出力はfb)の復調出力を遅延回路2によっ
てτBだけ遅延させたものである。
あり、キャリアがOFFになるとノイズ成分となる。(
C)の遅延出力はfb)の復調出力を遅延回路2によっ
てτBだけ遅延させたものである。
+d)のミュート信号はtb>の復調出力にノイズ成分
が現われてからτN経たないとONLない。この時間τ
N (数10m5程度)はノイズアンプ31や直流変換
回路32内の容量(特に後者の平滑用コンデンサ)によ
る動作遅れである。ここで、τB=τNに設定すればt
elのスピーカ入力からはノイズ成分が確実に除去され
、且つ信号成分も欠落しない。但し、τB〉τNである
と信号成分が一部欠落し、τBくτNであるとノイズ成
分が一部残存する。このようなケースはτN一定であれ
ば起こりにくいが、スケルチ感度をボリュームで調整す
ることによりτNが変化してしまうと、τN=τBなる
関係を維持できなくなる。以下にこの対策方法を示す。
が現われてからτN経たないとONLない。この時間τ
N (数10m5程度)はノイズアンプ31や直流変換
回路32内の容量(特に後者の平滑用コンデンサ)によ
る動作遅れである。ここで、τB=τNに設定すればt
elのスピーカ入力からはノイズ成分が確実に除去され
、且つ信号成分も欠落しない。但し、τB〉τNである
と信号成分が一部欠落し、τBくτNであるとノイズ成
分が一部残存する。このようなケースはτN一定であれ
ば起こりにくいが、スケルチ感度をボリュームで調整す
ることによりτNが変化してしまうと、τN=τBなる
関係を維持できなくなる。以下にこの対策方法を示す。
第4図は第1図の直流変換回路32の詳細ブロック図で
、第5図はその回路図である。整流回路321はコンデ
ンサC1とダイオードDI、’D2を用いた倍電圧整流
型で、その整流出力は積分回路322のコンデンサC2
で平滑化される。スケルチボリューム323は可変抵抗
VRと固定抵抗Rの直列回路に発生する電圧Vを可変抵
抗VRで変化させてスケルチ感度を調整する。つまり、
電圧Vは比較器324のしきい値、第5図ではトランジ
スタTrのベース・エミッタ間電圧0.6■と比較され
、V = 0.6を境にトランジスタTrはオン、オフ
する。このトランジスタTrのコレクタ出力がミュート
信号dとして使用される。
、第5図はその回路図である。整流回路321はコンデ
ンサC1とダイオードDI、’D2を用いた倍電圧整流
型で、その整流出力は積分回路322のコンデンサC2
で平滑化される。スケルチボリューム323は可変抵抗
VRと固定抵抗Rの直列回路に発生する電圧Vを可変抵
抗VRで変化させてスケルチ感度を調整する。つまり、
電圧Vは比較器324のしきい値、第5図ではトランジ
スタTrのベース・エミッタ間電圧0.6■と比較され
、V = 0.6を境にトランジスタTrはオン、オフ
する。このトランジスタTrのコレクタ出力がミュート
信号dとして使用される。
上述した回路では可変抵抗VRはコンデンサC2の放電
抵抗の一部となるので、その値がスケルチ動作点調整に
伴ない変化すると、前述した遅れ時間τNも変化してし
まう。例えば、最高スケルチ感度点に設定するためにV
Rの値を増加させると遅れ時間τNは最大値T1となり
、逆に最低スケルチ感度点に設定するためにVRO値を
低下させると遅れ時間τNはT2となる。第6図はこの
特性を示している。但し、0.6V以上はトランジスタ
Trのない状態で示しである。そこで、例えば前者でτ
N=τBの関係を成立させると、後者にしたとき(TI
T2)時血だけ信号の欠落が生ずる。第7図はこれ
を示している。
抵抗の一部となるので、その値がスケルチ動作点調整に
伴ない変化すると、前述した遅れ時間τNも変化してし
まう。例えば、最高スケルチ感度点に設定するためにV
Rの値を増加させると遅れ時間τNは最大値T1となり
、逆に最低スケルチ感度点に設定するためにVRO値を
低下させると遅れ時間τNはT2となる。第6図はこの
特性を示している。但し、0.6V以上はトランジスタ
Trのない状態で示しである。そこで、例えば前者でτ
N=τBの関係を成立させると、後者にしたとき(TI
T2)時血だけ信号の欠落が生ずる。第7図はこれ
を示している。
第8図は上述した不都合を避けるために、クロツク発振
器22の周波数を調整できるようにすると共に、そのク
ロック周波数調整ボリューム24とスケルチボリューム
323との間に連動関係を持たせた本発明の他の実施例
である。図中、遅延回路20は第3図のBBD21とL
PF23を含み、BBD21を駆動するクロック発振器
22は独立して図示しである。また、ミュート回路30
は第4図の比較器324と第1図のミュートスイッチ3
3を含み、ノイズアンプ31と直流変換回路32は図示
していない。
器22の周波数を調整できるようにすると共に、そのク
ロック周波数調整ボリューム24とスケルチボリューム
323との間に連動関係を持たせた本発明の他の実施例
である。図中、遅延回路20は第3図のBBD21とL
PF23を含み、BBD21を駆動するクロック発振器
22は独立して図示しである。また、ミュート回路30
は第4図の比較器324と第1図のミュートスイッチ3
3を含み、ノイズアンプ31と直流変換回路32は図示
していない。
実際には完全にτN−τBとしなくとも、遅れ時間τN
を複数X(例えば3〜5)に分割し、遅延時間rBをそ
の数だけ設定すれば充分である。
を複数X(例えば3〜5)に分割し、遅延時間rBをそ
の数だけ設定すれば充分である。
具体的には遅れ時間τNの変化幅をaとし、a/x =
5 ms程度になるように設定する。第9図にX=3
とした例を示す。同図(a)はスケルチボリュームVR
の値が最低スケルチ感度点から最高スケルチ感度点へ変
化して、ミュート遅れ時間τNがtからt+a/3.t
+2a/3.t+aへと変化するものとしたとき、遅延
時間τBをt + a / 3 。
5 ms程度になるように設定する。第9図にX=3
とした例を示す。同図(a)はスケルチボリュームVR
の値が最低スケルチ感度点から最高スケルチ感度点へ変
化して、ミュート遅れ時間τNがtからt+a/3.t
+2a/3.t+aへと変化するものとしたとき、遅延
時間τBをt + a / 3 。
t + 2a / 3 、 t + aの各値に変化
させるようにしたものである。つまり、 r H= t 〜t + a / 3でrB=i+3/
3r N = t + a / 3〜t+ 2 a /
3でτs=t+2a/3 rr+=t+2a/3〜t+aでrB=t+aである。
させるようにしたものである。つまり、 r H= t 〜t + a / 3でrB=i+3/
3r N = t + a / 3〜t+ 2 a /
3でτs=t+2a/3 rr+=t+2a/3〜t+aでrB=t+aである。
第10図は上述したτBの各値を実現する回路で、VR
’ はクロック周波数調整ボリュームである。このボリ
ュームVR′の各位置’VR3′、 VR2’VRI
’ はスケルチボリュームVRの各位置VR3。
’ はクロック周波数調整ボリュームである。このボリ
ュームVR′の各位置’VR3′、 VR2’VRI
’ はスケルチボリュームVRの各位置VR3。
vR2,vR,に対応する。CMP 1.CMP 2は
抵抗値表示したしきい値をそれぞれVRI’ +
VR2’とするコンパレータで、SWl、SW2はアナ
ログスイッチである。ボリュームVR’ がVRI’
以下であればコンパレータCMP + 、CMP 2
は作動しないので、スイッチSW+ 、SW2はオフで
ある。このためクロック発1辰器22の端子P、 Q間
には抵抗R・だけが接続され、τB=t+aとなる。次
にVR′がVRI’ とVR2’ の間にあるとコ
ンパレータCMP1が動作してスイッチS W +がオ
ンする。この結果、端子P、Q間には抵抗R+。
抵抗値表示したしきい値をそれぞれVRI’ +
VR2’とするコンパレータで、SWl、SW2はアナ
ログスイッチである。ボリュームVR’ がVRI’
以下であればコンパレータCMP + 、CMP 2
は作動しないので、スイッチSW+ 、SW2はオフで
ある。このためクロック発1辰器22の端子P、 Q間
には抵抗R・だけが接続され、τB=t+aとなる。次
にVR′がVRI’ とVR2’ の間にあるとコ
ンパレータCMP1が動作してスイッチS W +がオ
ンする。この結果、端子P、Q間には抵抗R+。
R2が並列接続されてτB = t + 2a / 3
になる。
になる。
さらにVR’がVR2’ を越えるとコンパレータC
MP +、CMP 2が動作してスイッチSW1.SW
2がオンになり、端子P、Q間には抵抗R1〜R3が並
列接続される。この結果、τB−t + a/3になる
。このようにしてスケルチボリュームVRの位置に応じ
た遅延時間τBを設定することができる。
MP +、CMP 2が動作してスイッチSW1.SW
2がオンになり、端子P、Q間には抵抗R1〜R3が並
列接続される。この結果、τB−t + a/3になる
。このようにしてスケルチボリュームVRの位置に応じ
た遅延時間τBを設定することができる。
以上述べたように本発明によれば、復調回路とミュート
回路との間に遅延回路を介在させ、ミュート動作の遅れ
時間に見合って復調出力を遅延させるようにしたので、
受信キャリア消失直後の雑音も確実に除去できる利点が
ある。
回路との間に遅延回路を介在させ、ミュート動作の遅れ
時間に見合って復調出力を遅延させるようにしたので、
受信キャリア消失直後の雑音も確実に除去できる利点が
ある。
第1図は本発明の一実施例を示すブロック図、第2図は
その各部動作波形図、第3図は遅延回路の構成図、第4
図は直流変換回路の詳細図、第5図は第4図の主要回路
図、第6図はスケルチ感度とミュート動作時間の説明図
、第7図はミュート動作時間と信号欠落の説明図、第8
図は本発明の他の実施例を示す構成図、第9図は遅延時
間可変の説明図、第10図は第8図の具体例を示す要部
回路図である。 図中、1は復調回路、2は遅延回路、3はスケルチ回路
、4はAFアンプ、5はスピーカである。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 第1図 (e)スピーカ入力
・ラヒ1図の各含p會カイF禾(形に &′6 1
その各部動作波形図、第3図は遅延回路の構成図、第4
図は直流変換回路の詳細図、第5図は第4図の主要回路
図、第6図はスケルチ感度とミュート動作時間の説明図
、第7図はミュート動作時間と信号欠落の説明図、第8
図は本発明の他の実施例を示す構成図、第9図は遅延時
間可変の説明図、第10図は第8図の具体例を示す要部
回路図である。 図中、1は復調回路、2は遅延回路、3はスケルチ回路
、4はAFアンプ、5はスピーカである。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 第1図 (e)スピーカ入力
・ラヒ1図の各含p會カイF禾(形に &′6 1
Claims (1)
- FM受信機の復調回路の出力からノイズ成分を抽出し、
そのレベルが所定値を越えたときにミュート回路を作動
させ、該復調回路の出力が後段回路へ入力しないように
するスケルチ回路において、該復調回路とミュート回路
の間に、キャリア消失時に該ミュート回路が作動するま
での動作遅れに見合う遅延時間の遅延回路を介在させて
なることを特徴とするスケルチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22102186A JPS6376528A (ja) | 1986-09-19 | 1986-09-19 | スケルチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22102186A JPS6376528A (ja) | 1986-09-19 | 1986-09-19 | スケルチ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6376528A true JPS6376528A (ja) | 1988-04-06 |
Family
ID=16760242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22102186A Pending JPS6376528A (ja) | 1986-09-19 | 1986-09-19 | スケルチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6376528A (ja) |
-
1986
- 1986-09-19 JP JP22102186A patent/JPS6376528A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2208462A (en) | Spread spectrum communications receiver | |
US6192226B1 (en) | Carrier squelch processing system and apparatus | |
US5734975A (en) | Direct-coupled signaling receiver with PL/DPL detector | |
JPS6139731A (ja) | 雑音検出器 | |
US6957052B2 (en) | Transmission system, receiver, circuit, and method for removing interference components in a signal | |
JP3195794B2 (ja) | 搬送波を変調した信号を伝送する回路装置 | |
JPS6376528A (ja) | スケルチ回路 | |
JP3188213B2 (ja) | Ofdm信号受信機 | |
US4208634A (en) | Circuit for suppressing noise caused by scratches on a phonograph record | |
US6249552B1 (en) | Audio frequency recovery—DC restorer circuit for cordless phone applications | |
US5930308A (en) | Method and apparatus for detecting signaling tones in wide-band digitized cellular-telephone signals | |
US6985541B1 (en) | FM demodulator for a low IF receiver | |
JPH0437233A (ja) | 2値識別回路 | |
EP0929150A1 (en) | A method of and a circuit for automatic gain control (AGC) | |
JP3182368B2 (ja) | スペクトラム拡散受信装置 | |
JP3159728B2 (ja) | Am/fm雑音除去回路 | |
JPH07321706A (ja) | Agc回路 | |
JPH1075190A (ja) | Fmラジオ受信機のノイズ除去装置 | |
JP2003142967A (ja) | 受信装置 | |
JPH03930B2 (ja) | ||
JP2626102B2 (ja) | Fm復調器 | |
JPH0648994Y2 (ja) | ノイズブランカ回路 | |
EP1236271B1 (en) | Fm demodulator using monostables | |
JP2679324B2 (ja) | データ受信用フィルタ回路 | |
JPH088537B2 (ja) | マルチパスノイズ検出装置 |