JPS6376348A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6376348A JPS6376348A JP21797586A JP21797586A JPS6376348A JP S6376348 A JPS6376348 A JP S6376348A JP 21797586 A JP21797586 A JP 21797586A JP 21797586 A JP21797586 A JP 21797586A JP S6376348 A JPS6376348 A JP S6376348A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- semiconductor integrated
- circuit device
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000002161 passivation Methods 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 238000010008 shearing Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 239000000088 plastic resin Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 moisture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は樹脂モールド封止型の半導体集積回路チップの
周辺部の構造に関するものである。
周辺部の構造に関するものである。
(従来の技術)
従来の樹脂モールド封止型の半導体集積回路は、その断
面をみると、第3図のようになっており、リードフレー
ム6に、シリコン基板5.フィールド酸化膜4. /l
配線3.バフシベーション膜2等からなる半導体チップ
が載り、その全体をプラスチック樹脂1で封止する形と
なっている。この中でチップ周辺部のAl配線3の近傍
は通常シリコン基板5上に形成されたフラットなフィー
ルド酸化膜4上にAl配線3又はワイヤボンドのための
AIパッドが載り、更に、その上をパッシベーション膜
2が覆う形となっている。
面をみると、第3図のようになっており、リードフレー
ム6に、シリコン基板5.フィールド酸化膜4. /l
配線3.バフシベーション膜2等からなる半導体チップ
が載り、その全体をプラスチック樹脂1で封止する形と
なっている。この中でチップ周辺部のAl配線3の近傍
は通常シリコン基板5上に形成されたフラットなフィー
ルド酸化膜4上にAl配線3又はワイヤボンドのための
AIパッドが載り、更に、その上をパッシベーション膜
2が覆う形となっている。
このパッシベーション、特に、AJ配線の保gI膜とし
てのパッシベーション膜はSiO□、 PSG 。
てのパッシベーション膜はSiO□、 PSG 。
SiNなどが知られており、SiNはSiO□又はPS
Gに比べ硬度があり、しかも不純物、水分、アルカリイ
オンなどのブロッキング効果が大きい。また、硬度が大
きいので機械的応力に対しても強い0反面、厚くすると
クランクが人やすく、また、破損し易い。パッシベーシ
ョン膜は保護対象である配線層、例えば、第3図におけ
るAl配線3上に単層又は多層に被覆することにより得
られ、それなりの効果を奏するが、モールド樹脂による
応力によってAff配線3が変形、切断するという問題
があった。
Gに比べ硬度があり、しかも不純物、水分、アルカリイ
オンなどのブロッキング効果が大きい。また、硬度が大
きいので機械的応力に対しても強い0反面、厚くすると
クランクが人やすく、また、破損し易い。パッシベーシ
ョン膜は保護対象である配線層、例えば、第3図におけ
るAl配線3上に単層又は多層に被覆することにより得
られ、それなりの効果を奏するが、モールド樹脂による
応力によってAff配線3が変形、切断するという問題
があった。
(発明が解決しようとする問題点)
このように、モールド樹脂による応力で配線が変形、切
断する点について、第4図を用いて説明すると、モール
ド樹脂の圧縮応力により、矢印で示されるチップの外側
から内側に向かうせん断部力Fが働き、Al配線11の
頂面aよりパッシベーション膜12の頂面すが低いとA
!配+47Al1の変形が起こる。従って、せん断部力
が作用しないようにするにはチップの外側に位置する部
分のパッシベーション膜12の頂面すをAI!配線11
の頂面aと同じくするか裔くする必要がある。
断する点について、第4図を用いて説明すると、モール
ド樹脂の圧縮応力により、矢印で示されるチップの外側
から内側に向かうせん断部力Fが働き、Al配線11の
頂面aよりパッシベーション膜12の頂面すが低いとA
!配+47Al1の変形が起こる。従って、せん断部力
が作用しないようにするにはチップの外側に位置する部
分のパッシベーション膜12の頂面すをAI!配線11
の頂面aと同じくするか裔くする必要がある。
このことは、配線の微細化が進むに伴って顕著になって
きている。
きている。
このように、近年の集積回路チップの大型化、微細化、
プラスチックパッケージ形状の多様化に伴い、集積回路
チップとプラスチック樹脂間に発生する機械的ストレス
が集積回路チップにダメージを与え1、信頬性上問題と
なってきている。
プラスチックパッケージ形状の多様化に伴い、集積回路
チップとプラスチック樹脂間に発生する機械的ストレス
が集積回路チップにダメージを与え1、信頬性上問題と
なってきている。
具体的には半導体集積回路が熱サイクルストレス環境下
におかれるとチップを構成する諸材料とプラスチック樹
脂の熱膨張係数の差に起因してチップ周辺に横方向の大
きな機械的せん断部力Fが発生し、それにより、Alt
配線が変形、スライド又は断線したり、多結晶配線が断
線したりする故障が発生する。
におかれるとチップを構成する諸材料とプラスチック樹
脂の熱膨張係数の差に起因してチップ周辺に横方向の大
きな機械的せん断部力Fが発生し、それにより、Alt
配線が変形、スライド又は断線したり、多結晶配線が断
線したりする故障が発生する。
第3図及び第5図を参照しながら説明すると、係る従来
構造の集積回路チップではフラットなフィールド酸化膜
4.25上のAl配線3.22が構造上、特に、矢印F
で示される横からのせん断部力に対し影響を受けやすい
形となっており、Al配線3.22の故障等が発生する
問題があった。
構造の集積回路チップではフラットなフィールド酸化膜
4.25上のAl配線3.22が構造上、特に、矢印F
で示される横からのせん断部力に対し影響を受けやすい
形となっており、Al配線3.22の故障等が発生する
問題があった。
なお、第5図において、21はパッシベーション膜、2
3は中間絶縁膜、24は多結晶シリコン配線、26はシ
リコン基板である。
3は中間絶縁膜、24は多結晶シリコン配線、26はシ
リコン基板である。
本発明は、以上述べた異種材料間の熱膨張係数等の差に
より発生する横方向せん断部力に対し、集積回路チップ
周辺部の構造を改良することにより、/l配線、多結晶
シリコン配線等への応力を軽減し、品質及び信鎖性の優
れた半導体集積回路装置を提供することを目的とする。
より発生する横方向せん断部力に対し、集積回路チップ
周辺部の構造を改良することにより、/l配線、多結晶
シリコン配線等への応力を軽減し、品質及び信鎖性の優
れた半導体集積回路装置を提供することを目的とする。
(問題点を解決するための手段)
本発明は、上記問題点を解決するために、集積回路チッ
プのその周辺部の/l配線部において、横力向せん断部
力からAI配線を保護するため、その応力を受ける面積
、つまり、Al配線の頂面と上部パッシベーション膜の
頂面との断差りを減少するようにしたものである。
プのその周辺部の/l配線部において、横力向せん断部
力からAI配線を保護するため、その応力を受ける面積
、つまり、Al配線の頂面と上部パッシベーション膜の
頂面との断差りを減少するようにしたものである。
(作用)
本発明によれば、集積回路チップのその周辺部のAf配
線部において、横方向せん断部力から、Aj!配線を保
護するため、その応力を受ける面積、つまり、AI配線
の頂面と上部パッシベーション膜の頂面との断差りを減
少するようにしたので、保護すべきAl配線部分の応力
を軽減し、不良の発生を防止することができる。
線部において、横方向せん断部力から、Aj!配線を保
護するため、その応力を受ける面積、つまり、AI配線
の頂面と上部パッシベーション膜の頂面との断差りを減
少するようにしたので、保護すべきAl配線部分の応力
を軽減し、不良の発生を防止することができる。
(実施例)
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第1回は本発明の半導体集積回路装置の要部平面図、第
2図は第1図のn−n線断面図である。
2図は第1図のn−n線断面図である。
図中、31はフィールド酸化膜、32は保護すべきAj
!配線、33はグミ−Al配線、34は上部パッシベー
ション膜である。
!配線、33はグミ−Al配線、34は上部パッシベー
ション膜である。
図に示されるように、AI配線32が応力を受ける側の
フィールド部に電気的に絶縁されたダミーAl配線33
を設け、パッシベーション膜34の頂面に対し、A!配
線32の位置を相対的に下げるようにする。
フィールド部に電気的に絶縁されたダミーAl配線33
を設け、パッシベーション膜34の頂面に対し、A!配
線32の位置を相対的に下げるようにする。
第6図は本発明の第2の実施例を示す半導体集積回路装
置の断面図である。
置の断面図である。
図中、41はダミーA2配線、42はダミー多結晶シリ
コン配線、43は保護すべきAl配線、44はパッシベ
ーション膜、45は中間絶縁膜、46はフィールド酸化
膜、47はシリコン基板である。
コン配線、43は保護すべきAl配線、44はパッシベ
ーション膜、45は中間絶縁膜、46はフィールド酸化
膜、47はシリコン基板である。
この図に示されるように、応力から保護すべきAj!配
線43に対し、応力が加わる側のフィールド部分に電気
的に絶縁されたグミ−Al配線41及びダミー多結晶シ
リコン配線42を組み合わせ、配置することにより、そ
の上部のパッシベーション膜44の頂面からみて相対的
にAl配腺43の位置を下げ、応力を軽減するようにし
ている。
線43に対し、応力が加わる側のフィールド部分に電気
的に絶縁されたグミ−Al配線41及びダミー多結晶シ
リコン配線42を組み合わせ、配置することにより、そ
の上部のパッシベーション膜44の頂面からみて相対的
にAl配腺43の位置を下げ、応力を軽減するようにし
ている。
第7図は本発明の第3の実施例を示す半導体集積回路装
置の断面図である。
置の断面図である。
図中、51はダミー多結晶シリコン配線、52は保護す
べきAl配線、53は拡散層配線、54はパッシベーシ
ョン膜、55は中間絶縁膜、56はフィールド酸化膜、
57はシリコン基板である。
べきAl配線、53は拡散層配線、54はパッシベーシ
ョン膜、55は中間絶縁膜、56はフィールド酸化膜、
57はシリコン基板である。
この実施例においては、同様に保護すべきAl配線52
に対しフィールド酸化膜56上に電気的に絶縁されたダ
ミー多結晶シリコン配置51を設け、更にAl配線52
を電気的に絶縁した拡散層配線53上に設ける組み合わ
せにより、ダミー多結晶シリコン配線51上のパッシベ
ーション膜54の頂面に対し、Al配線52の位置を相
対的に低くすることで応力を軽減するようにしている。
に対しフィールド酸化膜56上に電気的に絶縁されたダ
ミー多結晶シリコン配置51を設け、更にAl配線52
を電気的に絶縁した拡散層配線53上に設ける組み合わ
せにより、ダミー多結晶シリコン配線51上のパッシベ
ーション膜54の頂面に対し、Al配線52の位置を相
対的に低くすることで応力を軽減するようにしている。
第8図は本発明の第4の実施例を示す半導体集積回路装
置の部分断面図である。
置の部分断面図である。
図において、60はフィールド酸化膜、61は保護すべ
き第1のAl配線、62は中間絶縁膜、63はダミーA
l配線、64は保護すべき第2のAl配線、65はパッ
シベーション膜である。
き第1のAl配線、62は中間絶縁膜、63はダミーA
l配線、64は保護すべき第2のAl配線、65はパッ
シベーション膜である。
この図に示されるように、ダミーAl配線63を設ける
と、従来のバフシベーション膜構造、具体的には、第9
図に示されるようなダミーAl配線が設けられない構造
にくらべて、A2配&1164に対する応力を軽減でき
る。
と、従来のバフシベーション膜構造、具体的には、第9
図に示されるようなダミーAl配線が設けられない構造
にくらべて、A2配&1164に対する応力を軽減でき
る。
更に、上記実施例においては、上部パッシベーション膜
の頂面に対してAl配線の位置を相対的に低くするため
に、グミ−Al配線を設けるもののみを示したが、第1
0図に示されるように、薄いSiN 72でAff配線
71及び下部の膜70の表面を覆いその上にパッシベー
ション膜73を設けるようにしても良い。
の頂面に対してAl配線の位置を相対的に低くするため
に、グミ−Al配線を設けるもののみを示したが、第1
0図に示されるように、薄いSiN 72でAff配線
71及び下部の膜70の表面を覆いその上にパッシベー
ション膜73を設けるようにしても良い。
このように、本発明は、通常用いられるAl配線、多結
晶シリコン配線、拡散層配線等による断差構造を積極的
に利用したものであり、既存の製造プロセス条件、方法
、材料等何ら変更することなしに、NMO3型、CMO
3型、バイポーラ形等全ての集積回路チップに適用可能
である。
晶シリコン配線、拡散層配線等による断差構造を積極的
に利用したものであり、既存の製造プロセス条件、方法
、材料等何ら変更することなしに、NMO3型、CMO
3型、バイポーラ形等全ての集積回路チップに適用可能
である。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果)
以上、詳細に説明したように、本発明によれば、集積回
路チップ周辺部の大きな横力向せん断心力に起因して発
生するAl配線のスライド変形、断線といった不良モー
ドに対し、保護すべきAI配線部分の応力を軽減し、不
良の発生を防止することにより信鯨性の向上を図ること
ができる。
路チップ周辺部の大きな横力向せん断心力に起因して発
生するAl配線のスライド変形、断線といった不良モー
ドに対し、保護すべきAI配線部分の応力を軽減し、不
良の発生を防止することにより信鯨性の向上を図ること
ができる。
また、チップ側面から膜の界面を通る水分、湿気の混入
経路に対し本発明による構成が防壁として機能すること
になり、Al配線の腐食やAl配線間のリーク電流を防
止することができる。
経路に対し本発明による構成が防壁として機能すること
になり、Al配線の腐食やAl配線間のリーク電流を防
止することができる。
第1図は本発明の半導体集積回路装置の要部平面図、第
2図は第1図の■−■線断面図、第3図は従来の樹脂モ
ールド封止型半導体集積回路装置の断面図、第4図は従
来の半導体集積回路装置の部分断面図、第5図は従来の
他の半導体集積回路装置の部分断面図、第6図は本発明
の第2の実施例を示す半導体集積回路装置の断面図、第
7図は本発明の第3の実施例を示す半導体集積回路装置
の断面図、第8図は本発明の第4の実施例を示す半導体
集積回路装置の部分断面図、第9図は従来の半導体集積
回路装置の部分断面図、第10図は本発明の第5の実施
例を示す半導体集積回路装置の部分断面図である。
2図は第1図の■−■線断面図、第3図は従来の樹脂モ
ールド封止型半導体集積回路装置の断面図、第4図は従
来の半導体集積回路装置の部分断面図、第5図は従来の
他の半導体集積回路装置の部分断面図、第6図は本発明
の第2の実施例を示す半導体集積回路装置の断面図、第
7図は本発明の第3の実施例を示す半導体集積回路装置
の断面図、第8図は本発明の第4の実施例を示す半導体
集積回路装置の部分断面図、第9図は従来の半導体集積
回路装置の部分断面図、第10図は本発明の第5の実施
例を示す半導体集積回路装置の部分断面図である。
Claims (5)
- (1)配線上にパッシベーション膜を有する樹脂モール
ド封止型の半導体集積回路装置において、半導体集積回
路チップの周辺部の前記配線の近傍に前記チップの外側
面からの応力軽減手段を設け、前記パッシベーション膜
表面からみた前記配線の位置を低くするようにしたこと
を特徴とする半導体集積回路装置。 - (2)前記応力軽減手段は前記配線の外側部に設けられ
るダミーAl配線であることを特徴とする特許請求の範
囲第1項記載の半導体集積回路装置。 - (3)前記応力軽減手段は前記配線の外側部に設けられ
るダミー多結晶シリコン配線であることを特徴とする特
許請求の範囲第1項又は第2項記載の半導体集積回路装
置。 - (4)前記応力軽減手段は前記配線の外側部に設けられ
るダミー多結晶シリコン配線上に、更に、絶縁膜を介し
て設けられるダミーAl配線であることを特徴とする特
許請求の範囲第1項記載の半導体集積回路装置。 - (5)前記配線を電気的に絶縁した拡散層配線上に設け
るようにしたことを特徴とする特許請求の範囲第2項、
第3項又は第4項記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21797586A JPS6376348A (ja) | 1986-09-18 | 1986-09-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21797586A JPS6376348A (ja) | 1986-09-18 | 1986-09-18 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6376348A true JPS6376348A (ja) | 1988-04-06 |
Family
ID=16712664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21797586A Pending JPS6376348A (ja) | 1986-09-18 | 1986-09-18 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6376348A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0371630U (ja) * | 1989-11-17 | 1991-07-19 |
-
1986
- 1986-09-18 JP JP21797586A patent/JPS6376348A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0371630U (ja) * | 1989-11-17 | 1991-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
KR930010981B1 (ko) | 반도체장치 | |
US5539257A (en) | Resin molded type semiconductor device having a conductor film | |
US5229642A (en) | Resin molded type semiconductor device having a conductor film | |
JPS6376348A (ja) | 半導体集積回路装置 | |
EP1275148B1 (en) | Resin sealed semiconductor device with stress-reducing layer | |
JPH01261850A (ja) | 樹脂封止型半導体装置 | |
JPH0415626B2 (ja) | ||
JPS62193263A (ja) | 樹脂封止型半導体装置 | |
JPS61292947A (ja) | 半導体装置 | |
US7233059B2 (en) | Semiconductor arrangement | |
US5179435A (en) | Resin sealed semiconductor integrated circuit device | |
JP2533293B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH067549B2 (ja) | 半導体装置 | |
JPS63111651A (ja) | 半導体装置 | |
JP2865224B2 (ja) | 樹脂封止型半導体装置 | |
JPS5951566A (ja) | 光センサ−集積回路 | |
JPS62282453A (ja) | 樹脂封止型半導体装置 | |
JPH0265259A (ja) | 樹脂封止型半導体装置 | |
JPH01143237A (ja) | 半導体装置 | |
JPH027447A (ja) | 樹脂封止型半導体装置 | |
JPS6334938A (ja) | 半導体装置 | |
JPS6223135A (ja) | 半導体装置 | |
JPS6195533A (ja) | 半導体装置 | |
JPS62118530A (ja) | 半導体集積回路 |