JPS6376078A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6376078A JPS6376078A JP22238886A JP22238886A JPS6376078A JP S6376078 A JPS6376078 A JP S6376078A JP 22238886 A JP22238886 A JP 22238886A JP 22238886 A JP22238886 A JP 22238886A JP S6376078 A JPS6376078 A JP S6376078A
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- image
- product
- digit overflow
- filter factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、フィルタ係数発生手段と、画像信号に１−記
フィルタ係数を乗じて加算する積和演算処理を行なう積
和演算−１段とを有する画像処理装置に桁あふれ検出手
段を設けて、桁あふれ状態の検出を自動的に行なえるよ
うにしたものである。
フィルタ係数を乗じて加算する積和演算処理を行なう積
和演算−１段とを有する画像処理装置に桁あふれ検出手
段を設けて、桁あふれ状態の検出を自動的に行なえるよ
うにしたものである。
〔産業−１−の利用分野〕
本発明は、画像処理装置に係り、特にフィルタ係数を発
生するフィルタ係数発生手段と、画像信号に上記フィル
タ係数を乗じて加算する積和演算処理を行なう積和演算
ｆ段とを有する画像処理装置に関する。
生するフィルタ係数発生手段と、画像信号に上記フィル
タ係数を乗じて加算する積和演算処理を行なう積和演算
ｆ段とを有する画像処理装置に関する。
従来、物体の認識を行なうため、物体を画像として把え
、この画像の特徴等の情報を抽出して物体を認識するよ
うにしている。このため、一般に物体をテレビカメラ等
の撮影手段で撮影して、この画像を電気的に処理して情
報の抽出を行なうようにしている。
、この画像の特徴等の情報を抽出して物体を認識するよ
うにしている。このため、一般に物体をテレビカメラ等
の撮影手段で撮影して、この画像を電気的に処理して情
報の抽出を行なうようにしている。
このような電気的な処理として画像の輪郭を強調するた
め空間フィルタをかける画像処理を行なうことがある。
め空間フィルタをかける画像処理を行なうことがある。
この画像処理は、画像平面に例えば３Ｘ３のウィンドウ
を設定しこのウィンドウの中央の枠を特定枠とするとと
もに６枠に所定のフィルタ関数ｆｉｊに基いた重み付け
を行ない、各画素の画像信号に乗じ、全ての値を加えた
値をその特定枠に相当する画素の出力画像信号として、
これを全ての画素について走査して出力画像を得るよう
にしたものである。即ち、ｉ行ｊ列の出力画像信号をＹ
、、ｊ、原画像信号をＸｉ、＋とし、フィルタ関数をｆ
ｋ、ｌ としたとき、となる。
を設定しこのウィンドウの中央の枠を特定枠とするとと
もに６枠に所定のフィルタ関数ｆｉｊに基いた重み付け
を行ない、各画素の画像信号に乗じ、全ての値を加えた
値をその特定枠に相当する画素の出力画像信号として、
これを全ての画素について走査して出力画像を得るよう
にしたものである。即ち、ｉ行ｊ列の出力画像信号をＹ
、、ｊ、原画像信号をＸｉ、＋とし、フィルタ関数をｆ
ｋ、ｌ としたとき、となる。
ところで、−Ｆ記のような画像処理は例えば、原画像信
号ｘ１．．を８ビツト、フィルタ関数ｆｋ、１を８ビツ
ト、出力画像信号Ｙ ＋、、＋を１６ビツトの情報とす
ると、原画像信号Ｘｉ、ｊとフィルタ関数ｆｋ、ｌ と
を掛けるときには１６ビツトを越えることはないが、こ
の掛は合わせた値を加え併せた時に桁あふれ状態、即ち
オーバフロー状態またはアンダフロー状態となることが
ある。このような状態となると符号ビットが反転して不
自然な画像となり、正確に輪郭を抽出することができな
いことになる。そのため従来においては、オペレータが
画像をモニタして画像が不自然に成った場合に桁あぶれ
が生じたものと判断して処理を行なうようにしており煩
雑である。
号ｘ１．．を８ビツト、フィルタ関数ｆｋ、１を８ビツ
ト、出力画像信号Ｙ ＋、、＋を１６ビツトの情報とす
ると、原画像信号Ｘｉ、ｊとフィルタ関数ｆｋ、ｌ と
を掛けるときには１６ビツトを越えることはないが、こ
の掛は合わせた値を加え併せた時に桁あふれ状態、即ち
オーバフロー状態またはアンダフロー状態となることが
ある。このような状態となると符号ビットが反転して不
自然な画像となり、正確に輪郭を抽出することができな
いことになる。そのため従来においては、オペレータが
画像をモニタして画像が不自然に成った場合に桁あぶれ
が生じたものと判断して処理を行なうようにしており煩
雑である。
末完ＩＪにおいてに記のＩＦ！１題点を解決するための
手段は、第１図に示すように、フィルタ係数を発生する
フィルタ係数発生手段１と１画像信号にに記フィルタ係
数を乗じて加算する積和演算処理を行なう積和演算子段
２とを有する画像処理装置において積和演算手段２の演
算結果が桁あふれ状態になったことを検出する桁あふれ
検出手段３を設けたことである。
手段は、第１図に示すように、フィルタ係数を発生する
フィルタ係数発生手段１と１画像信号にに記フィルタ係
数を乗じて加算する積和演算処理を行なう積和演算子段
２とを有する画像処理装置において積和演算手段２の演
算結果が桁あふれ状態になったことを検出する桁あふれ
検出手段３を設けたことである。
未発ＩＪＩにおいて、積和演算手段によって演算を行な
った結果が桁あふれ状態になると、桁あふれ検出手段が
桁あぶれを検出して出力する。
った結果が桁あふれ状態になると、桁あふれ検出手段が
桁あぶれを検出して出力する。
以下本発明に係る画像処理装置の実施例を図面に基づい
て説明する。
て説明する。
第２図は本発明に係る画像処理装置の第一の実施例を示
すものである０本実施例において画像処理装置は、画像
信号Ｘ、、ｊと、フィルタ関数発生手段として機ＩＥし
ているホストコンピュータからのフィルタ関数ｆｋ、１
とを掛けあわせる９個の乗算器ＭＰＹとこれらの乗算
器ＭＰＹの出力を次々と加え合せる８個の加算器ＡＤＤ
とから構成しておりこれらの各加算器ＡＤＤの出力を桁
あふれ検出装；１１０ Ｕ Ｆに出力する０桁あふれ検
出装置の出力に基づいて、Ｌ記のホストコンピュタがフ
ィルタ係数調整手段として作動して自らがフィルタ関数
発生手段として発生しているフィルタ関数の数値をｉＡ
整して、適正な出力画像を得るようにしている。
すものである０本実施例において画像処理装置は、画像
信号Ｘ、、ｊと、フィルタ関数発生手段として機ＩＥし
ているホストコンピュータからのフィルタ関数ｆｋ、１
とを掛けあわせる９個の乗算器ＭＰＹとこれらの乗算
器ＭＰＹの出力を次々と加え合せる８個の加算器ＡＤＤ
とから構成しておりこれらの各加算器ＡＤＤの出力を桁
あふれ検出装；１１０ Ｕ Ｆに出力する０桁あふれ検
出装置の出力に基づいて、Ｌ記のホストコンピュタがフ
ィルタ係数調整手段として作動して自らがフィルタ関数
発生手段として発生しているフィルタ関数の数値をｉＡ
整して、適正な出力画像を得るようにしている。
この桁あふれ検出装とは次に示す原理により桁あぶれを
検出する。これは簡単のため、データ長を４ビツトとし
、２の補数演算とした場合において、桁あぶれの状況を
見てみると下記の計算例のようになる。
検出する。これは簡単のため、データ長を４ビツトとし
、２の補数演算とした場合において、桁あぶれの状況を
見てみると下記の計算例のようになる。
計算例■乃至計算例■において正常に計算が行なわれた
のは、計算例■、計算例■、計算例■、及び計算例■で
あり、計算例■ではオーバーフロー状態、計算例■では
アンダーフロー状態即ち桁あふれ状態が生じている。
のは、計算例■、計算例■、計算例■、及び計算例■で
あり、計算例■ではオーバーフロー状態、計算例■では
アンダーフロー状態即ち桁あふれ状態が生じている。
この状ｊムを符号ビットに注目して表わすと、次の結論
を得ることができる。
を得ることができる。
今、加えられる数の符号−ビットをＡＳ、加える数の符
号ビットをＢＳ、両者の和の符号ビー、トをＣ３とした
とき、 （１）オーバーフローが発生するのは、ＡｓとＢＳとが
共にＯ（Ｌ）でＣＳが１（Ｈ）の時、 （２）アンダーフローが発生するのは、ＡＳとＢＳとが
共に１（Ｈ）でＣＳが０ （Ｌ）の時である。
号ビットをＢＳ、両者の和の符号ビー、トをＣ３とした
とき、 （１）オーバーフローが発生するのは、ＡｓとＢＳとが
共にＯ（Ｌ）でＣＳが１（Ｈ）の時、 （２）アンダーフローが発生するのは、ＡＳとＢＳとが
共に１（Ｈ）でＣＳが０ （Ｌ）の時である。
即ち、オーバフロー検出信号をＯＦＬ、アンダーフロー
検出信号をＵＦＬとすると、０ＦＬ＝ＡＳ＊ＢＳ＊Ｃ３ ＵＦＬ＝ＡＳ＊ＢＳ＊Ｃ５ で表示することができる。
検出信号をＵＦＬとすると、０ＦＬ＝ＡＳ＊ＢＳ＊Ｃ３ ＵＦＬ＝ＡＳ＊ＢＳ＊Ｃ５ で表示することができる。
第３図はこの演算を実行して桁あふれ状態を検出する桁
あふれ状態検出装置の第１の実施例を示すものである。
あふれ状態検出装置の第１の実施例を示すものである。
この実施例においては画情報Ａ、Ｂは１６ビツトの信号
として加算器に入力して加算結果Ｃを得ると共に、オー
バフロー検出信号ＯＦＬ及びアンダーフロー検出信号Ｕ
ＦＬを得るようにしている。この桁あふれ状態検出器は
、各画情報Ａ、Ｂ符号ビットＡＳ、ＢＳ及び加算結果Ｃ
の符号ビフ）Ｃ３を反転する３つのインバータ１０．１
１．１２と、このインバータかちの信号ＡＳ、ＢＳ及び
ＣＳと反転前の符号ピッ）ＡＳ、ＢＳ及びＣ３と上記の
式に基づいて加算するアンドゲート１３，１４とからな
る。従ってこの桁あふれ検出装；７１１５によれば、オ
ーバフロー検出信号ＯＦＬ及びアンダーフロー検出信号
ＵＦＬを出力して、この出力に基づいてホストコンビ。
として加算器に入力して加算結果Ｃを得ると共に、オー
バフロー検出信号ＯＦＬ及びアンダーフロー検出信号Ｕ
ＦＬを得るようにしている。この桁あふれ状態検出器は
、各画情報Ａ、Ｂ符号ビットＡＳ、ＢＳ及び加算結果Ｃ
の符号ビフ）Ｃ３を反転する３つのインバータ１０．１
１．１２と、このインバータかちの信号ＡＳ、ＢＳ及び
ＣＳと反転前の符号ピッ）ＡＳ、ＢＳ及びＣ３と上記の
式に基づいて加算するアンドゲート１３，１４とからな
る。従ってこの桁あふれ検出装；７１１５によれば、オ
ーバフロー検出信号ＯＦＬ及びアンダーフロー検出信号
ＵＦＬを出力して、この出力に基づいてホストコンビ。
−タが自動的にフィルタ係数を適正な値とし、適正な画
像処理を実現することができる。
像処理を実現することができる。
０′Ｓ４図は本発明に係る画像処理装置に用いる桁あふ
れ検出装置の第２の実施例を示すものである。この例に
おいて、桁あふれ検出信号はオーバフロー、アンダーフ
ローの区別をすることなく巾に桁あぶれが生じたことを
出力するものである。
れ検出装置の第２の実施例を示すものである。この例に
おいて、桁あふれ検出信号はオーバフロー、アンダーフ
ローの区別をすることなく巾に桁あぶれが生じたことを
出力するものである。
この実施例においては上記の第１の実施例において採用
した回路の最終出力の論理和を出力するアンドゲート１
５を追加したもので他の部分には第１の実施例と同一の
符号を付してその説Ｉｌｌは省略する。そしてこの桁あ
ふれ検出装置は、オーバーフロー、アンダーフローの何
れの状態が発生しても桁あふれ発生信号０ＵＦＬを出力
する。
した回路の最終出力の論理和を出力するアンドゲート１
５を追加したもので他の部分には第１の実施例と同一の
符号を付してその説Ｉｌｌは省略する。そしてこの桁あ
ふれ検出装置は、オーバーフロー、アンダーフローの何
れの状態が発生しても桁あふれ発生信号０ＵＦＬを出力
する。
第５図は１本発明に係る画像処理装置に用いる桁あふれ
検出措置の第３の実施例を示すものである。この実施例
も第２の実施例同様にオーバーフロー、アンダフローの
何れの状態が発生しても桁あふれ発生信号０ＵＦＬを出
力するものであるが。
検出措置の第３の実施例を示すものである。この実施例
も第２の実施例同様にオーバーフロー、アンダフローの
何れの状態が発生しても桁あふれ発生信号０ＵＦＬを出
力するものであるが。
０ＵＦＬ−（ＡＳ寥密＋肩！ｔｃｓ）家（Ｏ３！面十府
１ｔｃｓ）＝（ＡＳＯＣＳ）寥（Ｂ別（Ｓ） なる式に基づいて処理するようにしたもので、各画像信
号Ａ、Ｂ及びＣの符号ピッ）ＡＳ、ＢＳ及びＣ５をエク
ストラオアゲート１６．１７に人力するようにしたもの
で、上述の第２の実施例と同様の桁あふれ検出信号０Ｕ
ＦＬ信号を発生する。
１ｔｃｓ）＝（ＡＳＯＣＳ）寥（Ｂ別（Ｓ） なる式に基づいて処理するようにしたもので、各画像信
号Ａ、Ｂ及びＣの符号ピッ）ＡＳ、ＢＳ及びＣ５をエク
ストラオアゲート１６．１７に人力するようにしたもの
で、上述の第２の実施例と同様の桁あふれ検出信号０Ｕ
ＦＬ信号を発生する。
尚、上記の各実施例においては１桁あふれ検出信号は、
１クロフクの間しか保持しないが、出力段階に第６図に
示すようにリセット信号と桁あふれ信号で作動するＪＫ
フリップフロフブを設けることにより１画像の処理時間
の間桁あふれ検出信号を継続させることができる。
１クロフクの間しか保持しないが、出力段階に第６図に
示すようにリセット信号と桁あふれ信号で作動するＪＫ
フリップフロフブを設けることにより１画像の処理時間
の間桁あふれ検出信号を継続させることができる。
以上説明したように、本発明はフィルタ係数発生り段と
、画像信号に上記フィルタ係数を乗じて加算する積和演
算処理を行ない輪郭を強調する積和演算１段とを有する
画像処理装置に桁あふれ検出ｒ段を設けて、桁あふれ状
態の検出を自動的に行なえるようにしたから積和演算処
理を行なう画像処理装置において桁あぶれが発生しても
迅速に対処することができるという効果を奏する。
、画像信号に上記フィルタ係数を乗じて加算する積和演
算処理を行ない輪郭を強調する積和演算１段とを有する
画像処理装置に桁あふれ検出ｒ段を設けて、桁あふれ状
態の検出を自動的に行なえるようにしたから積和演算処
理を行なう画像処理装置において桁あぶれが発生しても
迅速に対処することができるという効果を奏する。
第１図は本発明の原理説明図、第２図は本発明の実施例
を示すブロック図、第３図は未発ＩＪＩの実施例に使用
する桁あふ検出装置の第１の例を示すブロック図、第４
図は本発明の実施例に使用する桁あふ検出装置の第２の
例を示すブロック図。 第５図は未発ＩＪＩの実施例に使用する桁あふ検出装置
の第３の例を示すブロック図、第６図は桁あふれ検出信
号の保持回路を示すブロック図二叱た証＃＃≠である。 ｌ・・・フィルタ係数発生手段 ２・・・積和演算７段 ３・・・桁あふれ検出手段 特許出願人 富１：通株式会社 代 理 人 弁理士 井桁 貞− 、ト発θ目の奪理を地８ＧＧ 第 ｌ 不発Ｂ目の家捜つ刈 第２ 図 く ■ く■ 悲 所あ１１１札検出装置の剣ｉ砲例 第５図
を示すブロック図、第３図は未発ＩＪＩの実施例に使用
する桁あふ検出装置の第１の例を示すブロック図、第４
図は本発明の実施例に使用する桁あふ検出装置の第２の
例を示すブロック図。 第５図は未発ＩＪＩの実施例に使用する桁あふ検出装置
の第３の例を示すブロック図、第６図は桁あふれ検出信
号の保持回路を示すブロック図二叱た証＃＃≠である。 ｌ・・・フィルタ係数発生手段 ２・・・積和演算７段 ３・・・桁あふれ検出手段 特許出願人 富１：通株式会社 代 理 人 弁理士 井桁 貞− 、ト発θ目の奪理を地８ＧＧ 第 ｌ 不発Ｂ目の家捜つ刈 第２ 図 く ■ く■ 悲 所あ１１１札検出装置の剣ｉ砲例 第５図
Claims (1)
- 【特許請求の範囲】 フィルタ係数を発生するフィルタ係数発生手段と、画像
信号に上記フィルタ係数を乗じて加算する積和演算処理
を行なう積和演算手段とを有する画像処理装置において 上記積和演算手段の演算結果が桁あふれ状態になったこ
とを検出する桁あふれ検出手段を設けたことを特徴とす
る画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22238886A JPS6376078A (ja) | 1986-09-19 | 1986-09-19 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22238886A JPS6376078A (ja) | 1986-09-19 | 1986-09-19 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6376078A true JPS6376078A (ja) | 1988-04-06 |
Family
ID=16781579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22238886A Pending JPS6376078A (ja) | 1986-09-19 | 1986-09-19 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6376078A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0447229A2 (en) * | 1990-03-16 | 1991-09-18 | Hewlett-Packard Company | Arithmetic and logic processing unit for computer graphics system |
| JP2006274641A (ja) * | 2005-03-29 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 人体洗浄装置及びそれを備えた衛生洗浄装置 |
-
1986
- 1986-09-19 JP JP22238886A patent/JPS6376078A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0447229A2 (en) * | 1990-03-16 | 1991-09-18 | Hewlett-Packard Company | Arithmetic and logic processing unit for computer graphics system |
| JP2006274641A (ja) * | 2005-03-29 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 人体洗浄装置及びそれを備えた衛生洗浄装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hatamian | A real-time two-dimensional moment generating algorithm and its single chip implementation | |
| RU2020582C1 (ru) | Устройство выделения краев для системы обработки изображения | |
| US5341319A (en) | Method and apparatus for controlling a rounding operation in a floating point multiplier circuit | |
| KR940006038A (ko) | 퍼지 논리 연산 수행 방법과 데이타 처리 시스템, 및 산술 연산 수행용 데이터 처리 시스템 | |
| KR100206267B1 (ko) | 화상처리장치의 화상데이타 경계성분 강조회로 | |
| JPS6376078A (ja) | 画像処理装置 | |
| EP0472030A2 (en) | Method and apparatus for modifying two's complement multiplier to perform unsigned magnitude multiplication | |
| Nchama et al. | Caputo and caputo-fabrizio fractional differential masks for images enhancement | |
| US5430669A (en) | Apparatus for finding the square root of a number | |
| JPS59229644A (ja) | 乗算器 | |
| EP0576154A1 (en) | Multiplication method and circuit | |
| JPS60129890A (ja) | デイジタル信号処理装置 | |
| JPH01267728A (ja) | 乗算器 | |
| JPS63182787A (ja) | 画像処理回路 | |
| EP0321584A1 (en) | System for calculating sum of products | |
| JP3657388B2 (ja) | 乗算回路 | |
| JPS6247783A (ja) | 画像処理装置 | |
| JPH0687265B2 (ja) | 空間フィルタ回路 | |
| JPS62149265A (ja) | 画像輪郭強調装置 | |
| JPS62280971A (ja) | 画像処理方式 | |
| Ranganathan et al. | A scale-space chip | |
| KR890006182Y1 (ko) | 직, 병렬 출력 승산기 | |
| JPH04350729A (ja) | 下位ビット誤り検出方法 | |
| JP2984606B2 (ja) | ３入力加減算回路 | |
| JPS60245046A (ja) | ロジカルシフト演算回路 |