JPS6374283A - クロツク再生方式 - Google Patents
クロツク再生方式Info
- Publication number
- JPS6374283A JPS6374283A JP61220449A JP22044986A JPS6374283A JP S6374283 A JPS6374283 A JP S6374283A JP 61220449 A JP61220449 A JP 61220449A JP 22044986 A JP22044986 A JP 22044986A JP S6374283 A JPS6374283 A JP S6374283A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency information
- controlled oscillator
- value
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title abstract description 5
- 230000005540 biological transmission Effects 0.000 claims abstract description 3
- 238000011069 regeneration method Methods 0.000 claims description 5
- 230000008929 regeneration Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、送信側のクロック周波数情報を得て、受信側
で送信側のクロック周波数に同期したクロックを再生す
るクロック再生方式に関する。
で送信側のクロック周波数に同期したクロックを再生す
るクロック再生方式に関する。
従来、この種のクロック再生方式では、クロック周波数
情報のビット数と再生クロック発生用の電圧制御発振器
の動作周波数範囲及び計数期間との関係を規定していな
かった。
情報のビット数と再生クロック発生用の電圧制御発振器
の動作周波数範囲及び計数期間との関係を規定していな
かった。
そのため、再生クロックの周波数がクロック周波数情報
のビット数で規定される周波数範囲を越えて制御不能と
なり、送信側クロックと周波数ロックしたクロックを再
生できなくなる可能性があった。
のビット数で規定される周波数範囲を越えて制御不能と
なり、送信側クロックと周波数ロックしたクロックを再
生できなくなる可能性があった。
本発明のクロック再生方式は、電圧制御発振器の動作周
波数範囲と計数期間とにより定まる再生クロック計数値
の最大値と最小値の排他的論理和値を表わすのに必要な
ビット数より大きく、クロック周波数情報のビット数を
設けるものである。
波数範囲と計数期間とにより定まる再生クロック計数値
の最大値と最小値の排他的論理和値を表わすのに必要な
ビット数より大きく、クロック周波数情報のビット数を
設けるものである。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
１００は送信側のクロック周波数情報ａ及び受信側のク
ロック周波数情報すとの差をとる差分器。
ロック周波数情報すとの差をとる差分器。
２００は差分器１００の出力の差分値を積分する積分回
路、３００は積分回路２００の出力をディジタル／アナ
ログ変換するＤ／Ａコンバータ、４００はＤ／Ａコンバ
ータ３００の出力の制御電圧に従って再生クロックＣを
発生する電圧制御発振器、５００は積分回路２００のオ
ーバーフローまたはアンダーフローを検出し積分回路２
００の出力を定められた値にリセットするためのリセッ
ト回路、７００は伝送路クロックｄを所定の回数だけ分
周して計数期間を決定する分周器、６００は分周器７０
０で定められた計数期間の再生クロックＣの数を計数し
てその再生クロック計数値の下位Ｎビットを受信側のク
ロック周波数情報すとして出力するカウンタである。
路、３００は積分回路２００の出力をディジタル／アナ
ログ変換するＤ／Ａコンバータ、４００はＤ／Ａコンバ
ータ３００の出力の制御電圧に従って再生クロックＣを
発生する電圧制御発振器、５００は積分回路２００のオ
ーバーフローまたはアンダーフローを検出し積分回路２
００の出力を定められた値にリセットするためのリセッ
ト回路、７００は伝送路クロックｄを所定の回数だけ分
周して計数期間を決定する分周器、６００は分周器７０
０で定められた計数期間の再生クロックＣの数を計数し
てその再生クロック計数値の下位Ｎビットを受信側のク
ロック周波数情報すとして出力するカウンタである。
ここで本発明の特徴である送信側のクロック周波数情報
ａ及び受信側のクロック周波数情報すのビット数Ｎの決
定法を例を示して以下に説明する。
ａ及び受信側のクロック周波数情報すのビット数Ｎの決
定法を例を示して以下に説明する。
今、電圧制御発振器４００の動作周波数範囲ｆ、±δ及
び前記計数期間Ｔを下記のように定めた場合のビット数
Ｎは、つぎのようにして求まる。
び前記計数期間Ｔを下記のように定めた場合のビット数
Ｎは、つぎのようにして求まる。
ｆＯ±δ＝６Ｘ１０６±６Ｘ１０３ＨｚＴ＝０．０３３
秒 再生クロック計数値の最大値 ＝０．０３３÷（６Ｘ１０６−６Ｘ １０３）＝１９８
１９８ ＝１１０００００１１０００１１０１１０再生クロック
計数値の最小値 一〇、０３Ｂ÷（６×１０６＋６×１０３）＝１９７８
０２ ＝１ １０００００１００１０１０１０１０再生クロツ
ク計数値の最大値と再生クロック計数値の最小値の排他
的論理和 ＝ＯＯＯＯＯＯＯ０１０１００１１１００従って Ｎ〉
１０ビツト なお、上記ｆ。±δ、Ｔ及びＮは、他の数値の場合にも
適用出来ることは明らかである。
秒 再生クロック計数値の最大値 ＝０．０３３÷（６Ｘ１０６−６Ｘ １０３）＝１９８
１９８ ＝１１０００００１１０００１１０１１０再生クロック
計数値の最小値 一〇、０３Ｂ÷（６×１０６＋６×１０３）＝１９７８
０２ ＝１ １０００００１００１０１０１０１０再生クロツ
ク計数値の最大値と再生クロック計数値の最小値の排他
的論理和 ＝ＯＯＯＯＯＯＯ０１０１００１１１００従って Ｎ〉
１０ビツト なお、上記ｆ。±δ、Ｔ及びＮは、他の数値の場合にも
適用出来ることは明らかである。
以上説明したように本発明は、クロック周波数情報のビ
ット数と再生クロック発生用の電圧制御発振器の動作周
波数範囲及び計数期間との関係を規定することにより、
再生クロックの周波数がクロック周波数情報のビット数
で規定される周波数範囲を越えて制御不能となることを
防止できる効果がある。
ット数と再生クロック発生用の電圧制御発振器の動作周
波数範囲及び計数期間との関係を規定することにより、
再生クロックの周波数がクロック周波数情報のビット数
で規定される周波数範囲を越えて制御不能となることを
防止できる効果がある。
第１図は本発明の一実施例のブロック図である。
１００・・・差分器、２００・・・積分回路、３００・
・・Ｄ／Ａコンバータ、４００・・・電圧制御発振器、
５ＯＯ・・・リセット回路、６００・・・カウンタ、７
００・・・分周器、ａ・・・送信側のクロック周波数情
報、ｂ・・・受信側のタロツク周波数情報、Ｃ・・・再
生クロッ〜＼−′
・・Ｄ／Ａコンバータ、４００・・・電圧制御発振器、
５ＯＯ・・・リセット回路、６００・・・カウンタ、７
００・・・分周器、ａ・・・送信側のクロック周波数情
報、ｂ・・・受信側のタロツク周波数情報、Ｃ・・・再
生クロッ〜＼−′
Claims (1)
- 画像符号化伝送装置における画像標本化クロック再生回
路の伝送路クロックを分周して作られた定められた計数
期間に発生する送信側クロック計数値の下位ビットであ
る送信側のクロック周波数情報と受信部での再生クロッ
ク計数値の下位ビットである受信側のクロック周波数情
報の差分値を積分しＤ／Ａ変換した制御電圧により再生
クロック発生用の電圧制御発振器を制御して送信側クロ
ックに周波数ロックしたクロックを再生するクロック再
生方式において、前記制御電圧の可変範囲で決まる電圧
制御発振器の動作周波数範囲と計数期間とにより定まる
再生クロック計数値の最大値と最小値の排他的論理和値
を表わすのに必要とするビット数より大きく、クロック
周波数情報のビット数を設けることを特徴とするクロッ
ク再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220449A JPS6374283A (ja) | 1986-09-17 | 1986-09-17 | クロツク再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220449A JPS6374283A (ja) | 1986-09-17 | 1986-09-17 | クロツク再生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6374283A true JPS6374283A (ja) | 1988-04-04 |
Family
ID=16751292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61220449A Pending JPS6374283A (ja) | 1986-09-17 | 1986-09-17 | クロツク再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6374283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011512148A (ja) * | 2008-02-21 | 2011-04-21 | エコ ソルーシヨン | 開放連続モードで細胞を培養する方法及び装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072416A (ja) * | 1983-09-29 | 1985-04-24 | Fujitsu Ltd | 標本化クロツク再生方式 |
-
1986
- 1986-09-17 JP JP61220449A patent/JPS6374283A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072416A (ja) * | 1983-09-29 | 1985-04-24 | Fujitsu Ltd | 標本化クロツク再生方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011512148A (ja) * | 2008-02-21 | 2011-04-21 | エコ ソルーシヨン | 開放連続モードで細胞を培養する方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0711048A2 (en) | Asynchronous data extraction apparatus | |
| EP0488225B1 (en) | Clock information transmitting device and clock information receiving device | |
| JPS63136852A (ja) | 信号伝送システム | |
| JPS6374283A (ja) | クロツク再生方式 | |
| JPH0345958B2 (ja) | ||
| JP2001244809A (ja) | Ｐｌｌ回路 | |
| JP3105574B2 (ja) | 標本化周波数制御方式 | |
| JPH01157142A (ja) | Ｃｍｉ符号伝送装置におけるタイミング抽出装置 | |
| JPH01292927A (ja) | データ伝送方式 | |
| JPS6130456B2 (ja) | ||
| JPH02126740A (ja) | データ伝送システム | |
| JPH06284100A (ja) | 多重通信方法並びに多重化装置及び多重分離装置 | |
| JPH03173233A (ja) | ジッタ低減方式 | |
| JP2000312147A (ja) | Ｐｌｌ回路 | |
| JPS63146529A (ja) | サンプリングクロツク再生回路 | |
| JP2815042B2 (ja) | Ｅ４信号ｃｍｉ符号化出力回路 | |
| JPH03247042A (ja) | 標本化クロックの周波数情報生成回路 | |
| JPH06338880A (ja) | 標本化クロック再生方式 | |
| JPH027720A (ja) | ディジタル信号受信装置 | |
| JPH02274032A (ja) | 映像信号周波数伝送方法 | |
| JPH03244237A (ja) | 非同期データ伝送システム | |
| JPH0923220A (ja) | クロック信号回復用の回路、制御ループ及びそれらからなる送信システム | |
| JPH0570339B2 (ja) | ||
| JP2004187160A (ja) | クロック再生装置及びデータ受信装置 | |
| KR19980025931A (ko) | 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법 |