JPS6373640A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS6373640A
JPS6373640A JP21714786A JP21714786A JPS6373640A JP S6373640 A JPS6373640 A JP S6373640A JP 21714786 A JP21714786 A JP 21714786A JP 21714786 A JP21714786 A JP 21714786A JP S6373640 A JPS6373640 A JP S6373640A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
interconnection
trimming
island region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21714786A
Other languages
Japanese (ja)
Inventor
Koichi Yamazaki
幸一 山崎
Kazuyuki Kamegaki
亀垣 和幸
Tetsuo Sato
哲雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21714786A priority Critical patent/JPS6373640A/en
Publication of JPS6373640A publication Critical patent/JPS6373640A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To enable the trimming process to be performed by stable Al melting down process with excellent reproducibility by a method wherein a semiconductor region immediately below a specific part of an interconnection is formed into an island region electrically isolated from any other semiconductor regions while the surface of this island region is formed into a highly resistant region. CONSTITUTION:A part of Al interconnection 5 is formed into a bottleneck part 6 while a semiconductor Si layer 2a immediately below a trimmed part (narrow width part) 6 as an island region electrically isolated by an isolation P diffused layer 3 is potentially floating. Furthermore, the surface of island region 2a in this semiconductor is formed into a highly resistant layer as it is an epitaxial layer. Therefor, even if the Al interconnection 5 is melted down at the bottleneck part 6 making the Al interconnection 5 shortcircuit with the Si layer 1 due to a damaged SiO2 film as a primary layer and any residual Al, the conduction resistance can be notably stiffened by the floating Si layer or highly resistant surface of the same so that the Al interconnection may be melted down for trimming process interdependently upon said two reasons to achieve the purpose of this invention.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置(IC,LSI)における
配線トリミング技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a wiring trimming technique in a semiconductor integrated circuit device (IC, LSI).

〔従来技術〕[Prior art]

IC等の製造において、第3図に示すように半導体基体
の表面に異なる抵抗値をもつ複数の拡散抵抗R+  R
t Rs・・・・・・を形成し、このうち、不要とする
抵抗、たとえばR,R,・・・・・・よりの引出し人!
配線をトリミング(部分的切除)することにより、必要
とする抵抗(R1)のみを残すトリミング技術が知られ
ている。
In the manufacture of ICs, etc., a plurality of diffused resistors R+R with different resistance values are placed on the surface of a semiconductor substrate as shown in FIG.
A drawer of resistors that are unnecessary, such as R, R,..., forming t Rs......!
A trimming technique is known in which only the necessary resistance (R1) is left by trimming (partially cutting) the wiring.

このトリミング手段としては、一般にプローブ検査で各
拡散抵抗の抵抗値を測定しながら、不要とする抵抗の引
出しAn配線にグローブ針を介して過電流を流す方法が
あり、この他にレーザを用いて誘!膜上の銀合金抵抗等
をトリミングする方法(株式会社工業調査会発行電子材
料1985年5月P118−124誘電体上の抵抗レー
ザトリミング)等がある。
As a method for this trimming, there is generally a method in which the resistance value of each diffused resistor is measured by a probe test, and an overcurrent is passed through the lead wire of the unnecessary resistor through a glove needle. Temptation! There is a method of trimming silver alloy resistors etc. on a film (Resistance laser trimming on dielectric material published by Kogyo Kenkyukai Co., Ltd., Electronic Materials, May 1985, P118-124).

本発明ではプローブ検査を利用するトリミング法を例と
して説明する。通常は第4図に示すように入ぷ配線5に
接続される外部端子(ポンディングパッド)7にプロー
ブ針8を接触させ、人!配!!5の他端を接地電位とし
た状態で過電流を流し、AJ13配線の一部位に形成し
た細幅部6に電流集中させて溶断する。
In the present invention, a trimming method using a probe test will be explained as an example. Normally, the probe needle 8 is brought into contact with the external terminal (ponding pad) 7 connected to the input wiring 5 as shown in FIG. Delivery! ! An overcurrent is applied while the other end of the wire 5 is at ground potential, and the current is concentrated in the narrow portion 6 formed at a portion of the AJ13 wiring, causing it to melt.

〔発明が解決しようとする問題〕[Problem that the invention seeks to solve]

上記トリミング法では、第5図に示すようKAA溶断時
の高エネルギでAA配線5の溶断部の下地絶縁膜である
Sing膜4まで溶融し、あるいは消滅するおそれがあ
る。これによりて切断した人ぷ配線がSi基体1と短絡
したり、このSi基体を通して接続されて導通状態とな
ってしまうことがある。このため人J配線な溶断によっ
てトリミングすることは問題があった。
In the above trimming method, as shown in FIG. 5, there is a risk that the Sing film 4, which is the base insulating film of the blown portion of the AA wiring 5, may melt or disappear due to the high energy during the KAA blowing. As a result, the cut human wiring may be short-circuited with the Si substrate 1, or may be connected through the Si substrate, resulting in a conductive state. For this reason, there is a problem in trimming by manually cutting the wiring.

本発明は上記した問題を考慮してなされたものである。The present invention has been made in consideration of the above problems.

すなわち、本発明の目的はトリミングのためA2溶断に
よって性能を損うことのない半導体装置を提供すること
にある。
That is, an object of the present invention is to provide a semiconductor device whose performance is not impaired by A2 melting due to trimming.

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述および添付図面からあきらかになろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、半導体基体上に絶縁膜を介して形成されたA
A配線の一部に溶断等によるトリミングのための特定部
位を有する半導体装置であって、A2配線の上記特定部
位の直下の半導体領域は他の半導体領域から電気的に分
離された島領域であるとともに、上記の半導体の島領域
表面を高抵抗領域とするものである。
That is, A formed on a semiconductor substrate with an insulating film interposed therebetween.
A semiconductor device having a specific part for trimming by fusing or the like in a part of the A wiring, wherein the semiconductor region directly under the specific part of the A2 wiring is an island region electrically isolated from other semiconductor regions. In addition, the surface of the island region of the semiconductor described above is made into a high resistance region.

〔作用〕[Effect]

上記した手段によれば人!配線の溶断時のエネルギによ
り、下地の5int膜が劣化しても、その直下の半導体
領域は他領域から電気的に「浮いて」いることKより、
導通することなく、トリミングの目的を達成できるもの
である。
According to the above-mentioned means, people! Even if the underlying 5-inch film deteriorates due to the energy generated when the wiring is fused, the semiconductor region immediately below it is electrically "floating" from other regions.
The purpose of trimming can be achieved without conduction.

〔実施例〕〔Example〕

第1図、第2図は本発明の一実施例を示すものであって
、第1図はAA配線の一部にトリミング部位を有する半
導体装置の平面図、第2図は第1図における人−A視断
面図である。
1 and 2 show an embodiment of the present invention, in which FIG. 1 is a plan view of a semiconductor device having a trimming portion in a part of the AA wiring, and FIG. -A sectional view.

1はp−型Si半導体基板、2は基板の上にエピタキシ
ャル成長させたn””Si層である。
1 is a p-type Si semiconductor substrate, and 2 is an n"" Si layer epitaxially grown on the substrate.

4は表面酸化膜(Sin、膜)、5は人!配線である。4 is a surface oxide film (Sin, film), 5 is a person! It's the wiring.

A2配線5の一部にはトリミングのための細幅部6を形
成してあり、このトリミング部位(細幅部)6の直下の
半導体層2aはアインレーションP拡散層3によって周
辺の半導体領域から電気的に分離された島領域であって
電位的にフローティングである。なお、この半導体の島
領域2aの表面はエピタキシャル層のままの高抵抗層と
なっている。
A narrow part 6 for trimming is formed in a part of the A2 wiring 5, and the semiconductor layer 2a directly under this trimming part (narrow part) 6 is separated from the surrounding semiconductor region by the ainlation P diffusion layer 3. It is an electrically isolated island region and is electrically floating. Note that the surface of this semiconductor island region 2a remains a high resistance layer as an epitaxial layer.

このような配線構造において、It配線の一端(たとえ
ばポンディングパッド)にプローブ針を接触させて、細
幅部6で溶断を行った場合、溶断部の下地5iOt膜が
損傷し、A2の残渣によって人!配線の片側がSi層と
短絡することがあっても、Si層がフローティングであ
るため導通することはない。又、溶断されたA!配線の
両側が短絡したとしても、Si層の表面が高抵抗である
ために導通抵抗が非常に大きくできる。これらのことと
相まって目的とするA2配線の溶断が可能となりトリミ
ングができる。
In such a wiring structure, if the probe needle is brought into contact with one end of the It wiring (for example, a bonding pad) and the narrow portion 6 is blown, the underlying 5iOt film of the fused portion will be damaged and the A2 residue will cause damage to the underlying 5iOt film. Man! Even if one side of the wiring is short-circuited to the Si layer, conduction will not occur because the Si layer is floating. Also, A was fused! Even if both sides of the wiring are short-circuited, the conduction resistance can be extremely large because the surface of the Si layer has a high resistance. Coupled with these factors, the intended A2 wiring can be fused and trimmed.

以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものでなく、その要旨を逸脱しない範囲で種々変更可
能である。
As above, the invention made by the present inventor has been specifically explained based on the examples, but the present invention is not limited to the above-mentioned examples, and various changes can be made without departing from the gist thereof.

たとえば表面が高抵抗の半導体領域を得るために、n−
″Si層形成時に表面部分で、n型不純物のドープ量の
少ない又は全くないエピタキシャルSi層を形成する。
For example, in order to obtain a semiconductor region with a high resistance surface, n-
``When forming the Si layer, an epitaxial Si layer with a small amount of n-type impurity doping or no n-type impurity doped is formed on the surface portion.

本発明は高性能、高精度のIC,LS:[の製造に適用
した場合にもっとも高い効果を奏するものである。
The present invention is most effective when applied to the manufacture of high-performance, high-precision ICs and LSs.

本発明は例示したプローブ針によるA!溶断以外にレー
ザを用いるトリミングにも適用できる。
The present invention is based on A! using the illustrated probe needle. In addition to fusing, it can also be applied to trimming using a laser.

本発明において開示された発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば下記のとおりで
ある。
Among the inventions disclosed in the present invention, the effects obtained by typical ones are briefly explained below.

すなわち、本発明によって安定で再現性がよく、A2溶
断によるトリミングが可能となる。トリミング容易かつ
高歩留りが可能となることKより、高性能LSIを安価
に製造できる。
That is, the present invention enables stable and highly reproducible trimming by A2 fusing. Since trimming is easy and high yield is possible, high-performance LSIs can be manufactured at low cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す半導体装置の平面図で
ある。 第2図は第1図におけるA−A視断面図である。 第3図は選択的にトリミングする複数の抵抗の回路図で
ある。 第4図はプローブ検査を利用するトリミングの一形態を
示す半導体チップの一部平面図である。 第5図はトリミング後の人!配線の形態を示す断面図で
ある。 1・・・p−5i基板、2・・・エピタキシャルn−8
i層、2a・・・島領域、3・・・アイソレーン5フ9
層、4・・・酸化膜(Sin、膜)、5・・・人!配線
、6・・・細幅部(トリミング部位)。 代理人 弁理士  小 川 勝 男   く−
FIG. 1 is a plan view of a semiconductor device showing one embodiment of the present invention. FIG. 2 is a sectional view taken along the line AA in FIG. 1. FIG. 3 is a circuit diagram of multiple resistors for selective trimming. FIG. 4 is a partial plan view of a semiconductor chip showing one form of trimming using probe inspection. Figure 5 is the person after trimming! FIG. 3 is a cross-sectional view showing the form of wiring. 1...p-5i substrate, 2...epitaxial n-8
i layer, 2a... island region, 3... isolene 5 f9
Layer, 4... Oxide film (Sin, film), 5... Person! Wiring, 6...Narrow part (trimming part). Agent Patent Attorney Katsuo Ogawa

Claims (1)

【特許請求の範囲】 1、半導体基体上に絶縁膜を介して形成された配線層の
一部にトリミングのための部位を有し、上記配線層の上
記部位の絶縁膜下の半導体領域は他の半導体領域から電
気的に分離していることを特徴とする半導体装置。 2、上記電気的に分離された半導体領域の上記絶縁膜と
接するところの少なくとも表面部分は高抵抗化されてい
ることを特徴とする特許請求の範囲第1項記載の半導体
装置。 3、上記トリミングは配線層を溶断することによって行
われるものである特許請求の範囲第1項に記載の半導体
装置。 4、上記電気的に分離された半導体領域はエピタキシャ
ル半導体層からなる特許請求の範囲第1項に記載の半導
体装置。
[Claims] 1. A wiring layer formed on a semiconductor substrate through an insulating film has a part for trimming, and the semiconductor region under the insulating film in the part of the wiring layer is other than the wiring layer. A semiconductor device characterized in that it is electrically separated from a semiconductor region. 2. The semiconductor device according to claim 1, wherein at least a surface portion of the electrically isolated semiconductor region in contact with the insulating film has a high resistance. 3. The semiconductor device according to claim 1, wherein the trimming is performed by cutting the wiring layer. 4. The semiconductor device according to claim 1, wherein the electrically isolated semiconductor region comprises an epitaxial semiconductor layer.
JP21714786A 1986-09-17 1986-09-17 Semiconductor device Pending JPS6373640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21714786A JPS6373640A (en) 1986-09-17 1986-09-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21714786A JPS6373640A (en) 1986-09-17 1986-09-17 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS6373640A true JPS6373640A (en) 1988-04-04

Family

ID=16699592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21714786A Pending JPS6373640A (en) 1986-09-17 1986-09-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6373640A (en)

Similar Documents

Publication Publication Date Title
US3339274A (en) Top contact for surface protected semiconductor devices
US4451839A (en) Bilateral zener trim
US4261004A (en) Semiconductor device
US3936789A (en) Spreading resistance thermistor
US4110782A (en) Monolithic integrated circuit transistor having very low collector resistance
US6104078A (en) Design for a semiconductor device having elements isolated by insulating regions
JP3503146B2 (en) Method for manufacturing semiconductor device
JPS6373640A (en) Semiconductor device
US2916408A (en) Fabrication of junction transistors
US3436616A (en) Ohmic contact consisting of a bilayer of gold and molybdenum over an alloyed region of aluminum-silicon
JPS6156631B2 (en)
JPS60147154A (en) Resistance structure
JPS6387736A (en) Semiconductor device
JPS5871655A (en) Semiconductor device
JP3012227B2 (en) Semiconductor device
JPS6373639A (en) Trimming wiring in semiconductor device
GB1017777A (en) Improvements in and relating to semi-conductor devices
JPH0738054A (en) Semiconductor device
JPS5968946A (en) Semiconductor device
JP3128958B2 (en) Semiconductor integrated circuit
JPS62263670A (en) Semiconductor device
JPH01298746A (en) Semiconductor device and manufacture of the same
JPS59139664A (en) Semiconductor integrated circuit device
JPS63141368A (en) Bipolar semiconductor device
JPS6360552B2 (en)