JPS6373478A - Multi-window display system by display map - Google Patents

Multi-window display system by display map

Info

Publication number
JPS6373478A
JPS6373478A JP61218306A JP21830686A JPS6373478A JP S6373478 A JPS6373478 A JP S6373478A JP 61218306 A JP61218306 A JP 61218306A JP 21830686 A JP21830686 A JP 21830686A JP S6373478 A JPS6373478 A JP S6373478A
Authority
JP
Japan
Prior art keywords
display
window
memory
frame
map
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61218306A
Other languages
Japanese (ja)
Inventor
Koji Hirashima
平嶋 孝治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61218306A priority Critical patent/JPS6373478A/en
Publication of JPS6373478A publication Critical patent/JPS6373478A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To attain the window display of an arbitrary shape by providing a display map memory to designate at a pixel unit which contents of a frame memory are displayed. CONSTITUTION:The system is constituted of plural frame memories 1-4 to store the data with the bit map form of respective windows, a display map memory 5 to store a selecting signal to designate to a pixel (picture element) unit which data of the frame memory of respective windows are displayed on a display screen 6, a selector 8 to select the picture element data of frame memories 1-4 by a selecting signal with the memory 5 and a display screen 6 to display the data selected by the selector 8. Thus, the change of the window frame of the screen and the change of a display priority come to be satisfactory when the frame memories 1-4 are not changed and the memory 5 only is changed, and the control of the multi-window becomes be easier.

Description

【発明の詳細な説明】 〔概要〕 本発明は、フレーム・メモリを有する表示Hのマルチ・
ウィンドウ表示方式において、各ウィンドウ毎のビット
・イメージを格納する複数のフレーム・メモリとそれら
のフレーム・メモリのいずれを表示するかをピクセル単
位に指定する表示マップ・メモリを備えることにより、
ウィンドウ同士の重なりによる可視/不可視の制御やウ
ィンドウの優先度、表示内容及び大きさの変更などを容
易にし、かつウィンドウを任意形状にすることを可能に
するものである。
[Detailed Description of the Invention] [Summary] The present invention provides a multi-frame display H having a frame memory.
In the window display method, by providing a plurality of frame memories that store bit images for each window and a display map memory that specifies which of those frame memories is to be displayed on a pixel-by-pixel basis,
This makes it easy to control the visibility/invisibility of windows by overlapping each other, change window priorities, display contents, and sizes, and make it possible to form windows into arbitrary shapes.

〔産業上の利用分野〕[Industrial application field]

本発明は、フレーム・メモリを有する表示装置のマルチ
・ウィンドウ表示方式に関し、特に、マルチ・ウィンド
ウ表示の高速制御が容易で、かつ任意形状のウィンドウ
が表示可能なマルチ・ウィンドウ表示方式に関する。
The present invention relates to a multi-window display method for a display device having a frame memory, and more particularly to a multi-window display method that facilitates high-speed control of multi-window display and can display windows of arbitrary shapes.

〔従来の技術〕[Conventional technology]

近年、マンマシン・インタフェース向上のためマルチ・
ウィンドウ表示方式の表示装置が増えている。
In recent years, multi-function devices have been developed to improve man-machine interface
The number of window display type display devices is increasing.

第3図は、その典型的な1例を示す構成図で、ラスクオ
ペレーションによって矩形ビットマツプ領域の複写など
行う例を示している。第3図において、表示装置は、画
面と同一サイズのビットマツプを格納するフレーム・バ
ッファ1,2,3゜4.5” と、表示画面6と、ラス
クオペレーション回路7とから成り、フレーム・バッフ
ァ1,2゜3.4はウィンドウ毎のビットマツプを格納
し、フレーム・バッファ5″は表示画面6と全く同一な
イメージを保持するようになっていて、フレーム・バッ
ファ1. 2. 3. 4からマルチ・ウィンドウ画面
を12して格納する。その方法は、各ウィンドウの可視
部分を判断し、その可視部分を矩形領域に分割処理して
、それぞれの矩形領域をラスクオペレーション回路7に
よりフレーム・バッファ5′へ順次転送するものである
FIG. 3 is a block diagram showing a typical example of this, and shows an example in which a rectangular bitmap area is copied by a rask operation. In FIG. 3, the display device consists of frame buffers 1, 2, and 3°4.5" that store bitmaps of the same size as the screen, a display screen 6, and a rask operation circuit 7. , 2.3.4 store a bitmap for each window, a frame buffer 5'' holds an image exactly the same as the display screen 6, and a frame buffer 1.2.3.4 stores a bitmap for each window. 2. 3. 4 to 12 multi-window screens are stored. The method is to determine the visible portion of each window, divide the visible portion into rectangular areas, and sequentially transfer each rectangular area to the frame buffer 5' by the rask operation circuit 7.

ラスクオペレーションにも各種あるが、1例を挙げると
、フレーム・バッファ5゛へ、まス画像として最下位に
なる時計の像をフレーム・バッファ4から書き込み、次
に”ABCD・・・”をフレーム・バッファ2から書き
込む。フレーム・バッファ5”では、当然2つの画像の
重なる部分は最初に書き込まれた時計像の方が消去され
る。同様に、続いてフレーム・バッファ3から”あいう
・・・”が書き込まれると、フレーム・バッファ2かう
書キ込まれた画像のうち”Hl”が消去され、第3図に
示されるような表示画面が完成される。
There are various rask operations, but one example is to write the lowest clock image from frame buffer 4 to frame buffer 5, and then write "ABCD..." to frame buffer 5.・Write from buffer 2. In frame buffer 5'', the overlapping portion of the two images is naturally erased from the clock image that was written first.Similarly, when ``Aiu...'' is subsequently written from frame buffer 3, "Hl" of the written image in the frame buffer 2 is erased, and a display screen as shown in FIG. 3 is completed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記の従来技術では、各ウィンドウのサイズはX及びY
各方向の最小値及び最大値で与えられ、それらの管理、
可視部分の矩形’pM域への分割、ラスクオペレーショ
ンの起動はマイクロプログラム(ファームウェア)等に
より行われるが、マルチ・ウィンドウ画面編集に際して
、複数のフレーム・メモリに対して可視部分の判断、矩
形領域の分割の処理を行なう必要があって時間がかかり
、かつラスクオペレーションという余分な動作を要する
In the above conventional technology, the size of each window is X and Y.
Given the minimum and maximum values in each direction, their management,
Dividing the visible part into rectangular 'pM areas and starting the rask operation are performed by a microprogram (firmware), etc., but when editing a multi-window screen, it is necessary to determine the visible part of multiple frame memories and to start the rask operation. It is necessary to perform division processing, which takes time and requires an extra operation called a rask operation.

また、ウィンドウの形状は矩形及び矩形の集合に限定さ
れていた。
Further, the shape of the window is limited to a rectangle or a set of rectangles.

本発明は、このような問題点に鑑みて創案されたもので
、マルチ・ウィンドウ表示の制御を容易にすると共に高
速応答を可能とし、かつ任意形状のウィンドウ表示をも
可能とするマルチ・ウィンドウ表示方式を提供すること
を目的としている。
The present invention was devised in view of these problems, and provides a multi-window display that facilitates control of multi-window display, enables high-speed response, and also enables window display of arbitrary shapes. The purpose is to provide a method.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理を示すブロック図である。 FIG. 1 is a block diagram showing the principle of the present invention.

本発明において、上記の問題点を解決するために講じら
れた手段は、?1Bのフレームメモリ1,2゜3.4を
有する表示装置において、どのフレームメモリ1,2,
3.4の内容を表示するかをピクセル単位で指定する表
マップ・メモリ5を備え、任意形状のマルチ・ウィンド
ウ表示を行なう表示マツプによるマルチ・ウィンドウ表
示方式によるものとする。
In the present invention, what are the measures taken to solve the above problems? In a display device having a 1B frame memory 1, 2° 3.4, which frame memory 1, 2,
3.4 is provided with a table map memory 5 for specifying on a pixel-by-pixel basis whether or not the contents of 4 are to be displayed, and employs a multi-window display method using a display map that performs multi-window display of an arbitrary shape.

〔作用〕[Effect]

表示プログラムは複数のフレーム・メモリ1゜2.3.
4に対してウィンドウの重なり等を意識することなく各
ウィンドウのイメージ全体を格納することができるので
表示内容の変更が容易であり、またウィンドウ枠の構成
の変更や画面凋集は一つの表示マツプ上で処理できるの
で、ウィンドウ同志の重なりによる可視領域、不可視領
域の判断や、可視領域の分割処理等が簡略化されマルチ
・ウィンドウ表示の制御が容易になると共に高速応答が
可能になる。さらに、表示領域はピクセル単位で指示で
きるので任意形状のウィンドウ表示が可能となる。
The display program uses multiple frame memories 1゜2.3.
Compared to 4, it is possible to store the entire image of each window without having to be aware of window overlap, so it is easy to change the display contents, and the window frame configuration and screen collection can be changed using a single display map. This simplifies the process of determining visible and invisible areas based on overlapping windows, dividing the visible area, etc., making it easier to control multi-window display, and enabling high-speed response. Furthermore, since the display area can be designated in pixel units, it is possible to display a window of arbitrary shape.

〔実施例〕〔Example〕

以下、本発明を、実施例及び図面を参照して、詳細に説
明する。
Hereinafter, the present invention will be explained in detail with reference to examples and drawings.

本発明の基本構成(第1図) 第1図は、本発明の原理とともに基本的な構成の1実施
例を示すブロック図である。第1図中、本発明を実施し
たマルチ・ウィンドウ表示装置は、各ウィンドウのビッ
トマツプを格納する複数のフレーム・メモリ1,2,3
.4と、それらのいずれを表示するかをビクセル(画素
)単位に指定する表示マップ・メモリ5と、表示画面6
と、セレフタ8とで構成されている。
Basic Configuration of the Present Invention (FIG. 1) FIG. 1 is a block diagram showing the principle of the present invention as well as one embodiment of the basic configuration. In FIG. 1, a multi-window display device embodying the present invention includes a plurality of frame memories 1, 2, and 3 that store bitmaps of each window.
.. 4, a display map memory 5 for specifying which of them to display in pixel units, and a display screen 6.
and a selector 8.

フレーム・メモリ1,2,3.4は従来のフレーム・バ
ッファと同じものでよいが、表示マップ・メモリ5は、
各フレーム・メモリ及び表示画面にピクセルを対応させ
て、ドツト毎に制御コードを書き込んだテーブル・メモ
リである。即ち、各ドツトには全て制御コードが書き込
まれ、例えば白紙の部分にはフレーム・メモリ1を指定
する■のコードが書き込まれ、時計の画素には一部分が
欠けた円形にフレーム・メモリ4を指定する■のコード
が書き込まれ、”ABCD・・・”の画素には一部分が
欠けた矩形にフレーム・メモリ2を指定する■のコード
が書き込まれる。これらウィンドウの重なり部分は、例
えばファームウェアにより優先度の低いウィンドウ順に
ウィンドウ領域にフレーム・メモリを指定する制御コー
ドが占き込まれることにより、優先度の高いウィンドウ
によって上のきされる。従って可視、不可視領域の判断
や分割処理等は、上記の場合表示マップ・メモリ5に対
してだけ行えば良いので簡略化され高速応答が可能にな
る。上記制御コードはセレクト信号としてセレクタ8に
送られ、セレクタ8は、画素を走査する際に、この制御
コードに従って各フレーム・メモリから選択しながら、
画像情報を読み出すだけなので、処理速度が停滞するこ
とはない。
The frame memories 1, 2, 3.4 may be the same as conventional frame buffers, but the display map memory 5 is
This is a table memory in which a control code is written for each dot, with pixels corresponding to each frame memory and display screen. That is, a control code is written in each dot, for example, a code (■) specifying frame memory 1 is written in the blank area, and a circle with a part missing in the clock pixel specifies frame memory 4. A code (2) to specify the frame memory 2 is written in the pixel "ABCD . . .", and a code (2) to specify the frame memory 2 is written in a partially missing rectangle in the pixel "ABCD...". The overlapping portion of these windows is overlaid by a window with a higher priority, for example, by using firmware to allocate a control code that designates a frame memory to a window area in the order of the windows with lower priority. Therefore, in the above case, the determination of visible and invisible areas, division processing, etc. need only be performed on the display map memory 5, which simplifies the process and enables high-speed response. The above control code is sent to the selector 8 as a selection signal, and the selector 8 selects from each frame memory according to this control code when scanning pixels.
Since only the image information is read, the processing speed does not slow down.

ここで、ウィンドウの内容を追加又は変更する場合、例
えばフレーム・メモリ2で′E”を追加する必要が起こ
った場合、従来はラスクオペレーションを最初からやり
直さなければならなかったが、本実施例では可視領域を
意識することなくフレーム・メモリ2を書き替えさえす
れば、可視部分の画素がセレクタ8によりそのまま選択
されるので、表示画面6を自動的に書き替えられる。ま
た”ABCD・・・”のウィンドウを”あいう出”のウ
ィンドウよりも上面に表示することになった場合、従来
はフレーム・メモリ2の内容をフレーム・メモリ3の内
容よりも上面に表示するという手続きがプログラム上で
行われ、更にラスクオペレーシシンを最初からやり直さ
なければならなかったが、本実施例では表示マップ・メ
モリ5に対して、ウィンドウが重なる部分の各ドツトの
制御コードを■から■へ替えるだけで”HI”及びその
窓枠が”あい”及びその窓枠に替わって選択され、表示
画面6ではウィンドウの入れ替えが行われたようになる
Here, when adding or changing the contents of the window, for example, when it became necessary to add 'E' in frame memory 2, conventionally the rask operation had to be restarted from the beginning, but in this embodiment, As long as the frame memory 2 is rewritten without being aware of the visible area, the pixels in the visible area are directly selected by the selector 8, so the display screen 6 can be automatically rewritten.Also, "ABCD..." Conventionally, when it was decided to display the window above the "Ai-Dou" window, the program would display the contents of frame memory 2 above the contents of frame memory 3. In addition, it was necessary to restart the rask operation from the beginning, but in this embodiment, the display map memory 5 can be set to "HI" simply by changing the control code of each dot in the area where the windows overlap from ■ to ■. and its window frame are selected instead of "Ai" and its window frame, and it appears as if the windows have been replaced on the display screen 6.

本発明の実施例(第2図) 第2図は本発明の他の実施例を示すブロツク図である。Example of the present invention (Figure 2) FIG. 2 is a block diagram showing another embodiment of the invention.

第2図において、CPU (図示せず)等のバス21に
主アクセス回路22が接続され、その主アクセス回路2
2にフレーム・メモリとしてのバッファ23,24.2
5.26と表示マ・ノブ・メモリ27とが接続されてい
る。本実施例は、■ピクセル当たり4ビツトで16色を
表示し、窓数が4ウインドウの場合を示し、バッファ2
3〜26はウィンドウ毎のイメージを格納するデュアル
・ボート・メモリである。このバッファ23〜26には
、バス21から図形1文字、イメージなどが書き込まれ
る。もちろん、ベクトル発生回路や文字発生回路から書
き込む構成にしても差し支えない。表示マップ・メモリ
27には、第1図で説明したように、ピクセル毎にどの
バッファを表示するかを示すコードが格納される。
In FIG. 2, a main access circuit 22 is connected to a bus 21 such as a CPU (not shown), and the main access circuit 2
2 buffers 23, 24.2 as frame memory
5.26 and the display knob memory 27 are connected. This example shows the case where ■ 16 colors are displayed with 4 bits per pixel, the number of windows is 4, and the buffer 2
3 to 26 are dual port memories that store images for each window. One graphic character, an image, etc. are written into the buffers 23 to 26 from the bus 21. Of course, it is also possible to use a configuration in which writing is performed from a vector generation circuit or a character generation circuit. Display map memory 27 stores a code indicating which buffer to display for each pixel, as explained in FIG.

各バッファ23.24,25.26はそれぞれ副アクセ
ス回路23a〜26aを介してセレクタ28に接続され
、表示マップ・メモリ27も自らの副アクセス回路27
aを介してセレクタ28にセレクト信号を入力する。セ
レクタ28には表示制御回路29が接続されていて、デ
ータのD/A変換や走査制御を行う。各副アクセス回路
23a〜27aと表示制御回路29との間には、ラスク
スキャン・アドレス発生回路30が介設されていて、表
示制御回路29の走査と同期して、バッファ23〜26
及び表示マップ・メモリ27からのデータ読み出しに際
し、アクセス位置を制御する。
Each of the buffers 23, 24, 25, 26 is connected to the selector 28 via the sub-access circuits 23a to 26a, and the display map memory 27 also has its own sub-access circuit 27.
A select signal is input to the selector 28 via a. A display control circuit 29 is connected to the selector 28 and performs data D/A conversion and scanning control. A rask scan address generation circuit 30 is interposed between each of the sub-access circuits 23a to 27a and the display control circuit 29.
And when reading data from the display map memory 27, the access position is controlled.

セレタク28は、表示マップ・メモリ27からの制御コ
ードに基づいて、ピクセル単位にバッファ23〜26か
らの読み出しデータを選択し、表示制御回路29に順次
データを出力する。表示制御■回路29は、作成された
ビットマツプに従って、画像データを表示部等に出力す
る。
The selector 28 selects read data from the buffers 23 to 26 pixel by pixel based on the control code from the display map memory 27, and sequentially outputs the data to the display control circuit 29. The display control circuit 29 outputs image data to a display section or the like according to the created bitmap.

〔発明の効果〕〔Effect of the invention〕

以上述べたきたように、本発明によれば、画面のウィン
ドウ枠の変更や各ウィンドウの表示優先度すなわち可視
、不可視領域の変更等において、各フレーム・メモリを
変更することなく表示マップ・メモリのみ変更すれば良
いなど余分なデータ転送が不要であり、かつウィンドウ
の重なりを意識するのは表示マツプ作成時だけで済むの
で高速応答が可能である。またラスタオペレーション回
路による表示画面生成処理が不要であり、ウィンドウの
重なりや各ウィンドウの表示優先度等の制御は一つの表
示マツプ上で行なえるので、回路および制御とも簡単容
易にすることができる。さらに、表示領域はビクセル単
位で指示できるので、任意形状のウィンドウ表示ができ
るなどの効果を有している。
As described above, according to the present invention, when changing the window frame of the screen or changing the display priority of each window, that is, the visible/invisible area, etc., only the display map memory can be used without changing each frame memory. There is no need to transfer extra data such as changes that need to be made, and the need to be aware of window overlap is only when creating a display map, so high-speed response is possible. Furthermore, there is no need for display screen generation processing by a raster operation circuit, and the overlapping of windows, display priority of each window, etc. can be controlled on a single display map, so the circuit and control can be simplified. Furthermore, since the display area can be specified in units of pixels, it is possible to display windows of arbitrary shapes.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の基本的な構成図、 第2図は本発明の実施例の構成図、 第3図は従来例の構成図である。 図中、 1〜4,23〜26;フレーム・メモリ5.27;表示
マップ・メモリ、 6;表示画面、 7;ラスタオペレーション回路、 8.28;セレクタ、 19;表示制御回路、 30;ラスタスキャン・アドレス発生回路である。 仝−ゴ咽のマルチ・フィンrり犬水万式仝径間の実衣例
の侶スコ 第2図
FIG. 1 is a basic configuration diagram of the present invention, FIG. 2 is a configuration diagram of an embodiment of the present invention, and FIG. 3 is a configuration diagram of a conventional example. In the figure, 1 to 4, 23 to 26; frame memory 5. 27; display map memory; 6; display screen; 7; raster operation circuit; 8. 28; selector; 19; display control circuit; 30; raster scan・It is an address generation circuit. Figure 2 of the actual clothing example of the multi-fin rip dog water span between the throats.

Claims (1)

【特許請求の範囲】 複数のフレームメモリ(1、2、3、4)を有する表示
装置において、 どのフレーム・メモリ(1、2、3、4)の内容を表示
するかをピクセル単位で指定する表示マップ・メモリ(
5)を備え、 任意形状のマルチ・ウィンドウ表示を行なうことを特徴
とする表示マップによるマルチ・ウィンドウ表示方式。
[Claims] In a display device having a plurality of frame memories (1, 2, 3, 4), specifying in units of pixels which frame memory (1, 2, 3, 4) contents are to be displayed. Display map memory (
5), a multi-window display method using a display map, which is characterized by displaying multi-windows of arbitrary shapes.
JP61218306A 1986-09-17 1986-09-17 Multi-window display system by display map Pending JPS6373478A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61218306A JPS6373478A (en) 1986-09-17 1986-09-17 Multi-window display system by display map

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61218306A JPS6373478A (en) 1986-09-17 1986-09-17 Multi-window display system by display map

Publications (1)

Publication Number Publication Date
JPS6373478A true JPS6373478A (en) 1988-04-04

Family

ID=16717772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61218306A Pending JPS6373478A (en) 1986-09-17 1986-09-17 Multi-window display system by display map

Country Status (1)

Country Link
JP (1) JPS6373478A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0292170A (en) * 1988-09-29 1990-03-30 Fujitsu Ltd Digital superimposing system
JPH02301822A (en) * 1989-05-01 1990-12-13 Sun Microsyst Inc Computer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0292170A (en) * 1988-09-29 1990-03-30 Fujitsu Ltd Digital superimposing system
JPH02301822A (en) * 1989-05-01 1990-12-13 Sun Microsyst Inc Computer system
JPH0587849B2 (en) * 1989-05-01 1993-12-20 Sun Microsystems Inc

Similar Documents

Publication Publication Date Title
JPH09245179A (en) Computer graphic device
JP2009015248A (en) Image forming device, method, and program
JP3477666B2 (en) Image display control device
JPS6373478A (en) Multi-window display system by display map
US4988985A (en) Method and apparatus for a self-clearing copy mode in a frame-buffer memory
JPH06149533A (en) Segment quick plotting system for reducing plotting processing for segment outside display area
JP2004133283A (en) Picture display device, picture display method, and picture display program
JPS60144789A (en) Character/graphic display controller
JPS6228474B2 (en)
JPS6315617B2 (en)
JPH01155429A (en) Multiwindow display system
JPS6362750B2 (en)
JPH05130504A (en) Image display controller
JPH037989A (en) Display data control system
JPH05308569A (en) Image synthesizer
JPH10293567A (en) Image display device
JPH04140795A (en) Display controller
JPH07311567A (en) Method and device for outputting image
JPH0415689A (en) Image display circuit
JPH06222742A (en) Picture display system
JPS63245514A (en) Display control system
JPH01297698A (en) Display screen synthesizing circuit
JPH1011047A (en) Picture display controller
JPS636684A (en) Multi-image control device
JPH05127861A (en) Image processing system