JPS637075B2 - - Google Patents

Info

Publication number
JPS637075B2
JPS637075B2 JP57110851A JP11085182A JPS637075B2 JP S637075 B2 JPS637075 B2 JP S637075B2 JP 57110851 A JP57110851 A JP 57110851A JP 11085182 A JP11085182 A JP 11085182A JP S637075 B2 JPS637075 B2 JP S637075B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
clock run
slice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57110851A
Other languages
English (en)
Other versions
JPS594283A (ja
Inventor
Yukyoshi Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP11085182A priority Critical patent/JPS594283A/ja
Publication of JPS594283A publication Critical patent/JPS594283A/ja
Publication of JPS637075B2 publication Critical patent/JPS637075B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 本発明は、複合映像信号から文字信号を抜き取
る回路におけるスライス回路のスライス・レベル
制御回路に関する。
現在、放送中のテレビ番組とは全く独立に、ニ
ユース、天気予報、株式市況等の多くの情報を、
文字や図形としてテレビ受信機のCRT画面に写
し出す文字放送が研究されている。これは文字多
重放送と呼ばれ、文字信号を、放送中のテレビ画
面に影響しないように、映像信号の隙間(垂直帰
線期間の一部)に多重して放送されるものであ
る。
そして、受信側では、垂直帰線期間に送られて
くる文字信号をメモリーに蓄え、完全な一枚の文
字画面として、CRT画面上に再現するように、
文字信号の受信回路が構成される。
文字信号は、48ビツトで成るヘツダ部と248ビ
ツトで成る情報データ部とで構成されたデータ・
バケツトで成り、このデータ・バケツトは垂直帰
線期間の第10H(水平同期信号)から第21Hの間
に重畳して送られる。そして、データ・パケツト
のヘツダ部先端には、データ処理のための同期符
号としての8サイクルのクロツク・ランイン信号
が入つている。
従来の文字信号の抜き取りは、映像信号から抜
き取つた水平同期信号を計数器でカウントし、そ
の計数器が予め設定した値までカウントした時点
で開くゲート回路を使用して、そのゲート回路の
入力側に複合映像信号を入力させておくことによ
り、そのゲート回路から文字信号の重畳した複合
映像信号を取り出すようにしている。そして、抜
き取つたその文字信号をペデスタル・クランプ回
路に入力することにより直流再生し、その後スラ
イス回路に入力することにより原文字信号に対応
したパルス状の文字信号を得るようにしていた。
しかしながら、従来のスライス回路は、そのス
ライス・レベルが予め設定された一定値であるの
で、文字信号の振幅や直流レベルが放送局間で異
なる場合、あるいは文字信号が2H以上重畳され
ていて各Hでその振幅や直流レベルが異なる場合
には、スライスして得られる文字信号の波形が原
文字信号と異なり、このため文字デコーダが正常
に働かないという問題が生じる虞がある。
本発明は斯かる点に鑑みて成されたもので、そ
の目的は、スライス回路のスライス・レベルが、
入力文字信号のレベルに応じて変動するようにし
て、上記した問題が起らないようにしたスライ
ス・レベル制御回路を提供することである。
以下、本発明の実施例について説明する。第1
図はその一実施例を示すものであり、1は文字信
号が重畳された複合映像信号が入力する入力端
子、2は輝度信号のペデスタル(基線)レベルを
一定レベルに揃えて直流再生するペデスタル・ク
ランプ回路、3はスライス回路であり、このスラ
イス回路3は後記するスライス・レベル設定回路
4から出力される信号によりペデスタル・クラン
プ回路2からの出力をスライスするように動作
し、その出力は文字デコーダに送られる。5は積
分回路であり、スライス回路3の出力を微分する
微分回路6からのパルスによつてスライス回路3
からの出力パルスの立ち下がり時点毎にリセツト
されないから、スライス回路3からの出力パルス
を積分する。7はクロツク・ランイン期間抜き取
り回路であり、図示しない回路により形成された
クロツク・ランイン期間に発生する抜き取りパル
スを受けている間ゲートを開くゲート回路で構成
されている。8はそのクロツク・ランイン期間抜
き取り回路7の出力をピーク・ホールドするピー
ク・ホールド回路であり、水平同期信号を受ける
毎にリセツトされるようになつている。9は誤差
増幅器であり、ピーク・ホールド回路8の出力を
所定レベルにまで増幅するためのものである。1
0はゲート回路であり、図示しない回路により形
成された文字データ期間(フレーミング・コード
部分以後のデータ・コード部分等の期間、つまり
文字信号の内クロツク・ランイン期間を除く期
間)に発生する抜き取りパルスを受けている期
間、そのゲートを開くようになつている。そし
て、このゲート回路10の出力が上記したスライ
ス・レベル設定回路4に入力し、スライス・レベ
ルが所定のレベルに設定される。
以上において、入力端子1に入力する文字信号
が重畳された複合映像信号は、ペデスタル・クラ
ンプ回路2によつてペデスタル・レベルが揃えら
れ、スライス回路3に入力する。このスライス回
路3は、ゲート回路10の出力がない時(フレー
ミング・コード部分以後のデータ・コードの部分
等以外の時)には、スライス・レベル設定回路4
により正常信号に対応する所定の固定スライス・
レベルL1が与えられている。
一方、送信側の原文字信号のクロツク・ランイ
ン部分が、第2図aのとに示すようにそのレ
ベルが異なる場合〔は標準状態を、または振
幅が大きな場合を示す。〕には、ペデスタル・ク
ランプ回路2の出力に同図bに示すように、平均
レベルが異なつて現れる。
従つて、そのbに示すクロツク・ランイン部分
をレベルL1でスライスすると、同図cに示すよ
うにの場合は原文字信号と同一のデユーテイ比
のパルスのクロツク・ランイン部分が再現される
が、の場合はそのデユーテイ比が異なつてく
る。本実施例ではこのデユーテイ比を以後の回路
で検出して、クロツク・ランイン部分の後のフレ
ーミング・コード部分およびデータ・コード部分
等をスライスするスライス・レベルを制御してい
る。
スライス回路3の出力は積分回路5に入力され
るが、この積分回路5はスライス回路3の同出力
を微分したパルス〔第3図d〕の内の負パルスを
微分回路6からリセツト信号として受けているの
で、その積分回路5からは第3図eに示すように
各パルス毎リセツトされた鋸状の波形の出力が出
る。そして、この積分出力は、同図fに示す抜き
取りパルスを受けるクロツク・ランイン期間抜き
取り回路7に入力して、クロツク・ランイン期間
に対応する積分出力〔同図g〕のみが抜き取られ
る。そして、この抜き取られた積分出力はピー
ク・ホールド回路8に入力して、クロツク・ラン
イン部分終了以後も、次の水平同期信号が到来す
るまでホールドされる〔同図h〕。このピーク・
ホールド回路8の出力は、誤差増幅器9で増幅さ
れて、ゲート回路10に入力する。このゲート回
路10は文字信号のクロツク・ランイン部分の後
のフレーミング・コード部分およびデータ・コー
ド部分等の期間の間だけ、抜き取りパルスにより
そのゲートを開くので、その期間だけ誤差増幅器
9の出力をスライス・レベル設定回路4に送る。
よつて、スライス・レベル設定回路4は、その期
間中は上記レベルL1の信号に代えて、誤差増幅
器9の出力に対応して、その出力が大きければ大
きなスライス・レベルの信号を、また逆の場合は
小さなスライス・レベルの信号を、スライス回路
3に出力する。
従つて、スライス回路3は、クロツク・ランイ
ン部分の後のフレーミング・コード部分およびデ
ータ・コード部分等のスライスを、ゲート回路1
0の出力を受けてスライス・レベルを変化させる
スライス・レベル設定回路4の出力によつて行
う。すなわち、スライス回路3は、文字信号のク
ロツク・ランイン部分を固定のレベルL1でスラ
イスして、そのクロツク・ランイン部分の平均レ
ベルに応じたデユーテイ比のパルスを検出し、以
後の回路でこのデユーテイ比に対応した信号を形
成して、スライス・レベル設定回路4を制御し、
フレーミング・コード部分およびデータ・コード
部分等を、クロツク・ランイン部分の平均レベル
に応じたレベルでスライスするよう動作する。
よつて、スライス回路3から得られる文字信号
のクロツク・ランイン部分の後のフレーミング・
コード部分およびデータ・コード部分等は、入力
文字信号の振幅が変動しても、常に原信号に対応
したデユーテイ比の信号として安定して得られる
ようになる。
以上のように本発明は、複合映像信号を直流再
生した後にスライス回路によつてスライスして原
文字信号に対応したパルス状の文字信号を抜き取
る回路において、上記スライス回路の出力内のク
ロツク・ランイン信号のパルスのデユーテイ比を
検出する手段を具備し、該手段の出力に応じて上
記スライス回路のクロツク・ランイン信号の後の
信号のスライス・レベルを制御するようにしたも
のである。
このため、文字信号の振幅や直流レベルが放送
局間で異なつたり、あるいは文字信号が2H以上
に重畳されている場合の各Hの信号の振幅や直流
レベルが異なる場合でも、原フレーミング・コー
ド部分および原データ・コード部分等の信号に対
応した再生信号が、安定して得られるという特徴
がある。
【図面の簡単な説明】
第1図は本発明の一実施例の文字信号抜き取り
回路の回路図、第2図および第3図は第1図の回
路の動作説明のための信号波形図である。 1…入力端子、2…ペデスタル・クランプ回
路、3…スライス回路、4…スライス・レベル設
定回路、5…積分回路、6…微分回路、7…クロ
ツク・ランイン期間抜き取り回路、8…ピーク・
ホールド回路、9…誤差増幅器、10…ゲート回
路。

Claims (1)

  1. 【特許請求の範囲】 1 複合映像信号を直流再生した後にスライス回
    路によつてスライスして原文字信号に対応したパ
    ルス状の文字信号を抜き取る回路において、上記
    スライス回路の出力内の固定レベルでスライスし
    て得たクロツク・ランイン信号のパルスのデユー
    テイ比を検出する手段を具備し、該手段の出力に
    応じて上記スライス回路のクロツク・ランイン信
    号の後に続く信号のスライス・レベルを制御する
    ことを特徴とする文字信号抜き取り回路における
    スライス・レベル制御回路。 2 上記手段が、上記クロツク・ランイン信号の
    各パルスを個別的に積分する積分手段と、該積分
    手段の出力電圧のピーク値をホールドするピー
    ク・ホールド手段とで成り、該ピーク・ホールド
    手段の出力に応じて上記スライス・レベルを制御
    することを特徴とする特許請求の範囲第1項記載
    の文字信号抜き取り回路におけるスライス・レベ
    ル制御回路。 3 上記積分手段が、上記パルスの終了時点毎に
    リセツトされる積分回路と、該積分回路の出力の
    内クロツク・ランイン信号の期間を抜き取るクロ
    ツク・ランイン期間抜き取り回路とで成ることを
    特徴とする特許請求の範囲第1項記載の文字信号
    抜き取り回路におけるスライス・レベル制御回
    路。
JP11085182A 1982-06-29 1982-06-29 文字信号抜き取り回路におけるスライス・レベル制御回路 Granted JPS594283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11085182A JPS594283A (ja) 1982-06-29 1982-06-29 文字信号抜き取り回路におけるスライス・レベル制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11085182A JPS594283A (ja) 1982-06-29 1982-06-29 文字信号抜き取り回路におけるスライス・レベル制御回路

Publications (2)

Publication Number Publication Date
JPS594283A JPS594283A (ja) 1984-01-11
JPS637075B2 true JPS637075B2 (ja) 1988-02-15

Family

ID=14546263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11085182A Granted JPS594283A (ja) 1982-06-29 1982-06-29 文字信号抜き取り回路におけるスライス・レベル制御回路

Country Status (1)

Country Link
JP (1) JPS594283A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354468Y2 (ja) * 1985-08-29 1991-12-02
US5463423A (en) * 1992-03-11 1995-10-31 Thomson Consumer Electronics, Inc. Auxiliary video data detector and data slicer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627581A (en) * 1979-08-15 1981-03-17 Matsushita Electric Ind Co Ltd Signal processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627581A (en) * 1979-08-15 1981-03-17 Matsushita Electric Ind Co Ltd Signal processor

Also Published As

Publication number Publication date
JPS594283A (ja) 1984-01-11

Similar Documents

Publication Publication Date Title
US6040870A (en) Method and apparatus for nesting secondary signals within a television signal
EP1097578B1 (en) Method and arrangement for transmitting and receiving encoded images
EP0923239A4 (en) RECEIVER AND RECEIVING METHOD
US4499503A (en) Video format signal recording and reproduction system
KR19980023115A (ko) 브이시알의 하이라이트 녹화처리 시스템 및 처리방법
JPS637075B2 (ja)
US6130718A (en) Method and device for correcting errors in the opening of time windows for recovering data with horizontal synchronization pulses
JPS6242427B2 (ja)
US20100091188A1 (en) Synchronization of secondary decoded media streams with a primary media stream
JPS6051833B2 (ja) デ−タ抜取方法
US5768377A (en) Video signal descrambling apparatus
JP2579141B2 (ja) テレビジヨン受信機
JPS59153389A (ja) 文字放送受信機
JPH03162074A (ja) ゴースト除却装置
JPS6241504Y2 (ja)
JP2540325Y2 (ja) クローズドキャプション放送受信装置
JPH0498983A (ja) 文字多重受信装置
EP0479610A2 (en) Television receiver
JPH0160987B2 (ja)
JPS625553B2 (ja)
JPH0832065B2 (ja) 映像信号記録方法
JPS6151468B2 (ja)
JPH0241234B2 (ja)
JPS5864889A (ja) 自動レベル制御装置
JPH0767169B2 (ja) 信号処理装置