JPH0241234B2 - - Google Patents

Info

Publication number
JPH0241234B2
JPH0241234B2 JP20308783A JP20308783A JPH0241234B2 JP H0241234 B2 JPH0241234 B2 JP H0241234B2 JP 20308783 A JP20308783 A JP 20308783A JP 20308783 A JP20308783 A JP 20308783A JP H0241234 B2 JPH0241234 B2 JP H0241234B2
Authority
JP
Japan
Prior art keywords
circuit
clock line
hold
clamp
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20308783A
Other languages
English (en)
Other versions
JPS6093891A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP20308783A priority Critical patent/JPS6093891A/ja
Publication of JPS6093891A publication Critical patent/JPS6093891A/ja
Publication of JPH0241234B2 publication Critical patent/JPH0241234B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はテレビジヨン文字多重放送のデータが
重畳された映像信号からデータ部をスライスして
データのパルス信号を取り出すテレビジヨン文字
多重データ・スライス回路に関するものである。
〔従来技術〕
文字多重放送のデイジタル信号は、データパケ
ツト形式でテレビジヨン(TV)映像信号の垂直
帰線消去期間に重畳され、その信号波形はパルス
による2値NRZ(Non Return to Zero)形式と
なつている。そして、この2値NRZのパルスを
誤り率を低く押えて、単なるハイ・ローのパルス
に変換するために、映像信号のスライス回路が必
要であるが、スライスの基準電位の決め方で、映
像信号に重畳されたパルスを単なるパルスに変換
する回路の性能の大部分が決定されてしまう。
この基準電位を設定する場合、従来一般には、
データ・パケツトのヘツダー部にあるクロツクラ
インの部分を平滑化してサンプル/ホールドする
か、クロツクラインのパルスの高低の先頭値をサ
ンプル/ホールドしてその1/2の値を使用すると
いう方法が採られている。
しかしながら、前者のサンプル/ホールドする
方法においては、クロツクラインの時間が短かい
ために、サンプル/ホールド回路の時定数とのか
ね合いで、スライスレベルが低めになりがちのた
めパルスのデユーテイ・エラーが出やすいという
欠点があり、また、後者のサンプル/ホールドし
てその1/2の値を使用する方法においては、回路
構成が複雑になり、経済的でなく、かつ実現が容
易でないという欠点があつた。
〔発明の概要〕
本発明は以上の点に鑑み、このような問題を解
決すると共にかかる欠点を除去すべくなされたも
ので、その目的は簡単な回路構成によつてデー
タ・スライスの基準レベルの確度を大幅に上げる
ことができ、また、文字多重放送のデータが弱電
界になつても正確に受信でき範囲を大幅に改善す
ることができるテレビジヨン文字多重データ・ス
ライス回路を提供することにある。
文字多重信号が重畳されたテレビジヨン映像信
号とクランプ電位を入力してクランプパルスのタ
イミングによりテレビジヨン映像信号をクランプ
するクランプ回路と、文字多重信号のクロツクラ
イン部を抽出するクロツク・ライン・フイルター
回路と、クランプ電位に所定の電位を上積みして
出力する定電圧回路と、テレビジヨン映像信号の
水平同期信号の立下り以降からクランプパルスの
終るまでの間のタイミングで第2のアナログスイ
ツチを動作させて定電圧回路の出力をサンプリン
グしホールドし、クロツクライン部の時間内のタ
イミングで第1のアナログスイツチを動作させて
ロツク・ライン・フイルター回路の出力をサンプ
リングしホールドするサンプル/ホールド回路
と、サンプル/ホールド回路の出力とクランプさ
れたテレビジヨン映像信号とを入力し、サンプ
ル/ホールド回路の出力をデータ・スライスの基
準レベルとしてテレビジヨン映像信号をスライス
して文字多重信号の2値NRZパルスを出力する
データスライス回路とを備えるようにしたもので
ある。
〔発明の実施例〕
以下、図面に基づき本発明の実施例を詳細に説
明する。
第1図は本発明によるテレビジヨン文字多重デ
ータ・スライス回路の一実施例を示す回路図であ
る。
図において、INは文字多重のデータが重畳さ
れたTV映像信号が印加される入力端子、OUT
は2値NRZパルスが得られる出力端子、CTはク
ランプパルスCLPが供給される制御端子である。
AMPは入力端子INからのTV映像信号を増幅す
る増幅器、CLCはこの増幅器AMPの出力とクラ
ンプ電位を決定する第1の参照電圧源Vref1から
の参照電圧とを入力し、クランプパルスCLPに
基づいてTV映像信号波形の所要の点を所定の電
位に固定するクランプ回路で、このクランプ回路
CLCの出力端は上記増幅器AMPの他方の入力端
に接続されると共に、コンデンサC2を介して接
地されている。
Rは増幅器AMPの出力端に接続され文字多重
信号が印加される抵抗、Lはコイル、C1は他端
を接地したコンデンサで、これらは直列に接続さ
れ文字多重信号のクロツク・ライン・フイルター
回路CLFを構成している。SW1は一端をクロツ
ク・ライン・フイルター回路CLFの抵抗Rとコ
イルLとの接続点に接続した第1のアナログスイ
ツチ、SW2は一端をクランプ電位に上積みした定
電圧回路を形成する第2の参照電圧源Vref2の正
極側に接続した第2のアナログスイツチで、これ
ら両アナログスイツチSW1,SW2の各他端は共通
に接続され、その共通接続点はコンデンサC3
介して接地されており、これらはクロツク・ライ
ン・フイルター回路CLFの出力およびクランプ
電位に上積みした定電圧回路の出力をそれぞれ異
なるタイミングパルスで制御される第1および第
2のアナログスイツチSW1,SW2でサンプリング
しホールドするサンプル/ホールド回路を構成し
ている。
BUFは緩衝増幅器、SLCは増幅器AMPの出力
であるテレビジヨン映像信号と、サンプル/ホー
ルド回路の出力を緩衝増幅器BUFを介して入力
とし2値NRZパルスを出力するデータスライス
回路で、このデータスライス回路SLCの出力端は
出力端子OUTに接続されている。なお、第2の
参照電圧源Vref2の負極側は第1の参照電圧源
Vref1の正極側に接続され、第1の参照電圧源
Vref1のクランプ電位に第2の参照電圧源Vref2
を上積みした電位を得る定電圧回路を構成してい
る。
つぎにこの第1図に示す実施例の動作を第2図
を参照して説明する。
この第2図は第1図の動作説明に供するタイム
チヤートで、aは文字多重放送のデータが重畳さ
れたTV映像信号、bは制御端子CTに供給され
るクランプパルスCLP、cは第2のアナログス
イツチSW2を閉じるタイミングパルス、dは第1
のアナログスイツチSW1を閉じるタイミングパル
スの各波形を示したものである。なお、この第2
図aにおいて、HSは水平同期信号、CBはクロマ
バースト、DTは文字多重データ、CLはそのクロ
ツクライン部を示す。
そして、第2図bに示すクランプパルスCLP
はTV映像信号のペデスタル期間内にあり、第2
図cに示す第2のアナログスイツチSW2を閉じる
タイミングは水平同期信号HSの立下り以降から
始まり、クランプパルスCLPの終りまでに終了
する時間で設定され、また、第2図dに示す第1
のアナログスイツチSW1を閉じるタイミングは文
字多重の伝送規格で決められているクロツクライ
ン部CLの時間内に設定されている。
まず、入力端子INに印加された文字多重のデ
ータが重畳されたTV映像信号は増幅器AMPで
増幅された後、クランプ回路CLCに入力し、上
記TV映像信号のペデスタルレベルが第1の参照
電圧源Vref1の電位と同一の直流レベルとなるよ
うにクランプをかける。一方、この第1の参照電
圧源Vref1に第2の参照電圧源Vref2分上づみし
た電位を第2のアナログスイツチSW2を介してコ
ンデンサC3のサンプル/ホールド用容量にプリ
チヤージする。
つぎに、第2図aに示すクロツクライン部CL
のパルスの期間、抵抗R、コイルL、コンデンサ
C1で構成されたクロツク・ライン・フイルター
回路CLFによるクロツクラインのパルスの平均
値を第1のアナログスイツチSW1を介してコンデ
ンサC3にサンプリングホールドすることで、デ
ータスライスの基準電位を決める。
このように、データ・スライスの基準レベルの
ほぼ標準となる電位、すなわち第1の参照電圧源
Vref1の電位(クランプ電位)と第2の参照電圧
源Vref2の電位とを加算した電位、を予めサンプ
ル/ホールド回路の容量(C3)にプリチヤージ
する回路を付加して、データ・スライスの基準レ
ベルの確度を大幅に上げることができ、また、文
字多重放送のデータを弱電界になつても正確に受
信することができる。
〔発明の効果〕
以上の説明から明らかなように、本発明によれ
ば、複数な手段を用いることなく、クランプ電位
に上積みした定電圧回路とアナログスイツチを付
加した簡単な回路構成によつて、データ・スライ
スの基準レベルの確度を大幅に上げることがで
き、また、文字多重放送のデータをどの程度まで
弱電界になつても正確に受信できるかの性能にお
いて、従来の方式に比して3〜6dB改善すること
ができるので、実用上の効果は極めて大である。
【図面の簡単な説明】
第1図は本発明によるテレビジヨン文字多重デ
ータ・スライス回路の一実施例を示す回路図、第
2図は第1図の動作説明に供するタイムチヤート
である。 CLC……クランプ回路、CLF……クロツク・
ライン・フイルター回路、SW1,SW2……アナロ
グスイツチ、C1〜C3……コンデンサ、SLC……
データ・スライス回路、Vref1,Vref2……参照
電圧源。

Claims (1)

  1. 【特許請求の範囲】 1 文字多重信号が重畳されたテレビジヨン映像
    信号とクランプ電位を入力してクランプパルスの
    タイミングによりテレビジヨン映像信号をクラン
    プするクランプ回路と、 このテレビジヨン映像信号の中から文字多重信
    号のクロツクライン部を抽出するクロツク・ライ
    ン・フイルター回路と、 前記クランプ電位に所定の電位を上積みして出
    力する定電圧回路と、 前記テレビジヨン映像信号の水平同期信号の立
    下り以降から前記クランプパルスの終るまでの間
    発生するタイミングパルスにより第2のアナログ
    スイツチを動作させて前記定電圧回路の出力をサ
    ンプリングしてホールドし、前記クロツクライン
    部の時間内に発生するタイミングパルスにより第
    1のアナログスイツチを動作させて前記クロツ
    ク・ライン・フイルター回路の出力をサンプリン
    グしてホールドするサンプル/ホールド回路と、 このサンプル/ホールド回路の出力とクランプ
    された前記テレビジヨン映像信号とを入力し、サ
    ンプル/ホールド回路の出力をデータ・スライス
    の基準レベルとしてテレビジヨン映像信号をスラ
    イスして文字多重信号の2値NRZパルスを出力
    するデータスライス回路と を備えたことを特徴とするテレビジヨン文字多重
    データ・スライス回路。 2 文字多重信号のクロツク・ライン・フイルタ
    ー回路は、前記文字多重信号が印加される抵抗と
    コイルおよびコンデンサの直列回路によつて構成
    されることを特徴とする特許請求の範囲第1項記
    載のテレビジヨン文字多重データ・スライス回
    路。
JP20308783A 1983-10-27 1983-10-27 テレビジヨン文字多重デ−タ・スライス回路 Granted JPS6093891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20308783A JPS6093891A (ja) 1983-10-27 1983-10-27 テレビジヨン文字多重デ−タ・スライス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20308783A JPS6093891A (ja) 1983-10-27 1983-10-27 テレビジヨン文字多重デ−タ・スライス回路

Publications (2)

Publication Number Publication Date
JPS6093891A JPS6093891A (ja) 1985-05-25
JPH0241234B2 true JPH0241234B2 (ja) 1990-09-17

Family

ID=16468146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20308783A Granted JPS6093891A (ja) 1983-10-27 1983-10-27 テレビジヨン文字多重デ−タ・スライス回路

Country Status (1)

Country Link
JP (1) JPS6093891A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290203B1 (ko) * 1992-03-11 2001-05-15 크리트먼 어윈 엠 보조 비디오 데이타 슬라이서
JP2002300542A (ja) 2001-04-03 2002-10-11 Mitsubishi Electric Corp データスライサ回路

Also Published As

Publication number Publication date
JPS6093891A (ja) 1985-05-25

Similar Documents

Publication Publication Date Title
US6040870A (en) Method and apparatus for nesting secondary signals within a television signal
US4517520A (en) Circuit for converting a staircase waveform into a smoothed analog signal
CA2140315A1 (en) Method and device for data capture in television viewers research
JPH02276371A (ja) 映像信号のクランプ回路
JPH02295226A (ja) ディジタル・アナログ変換器と共に使われるクランプ回路
US6912009B2 (en) Data slice circuit separating data added to a signal superposed on a video signal based on slice level
US4580166A (en) Synchronizing signal separator network
JPH0241234B2 (ja)
US4491870A (en) Digital sync separator
CA1126861A (en) Sync separator with a lock-ahead clamp
US5341173A (en) Automatic gain control circuit
JPS6075112A (ja) 映像信号のagc回路
MY121555A (en) Method and device for insertion of asynchronous data in a digital signal.
JPH0213514B2 (ja)
JP2731885B2 (ja) 映像信号及び音声信号間の時間補正方法
JPH0657052B2 (ja) 同期信号除去装置
SU1626456A1 (ru) Декодирующее устройство
JPS6272278A (ja) 同期信号分離装置
JPS5941325B2 (ja) ディジタルテレビジョン用d−a変換装置
JPS6324773A (ja) 映像信号レベル調整回路
JPS63252016A (ja) Ad変換装置
JPS60245383A (ja) デ−タ信号の分離回路
JPH0723349A (ja) ハイビジョン放送用のmuse信号送信装置
JPH0879559A (ja) A/d変換最適化回路
JPH03139071A (ja) 映像信号処理回路