JPS6367027A - 符号化装置 - Google Patents

符号化装置

Info

Publication number
JPS6367027A
JPS6367027A JP21299787A JP21299787A JPS6367027A JP S6367027 A JPS6367027 A JP S6367027A JP 21299787 A JP21299787 A JP 21299787A JP 21299787 A JP21299787 A JP 21299787A JP S6367027 A JPS6367027 A JP S6367027A
Authority
JP
Japan
Prior art keywords
circuit
encoding
code
pattern
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21299787A
Other languages
English (en)
Other versions
JPH0143492B2 (ja
Inventor
Yutaka Yasuda
豊 安田
Yasuo Hirata
康夫 平田
Akira Ogawa
明 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
Kokusai Denshin Denwa KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK filed Critical Kokusai Denshin Denwa KK
Priority to JP21299787A priority Critical patent/JPS6367027A/ja
Publication of JPS6367027A publication Critical patent/JPS6367027A/ja
Publication of JPH0143492B2 publication Critical patent/JPH0143492B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ディジタル通信におけるビット誤りの軽減に
極めて有効な最尤誤り訂正システムにおける符号化装置
に関するものである。
(従来の技術) 近年の通信回線のディジタル化の機運に伴って、通信品
質を向上させる上で極めて効果的な誤り訂正方式の実シ
ステムへの導入が盛ノVに検5・1されている。誤り訂
正方式には多くの種類かあるが、その中でもたたみ込み
符号化と最尤復号法を組み合わせた誤り訂正方式は非常
に強力なH,4つ訂正手段としてよく知られている。
最尤復号法とは、受信側において実際の受信信号系列を
もとに送信側で送信可能な全ての信号系列に対して尤度
(実際に送信されたとする場合の確かさ)を計算し、こ
れらのうちから最も大きな尤度を示す信号系列を実際に
送信側より送信された信号系列と判定する復号手段であ
る。特に受信側で軟判定(ソフトデシジョン)復調を行
なって、受信信号系列の個々の符号シンボルにちその状
態(“1”または“0”)に対して確からしさの情報を
与え、信号系列に対する尤度を精度よく計算する復号化
手段(軟判定最尤復号法)とすると、その誤り訂正能力
は格段と強力なものとなる。
しかし、実際に最尤復号を実行しようとすると、送信デ
ータ系列が長くなるに従って、受信側で予測すべき信号
系列(データパターン)の数が指数関数的に増大するの
で、復号化装置を構成する場合ハードウェアの規模が現
実的な範囲を越えてしまう。
このような問題を解決する一つの手段として、受信側に
おける不必要な尤度計算を極力省き、最尤復号を能率よ
く実行できるアルゴリズムを用いたビタービ復号法がよ
く知られている。そして、このビタービ復号法とたたみ
込み符号化とを組み合わせた最尤誤り訂正装置は、符号
化率が低く、かつ符号拘束長の比較的短いものに対して
は既にそのハードウェア化も実現している。
ここで符号化率とは符号化回路の人力ビット数と出力ビ
ツト数の比で、人力ビット数1に対し出力ビット数2の
ときの符号化率は%である。このとき増えたビット数は
符号化された符号系列の冗長の度合を示している。符号
化率が大きくなって1に近づくと(例えば778 ) 
、符号系列の冗長度が小さくなるので一般に誤り訂正能
力が低くなる。符号拘束長とは符号化回路の各出力ビッ
トを生成するに必要な人力データ系列の長さをいう。
しかし一般に、符号化率k。/noで符号拘束長がKで
あるたたみ込み符号をビタービ復号法により復号する復
号化装置のハードウェア規模はほぼ次式のSに比例する
ことが知られている。(文献参照:J、八、Welle
r  and  l  M、Jacobs、”Vil、
erbidecording for 5atelli
te and spacccommuca−tions
 、″ IEEE  Trans、  Commun、
  Tecknol、、  vol。
C0M−19,pp、 835−847. Oct、 
1971)5=2k・(k−1)       (1)
(1)式は、用いるたたみ込み符号の符号化率ko/n
oが高くなるにつれて、あるいは符号化拘束長Kが長く
なるにつれて、復号化装置のハードウェア規模が指数関
数的に大きくなることを意味している。この主たる原因
は、符号系列の符号拘束長が長くなるか、あるいは符号
化率が高くなると、符号の内部状態数が多くなり、復号
器の必要演算回数が多くなるためである。このことによ
り従来技術においては、たとえビタービ復号法を用いて
も3/4をこえる符号化率を有する符号系列に適用でき
る誤り訂正装置の実現は事実上不可能とされていた。
一方、帯域制限の厳しい通信系などでは帯域の有効利用
の観点から、情報伝送の冗長度をできるだけ低くし、か
つ誤り訂正能力の大きい誤り訂正方式の実現が望まれて
いる。
本発明は上記従来技術に鑑みなされたもので、ハードウ
ェア化の比較的容易な低符号化率用の符号化回路と復号
化回路を用い、これらに簡単な周辺回路を付加して通信
路では高符号化率に変換して伝送することにより、等測
的に高符号化率符号の誤り訂正を可能とする通信システ
ムにおける符号化装置を提供することを目的とする。
(実施例) 以下図面により詳細に説明する。
第1図は、本発明における最尤誤り訂正方式に基づいて
データの符号化および復号化を行う場合の概念図である
。入力データ系列1は、たたみ込み符号化回路2によっ
て符号化データ系列3に変換され、符号シンボル消去回
路4に送られる。第1図では、符号化率1/2の符号化
を仮定し、符号化データ系列3を並列信号として表示し
ている。
符号シンボル消去回路4では、予め定めた消去パターン
5を保持する消去パターン保持回路6の内容を参照し、
該符号化データ系列3から符号シンボルを消去しつつ、
所定の通信速度を有する送信データ系列7を生成する。
第1図の例では、消去パターン5中の“1”が実際に送
信すべき符号シンボルの位置を示し、“0”が消去すべ
き符号シンボルの位置を示している。以上、人力データ
系列1から送信データ系列7を生成するまでの操作が、
符号化装置10によって実行される。
送信データ系列7は、雑音11のある通信路I2を介し
て受信側に送信される。受信側における受信データ系列
13は、送信データ系列7に対応する送信信号に雑音1
1が加わった受信信号を硬判定(ハードディシジョン)
または多値軟判定(ソフトディシジョン)復調すること
により得られる。軟判定復調とは、通常の“1”または
“0”の2値復調情報に、その復調情報の確かさを示す
情報を付加して、多値情報として出力する方法をいい、
例えば8値軟判定復調を仮定すると、受信データ系列1
3中の各符号シンボルは3ビツトで構成されることにな
る。このような軟判定復調データを用いて最尤復号を行
うと、尤度計算の精度が増して誤り訂正能力が強力とな
ることは前に述べたとおりである。
前記受信データ系列13は、ダミーシンボル挿入回路】
4に送られる。ダミーシンボル挿入回路14では、送信
側の消去パターン5に対応する挿入パターン15を保持
する挿入パターン保持回路16の内容を参照し、送信側
で消去された符号シンボルに対応する受信データ系列1
3の正しい位置に、ダミーシンボル(軟判定復調時には
、必要ビット数分のダミーデータ)を挿入し、所定の通
信速度を有する復号回路人力データ系列17を生成する
。ここでダミーデータは1又は0のいずれでもさしつか
えない。第1図の例における復号回路人力データ系列1
7中のX印は、挿入されたダミーシンボルを示す。この
復号回路入力データ系列17は、最尤復号回路1.9(
ここでは、ビタービ復号回路を仮定する。)に送られる
。但し、挿入されたダミーシンボルに対しては、予め定
められた尤度値を固定的に与えて、最尤復号時の各送信
バス毎の尤度計算に基く送信パスの選択誤り確率を最小
限に押える必要がある。このため、例えばダミーシンボ
ル挿入回路14では、挿入したダミーシンボルに対する
尤度計算禁止パルス20を最尤復号回路19に送るよう
な機能を有する必要がある。
一方、最尤復号回路】9は、送信側のたたみ込み符号化
回路2に対応するビタービ復号回路として構成すればよ
いが、ダミーシンボル挿入回路14から尤度計算禁止パ
ルス20を受は取った時には、当該タイミングにおける
人力シンボルに対して通常の尤度計算を一時的に禁止し
て、予め定められた固定的な尤度値を割り当てるような
制御回路が必要となる。このように、挿入ダミーシンボ
ルに対しては特定の尤度値を強制的に与えながら最尤(
ビタービ)復号を実行することにより、復号データ系列
8が最尤復号回路】9から出力される。以上、受信デー
タ系列13から復号データ系列8を得るための操作が、
復号化装置21により実行される。
以上が本発明における最尤誤り訂正方式の具体的説明で
あるが、この誤り訂正方式の符号化率については、一般
に以下のことが言える。
符号化装置IOで用いるたたみ込み符号化回路2の符号
化率をk。/noとし、消去パターン5が、符号化デー
タ系列3のIブロック(1ブロツクはn。
シンボルから構成される。)中のmシンボルを消去する
ことを指定するものであるとすると、送信データ系列7
の人力データ系列1に対する符号化率k。’/no“は
(2)式のようになる。
従って、最尤誤り訂正方式を用いた場合の符号化率は、
ko/noに等しい(m=0のとき)か、それより高く
なり、(2)式の!またはmの値を適当に選択すること
により、ko/no以上の任意の符号化率の符号に対す
る最尤誤り訂正が自由に行えるという特徴を有している
一方、本発明における最尤誤り訂正方式の誤り訂正能力
、即ち復号後のビット誤り率特性は、消去パターン5で
指定する消去シンボル比(m/noJL)およびm=の
消去シンボル位置に大きく依存する。ここで、符号化率
1/2で拘束長7のたたみ込み符号(この符号のビター
ビ復号器は現時点で既にそのハードウェア化が実現され
ている)を、符号化装置10内のたたみ込み符号化回路
2に用いると仮定する。この時、最尤誤り訂正方式によ
り172以上の適当な符号化率の符号を構成して最尤誤
り訂正を行う時の最適消去パターンは、与えられた符号
化率のもとで、可能な全ての消去パターン5から得られ
る符号の距離構造を計算機により調べ、ビタービ復号後
の誤り率特性が最もよくなるような符号を与える消去パ
ターンを1つ選び出すことにより、−意に決定できる。
第1表は、拘束長7の1/2符号を原符号として、符号
化率2/3から7/8までの符号を最尤誤り訂正方式に
基いて構成する場合の最適消去パターンを調べた結果で
ある。
同表中の最適消去パターンは、1/2符号化後の並列シ
ンボルに対する消去パターンとして表示されている。従
って、このパターンを直列に表示する場合には例えば3
/4符号では“111001”となる。
(以下余白) 同表中の!及びmは、1/2符号化後のでブロック(2
JZシンボル)中のmビットを周期的に消去することを
意味している。同表には参考のため、各符号の最小距1
i1tdおよび、正しいバスからの距離がdである全て
の誤ったバス中に含まれる誤りビットの総数Ckの値も
併て示す。一般に、ビタービ復号後のビット誤り率特性
は、dが大きいほど、また同じdに対してはCkの値が
小さいほどよくなることが知られている。従って、同表
から、符号の符号化率が高くなるにつれて(即ち、1/
2符号化シンボルの消去率が大きくなるにつれて)、ビ
タービ復号時のビット誤り率特性は劣化することが予想
される。
第2図は、第1表に示した各符号の8値軟判定ビタービ
復号時のビット誤り率特性を理論的に計算することによ
り、達成ビット誤り率= 10−6における符号化利得
を計算し、従来からよく用いられている2誤り訂正自己
直交符号のそれと比較して示したものである。横軸には
、各符号の帯域拡大率(符号化率n−]/nの逆数)の
デシベル値をとっている。但し、ここで符号化利得とは
、一定のビット誤り率を達成しようとするとき、符号化
を行わない場合と、情報伝送速度一定として符号化を行
フだ場合の必要Eb/No  (Eh :情報1ビット
当りのエネルギー、No:片側雑音電力密度)の差とし
て定義している。同図より、拘束長7の17またたみ込
み符号を原符号として、本発明に基< 1ffjり訂正
方式を8値軟判定と組み合わせた場合の符号化利得は、
代表的なたたみ込み符号である2’ Z4つ訂正自己直
交符号のそれよりかなり大きく、例えば、7/8符号で
比較しても、達成ビット誤り率=10−6の点でみて約
1.3dBはど優れていることがわかる。このように最
尤誤り訂正方式は、高い符号化率の符号に対しても非常
に優れたビット3t<り率特性を提供しつるものである
また、今後LSI技術の発達により、例えば符号化率1
/2で拘束長が7より大きいたたみ込み符号の符号化回
路およびビタービ復号回路のハードウェア化が近い将来
実現する可能性は1−分にあり、その場合には、最尤誤
り訂正方式に基いて最大誤り訂正を実行すれば、第2図
に示した特性より更に優れた特性を有する高符号化率符
号の誤り訂正装置を容易に実現することができる。
次に最尤誤り訂正方式に基く、符号化装置1oおよび復
号化装置21の具体的構成法について述べる。
第3図は、符号化装置10内のたたみ込み符号化回路2
に、前記の符号化率1/2で拘束長7の符号を用いた場
合の符号化装置IOの構成例である。たたみ込み符号化
回路2は、7段のシストレジスタ22と、排他論理和ゲ
ート23で構成される。人力データ系列1の速度をRと
すると、本回路は速度Rのシフトクロック24を供給す
ることにより動作する。符号化並列データ系列3は、並
列/直列変換回路25により直列データ系列26に変換
されたのち、ファーストイン・ファーストアウト(FI
FO)メモリー27に送られる。一方、外部から指定さ
れる消去パターン5の内容を保持する消去パターン保持
メモリー28は、速度2Rのクロック29の供給により
動作するアドレスカウンタ30て指定されたアドレスの
内容を順次出力する。アドレスカウンタ30は、長さ立
ブロック(シンボル数:2I)の消去シンボルパターン
5の内容が含まれる消去パターン保持メモリー28のア
ドレスを周期的に順次指定してゆく機能を有する。
消去パターン保持メモリー28の出力信号31と、速度
2Rの連続クロック29は、アンドゲート32により論
理積がとられ、得られた歯板りクロック33が、FIF
Oメモリー27への書き込みクロックとして供給される
。従って、FIFOメモリー27へは、書き込みクロッ
ク33が供給された時点の符号化データ26だけが選択
的に書き込まれることになる。消去パターン5で指定さ
れる消去周期が1ブロツク、消去シンボル数がmの場合
には、PIFOメモリー27からの読み出し用クリック
34として、速度リーに書き込まれたデータが所定の速
度fi み出され、これが送信データ系列7として出力される。
第4図は、第3図で必要なりロックの位相関係を、第1
表で示した778符号(u−7、m=6→である。同図
Aは、速度Rのクロック24、Bは速度2Rのクロック
29、Cは、消去パターン5直列読み出しした場合の消
去パターン保持メモリー28の出力信号31であり、D
は、BとCとの論理積をとることにより生成される速度
2Rの歯板はクロック33、Eは速度8/7Rの読み出
しクロック34である。
次に、第3図の構成の符号化装置10に対応する復号化
装置21の構成例を第5図に示ず。復号化装置21では
、原則として送信側と逆の操作を行う。即ち、消去され
た符号シンボルの位置にダミーシンボルを再び挿入し、
符号化回路2で生成された速度2Rの符号化データ系列
と同じ速度のデータ系列を再構成したのちに17またた
み込み符号(拘束長に=7)用のビタービ復号回路1り
を用いて最尤復号を実行する。なお、以下、受信データ
系列13は軟判定データとし、ビタービ復号回路19は
、軟判定人力データ点対する尤度(以下メトリックと呼
ぶ)計算が可能なものを用いるとする。
受信クロックを書き込みクロック35として、IT I
 Ii Oメモリー36に書き込まれる。一方、送信側
の消去パターン5に対応する挿入パターン15を保持す
る挿入保持メモリー37は、速度2Rのクロック:11
3の供給により動作するアドレスカウンタ:)1)で指
定されたアドレスの内容を順次出力する。アドレスカウ
ンタ39は、長さ1ブロツクの挿入シンボルパターン1
5の内容が含まれる挿入パターン保持メモリー37のア
ドレスを周期的に順次指定してゆく機能を有する。挿入
パターン保持メモリー37の出力411号40と、速度
2Rの連続クロック38は、アンドケート41により論
理積がとられ、I)られた歯板りクロック42がFIF
Oメモリー36の読み出しクロックとして供給され歯板
はクロック42に同期した形でFIFOメモリー36か
らデータが読み出される。
一方、挿入パターン保持メモリー37の出力信号40は
、スイッチ43の制御用としても用いられ、スイッチ4
3はFiF(11メモリー38からデータが読出される
タイミングでは、FIFOメモリー36側へ、ダミーシ
ンボルが挿入されるべきタイミングでは、ダミーデータ
保持回路44の側に接続されるように制御される。前記
手順により得られる復号回路人力データ系列I7が、ビ
タービ復号回路19に人力される。更に、挿入パターン
保持メモリー37の出力信号40は、その極性がインバ
ーター45で反転されたのち、挿入ダミーシンボルに対
するメトリック計算禁止パルス20としてビタービ復号
回路19に送られる。
ビタービ復号回路19では、入力データ系列17および
メトリック計算禁止パルス20を直列/並列変換回路4
7.48によりそれぞれ並列信号に変換したのち、メト
リック計算回路48において当該並列人力シンボルに対
するメトリック計算を実行する。
メトリック計算回路48においては、メトリック計算禁
止パルス20が同時に送られた人力シンボルに対しては
、通常のメトリック計算を禁■トし、特定のメトリック
値を強制的に与えるような機能を有する。メトリック計
算禁止時の操作は、データ“0”および“1”に対して
同一のメトリック値を与えることにすればビタービ復号
における最尤バス選択機能に及ぼす影響を最小とするこ
とができるが、後述の自己同期機能に与える影響をも最
小限に押えるには、軟判定データに対する最大のメトリ
ック値と最小のメトリック値の中間の値を与えるのが最
も好ましい。
メトリック計算回路48で計算されたメトリック値49
は、速度凡のクロック50で生残りパス選択部51に転
送される。生残りバス選択部51では、符号の各内部状
態におけるその時点までの生残りバスのバスメトリック
値を記憶しているパスメトリック記憶回路52、及び各
生残りバスのビット系列を記憶している生残りパスメモ
リー53からの情報と、その時点のメトリック値49を
もとに、各内部状態における生残りバスを選択し、その
結果をもとに、バスメトリック記憶回路52と生残りバ
スメモリー53の内容を逐次更新してゆく。生残りバス
メモリー53からは、予め指定された打切りバス要分の
遅延を伴って、復号データ8が順次出力される。前記、
ビタービ復号回路19における復号手順は、文献(G、
D、Forney、JR,、“The Viterbi
八Igoriへhm  ” 、proceedings
  of  the  IEEE、vol−61、No
、3. March、 1973. pp、 268−
276)に詳しい。
なお、木方式に用いるビタービ復号回路19内の生残り
バスメモリー53における打切りパス長は、符号化率が
高くなるにつれてかなり長くとる必要があり、例えば第
1表に示した3/4符号で60ビツト、778符号で1
00ビツト程度必要となる。
ところで、この復号化装置21を連続データに用いる場
合、常に受信データ系列13の正しい位置にダミーシン
ボルを挿入してゆくために、消去パターンを単位とする
自己同期機能が必要となる。受信側におけるこのような
自己同期は、例えば次のようにして実行することができ
る。
2 〇 一般に、符号の同期がとれている時には、信号対雑音電
力比がある程度大きければ、ビタービ復号時のパスメト
リック値は、ある特性のバスに対してのみ大きく、他の
バスのメトリック値け、それに対してかなり低い値にな
る。一方、同期はずれが生じると、全てのバスのメトリ
ック値は一定の値に平均化される。従って、ビタービ復
号回路19内で各バスのメトリックの大きさをもとに、
符号の同期状態を示す尺度となるメトリック情報を作成
することが可能となる。このような目的で、バスメトリ
ック記憶回路52で作成されたメトリック情報54は、
同期状態監視回路55に送られ、メトリック情報54が
予め定められた同期はずれ状態と見なされる値の領域に
入った時には、同期状態監視回路55から、アドレス制
御パルス56がアドレスカウンタ39に送られる。アド
レスカウンタ39は、アドレス制御パルス56により、
挿入パターン保持メモリ37からの読み出しアドレスを
1シンボル分シフトする機能を有する。同期状態監視回
路55では、一定の時間間隔で上記制御を繰り返し、ビ
タ−ビ復号回路19からのメトリック情報54が、同期
状態と見なされる値の領域に戻った時点で、同期はずれ
が回復したと判断して、アドレス制御パルス56の送出
を停止する。上記操作により、符号の同期はずれを受信
側で自動的に検知して、同期回復を図る機能を果すこと
ができる。
なお、第5図における復号化装置21の動作に必要な各
クロックの位相関係は、第4図に示した符号化装置10
のそれと同様であるのでここでは省略する。また、前記
の誤り訂正装置の構成および動作説明では、人出力デー
タ系列を全て直列連続信号と仮定したが、これは並列信
号であっても、また所定の速度のバーストデータであっ
てもよい。
以上、説明したように本発明による最尤誤り訂正システ
ムにおける符号化装置を用いることにより、これまでハ
ードウェアの構成が困難と考えられてきた高符号化率符
号の最尤誤り訂正装置の実現も容易となり、しかもその
誤り訂正能力は、軟判定復調と組み合わせれば、既存の
誤り訂正符号の特性よりかなり優れているので、各種の
ディジタル通信回線の通信品質の向上を図る、という点
で非常に効果がある。更に、本誤り訂正システムにおけ
る符号化装置を用いた誤り訂正装置は、消去パターンの
選択により、用いる符号の符号化率を自由に選択して指
定することができるという大きな特徴を有しており、今
後、回線の状態に応じて常に最適の符号化率の符号を選
択して誤り訂正を行うような適応型誤り訂正への応用も
可能と考えられ、ディジタル通信回線の回線設計の柔軟
性を増す、という点でも大いに効果がある。
【図面の簡単な説明】 第1図は、本発明における最尤誤り訂正方式の基本概念
を説明する図、第2図は、拘束長7の172符号を原符
号として最尤誤り訂正方式による誤り訂正を8値軟判定
を行った場合の達成ビット誤り率10−6におけるn−
]/n符号の符号化利得を2誤り訂正自己直交符号のそ
れと比較して示した図、第3図は、最尤誤り訂正方式に
基く符号化装置の構成例を示す図、第4図は、第3図の
符号化装置を動作させるに必要なりロック信号の位相関
係を778符号を例にとって示した図、第5図は、最尤
誤り訂正方式に基く復号化装置の構成例を示す図である
。 1・・・たたみ込み符号化回路、 4・・・符号シンボル消去回路、 12−・・通信路、 14−・・ダミーシンボル挿入回路、 19・・・最尤復号回路。

Claims (1)

  1. 【特許請求の範囲】 送信側では送信すべきデータ系列を冗長化して符号化し
    、受信側では最尤復号するシステムにおける符号化装置
    において、 入力データ系列をたたみ込み符号化するためのたたみ込
    み符号化回路と、 該たたみ込み符号化回路の出力データ系列から消去すべ
    き符号シンボルを指定するための消去パターンを保持す
    る消去パターン保持回路と、該消去パターン保持回路の
    消去パターンを参照しながら前記たたみ込み符号化回路
    の出力データ系列から符号シンボルを消去するとともに
    所定の通信速度を有するデータ系列に変換する符号シン
    ボル消去回路とで構成したことを特徴とする符号化装置
JP21299787A 1987-08-28 1987-08-28 符号化装置 Granted JPS6367027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21299787A JPS6367027A (ja) 1987-08-28 1987-08-28 符号化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21299787A JPS6367027A (ja) 1987-08-28 1987-08-28 符号化装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP56040419A Division JPS57155857A (en) 1981-03-23 1981-03-23 Maximum likelihood method and apparatus for error

Publications (2)

Publication Number Publication Date
JPS6367027A true JPS6367027A (ja) 1988-03-25
JPH0143492B2 JPH0143492B2 (ja) 1989-09-21

Family

ID=16631763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21299787A Granted JPS6367027A (ja) 1987-08-28 1987-08-28 符号化装置

Country Status (1)

Country Link
JP (1) JPS6367027A (ja)

Also Published As

Publication number Publication date
JPH0143492B2 (ja) 1989-09-21

Similar Documents

Publication Publication Date Title
JPS637690B2 (ja)
KR100335038B1 (ko) 코드분할다중접속시스템어플리케이션용다중속도직렬비터비디코더
US5390198A (en) Soft decision viterbi decoder for M-ary convolutional codes
US4583078A (en) Serial Viterbi decoder
JPS62151032A (ja) たたみ込み符号器および最尤復号器
US4500994A (en) Multi-rate branch metric processor for maximum-likelihood convolutional decoder
JPS61289732A (ja) デ−タワ−ド伝送システム
JPH0555932A (ja) 誤り訂正符復号化装置
JPH0722967A (ja) ビタビ復号器の経路記憶装置
KR100779782B1 (ko) 비터비 디코더 용 고속 acs 유닛
KR100212833B1 (ko) 가변레이트 비터비 복호기
JP2000209106A (ja) 高速ビタビ復号器の最小量のメモリによる実現
US7020214B2 (en) Method and apparatus for path metric processing in telecommunications systems
JPH10117149A (ja) ビタービ復号化器用トレースバック装置及びトレースバック方法
US5257263A (en) Circuit for decoding convolutional codes for executing the survivor path storage and reverse scanning stage of a Viterbi algorithm
KR100437697B1 (ko) 다수준 격자부호변조방식의 복호 방법 및 장치
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
JP4580927B2 (ja) ビタビ復号装置、およびビタビ復号方法
US7035356B1 (en) Efficient method for traceback decoding of trellis (Viterbi) codes
JPH10285054A (ja) データデインタリービング装置
EP0612166A2 (en) A method and apparatus for error-control coding in a digital data communications system
JPS6367027A (ja) 符号化装置
JPS6367028A (ja) 復号化装置
JP2872004B2 (ja) デジタル通信システム
JPH05335973A (ja) ビタビ復号器及び畳み込み符号の復号器