JPS6366154B2 - - Google Patents
Info
- Publication number
- JPS6366154B2 JPS6366154B2 JP6559082A JP6559082A JPS6366154B2 JP S6366154 B2 JPS6366154 B2 JP S6366154B2 JP 6559082 A JP6559082 A JP 6559082A JP 6559082 A JP6559082 A JP 6559082A JP S6366154 B2 JPS6366154 B2 JP S6366154B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching transistor
- winding
- switching
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 25
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 20
- 238000005513 bias potential Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はスイツチング制御型電源回路に関し、
特にその負荷電流対出力電圧特性を改善すること
を目的とする。
特にその負荷電流対出力電圧特性を改善すること
を目的とする。
スイツチング制御型電源回路は種々の方式に分
類されるが、その一つにスイツチングトランジス
タとコンバータトランスとでブロツキング発振を
行なわせるものがあり、斯る方式の電源回路とし
て本出願人は第１図の如き電源回路を先に提案し
た。
類されるが、その一つにスイツチングトランジス
タとコンバータトランスとでブロツキング発振を
行なわせるものがあり、斯る方式の電源回路とし
て本出願人は第１図の如き電源回路を先に提案し
た。
そこで、先ず、第１図の回路について説明し、
本発明で解決すべき課題を提起する。
本発明で解決すべき課題を提起する。
第１図の電源回路は大別すると、入力整流部１
と、ブロツキング発振部２と、コンバータトラン
ス３と、誤差検出部４と、制御回路部５と、出力
整流部６から構成されている。ブロツキング発振
部２は、入力整流部１の出力に対してコンバータ
トランス３の入力巻線N1とスイツチングトラン
ジスタTR4のコレクタ・エミツタ間とエミツタ帰
還用抵抗R14及び電流検出用抵抗R11を直列に接
続し、上記トランス３の帰還巻線NBの一端Ｃを
上記帰還用抵抗R14の下端側に他端ｄを正帰還電
流制限回路SKを介して前記スイツチングトラン
ジスタTR4のベースに接続した構成である。次に
誤差検出部４は、ラインL1，L2間の直流電圧の
変動を誤差検出用トランジスタTR1のツエナーダ
イオードD5によつて検出するものであり、上記
ラインL1，L2間の直流電圧はスイツチングトラ
ンジスタTR4のオフ期間に前記トランス３の帰還
巻線NB及び検出巻線Ncに発生する電圧をダイオ
ードD7とコンデンサC5及びダイオードD6とコン
デンサC3で整流平滑して得られる。更に制御回
路部５は、スイツチングトランジスタTR4のベー
スと前述のラインL2との間に抵抗R9，R10を介し
てコレクタ・エミツタ間がそれぞれ接続された一
対の制御トランジスタTR2，TR3を備え、その一
方TR2のベースが前記誤差検出部４の出力側のＢ
点に接続され、且つ、このＢ点がコンデンサC7
と抵抗R16を介して前述の電流検出用抵抗R11の
上端側のＡ点に接続されている。また出力整流部
６は、スイツチングトランジスタTR4のオフ時に
前記トランス３の出力巻線N2に発生する電圧を
ダイオードD9とコンデンサC9で整流平滑する構
成である。
と、ブロツキング発振部２と、コンバータトラン
ス３と、誤差検出部４と、制御回路部５と、出力
整流部６から構成されている。ブロツキング発振
部２は、入力整流部１の出力に対してコンバータ
トランス３の入力巻線N1とスイツチングトラン
ジスタTR4のコレクタ・エミツタ間とエミツタ帰
還用抵抗R14及び電流検出用抵抗R11を直列に接
続し、上記トランス３の帰還巻線NBの一端Ｃを
上記帰還用抵抗R14の下端側に他端ｄを正帰還電
流制限回路SKを介して前記スイツチングトラン
ジスタTR4のベースに接続した構成である。次に
誤差検出部４は、ラインL1，L2間の直流電圧の
変動を誤差検出用トランジスタTR1のツエナーダ
イオードD5によつて検出するものであり、上記
ラインL1，L2間の直流電圧はスイツチングトラ
ンジスタTR4のオフ期間に前記トランス３の帰還
巻線NB及び検出巻線Ncに発生する電圧をダイオ
ードD7とコンデンサC5及びダイオードD6とコン
デンサC3で整流平滑して得られる。更に制御回
路部５は、スイツチングトランジスタTR4のベー
スと前述のラインL2との間に抵抗R9，R10を介し
てコレクタ・エミツタ間がそれぞれ接続された一
対の制御トランジスタTR2，TR3を備え、その一
方TR2のベースが前記誤差検出部４の出力側のＢ
点に接続され、且つ、このＢ点がコンデンサC7
と抵抗R16を介して前述の電流検出用抵抗R11の
上端側のＡ点に接続されている。また出力整流部
６は、スイツチングトランジスタTR4のオフ時に
前記トランス３の出力巻線N2に発生する電圧を
ダイオードD9とコンデンサC9で整流平滑する構
成である。
第１図の回路は以上の如く構成されており、基
本的には電源スイツチSWの投入時に抵抗R2を介
して起動電流IsをスイツチングトランジスタTR4
のベースに供給してブロツキング発振を起動し、
起動後の定常状態では誤差検出部４の出力に応じ
て制御回路部５によりスイツチングトランジスタ
TR4のターンオフタイミングを制御するようにな
つている。
本的には電源スイツチSWの投入時に抵抗R2を介
して起動電流IsをスイツチングトランジスタTR4
のベースに供給してブロツキング発振を起動し、
起動後の定常状態では誤差検出部４の出力に応じ
て制御回路部５によりスイツチングトランジスタ
TR4のターンオフタイミングを制御するようにな
つている。
すなわち、スイツチングトランジスタTR4のオ
ン時には、そのコレクタ・エミツタ間を通る電流
Ii（第２図ロ）によつて電流検出用抵抗R11の両端
間に時間につれて増大する負電圧（L3が基準）
が生じ、この電圧がＡ点から抵抗R16及びコンデ
ンサC7を通つてＢ点に導かれる。その際、この
Ｂ点はラインL1，L2間の直流電圧に応じた正電
位（L2が基準）となつているので、結局、Ｂ点
の電位は第２図ヘのように変化して行く。この
時、制御トランジスタTR2のエミツタ（Ｃ点）即
ちスイツチングトランジスタTR4のベースは帰還
巻線NBからの正帰還電圧（第２図ハ）が印加さ
れて一定の正電位となつているから、先のＢ点の
電位がこのＣ点の電位よりも低下した場合に、制
御トランジスタのTR2がオンになつてTR3もオン
になる。これによつてコンデンサC5から図示の
経路でスイツチングトランジスタTR4のベース・
エミツタ間に逆バイアス電流Idが流れ、このスイ
ツチングトランジスタをターンオフさせることに
なる。
ン時には、そのコレクタ・エミツタ間を通る電流
Ii（第２図ロ）によつて電流検出用抵抗R11の両端
間に時間につれて増大する負電圧（L3が基準）
が生じ、この電圧がＡ点から抵抗R16及びコンデ
ンサC7を通つてＢ点に導かれる。その際、この
Ｂ点はラインL1，L2間の直流電圧に応じた正電
位（L2が基準）となつているので、結局、Ｂ点
の電位は第２図ヘのように変化して行く。この
時、制御トランジスタTR2のエミツタ（Ｃ点）即
ちスイツチングトランジスタTR4のベースは帰還
巻線NBからの正帰還電圧（第２図ハ）が印加さ
れて一定の正電位となつているから、先のＢ点の
電位がこのＣ点の電位よりも低下した場合に、制
御トランジスタのTR2がオンになつてTR3もオン
になる。これによつてコンデンサC5から図示の
経路でスイツチングトランジスタTR4のベース・
エミツタ間に逆バイアス電流Idが流れ、このスイ
ツチングトランジスタをターンオフさせることに
なる。
そして、斯る動作に於いて、出力整流部６から
得る直流電圧が上昇すると、それに応じて先のＢ
点の直流バイアス電位（第２図ヘのl0）が低下す
るから、スイツチングトランジスタTR4のターン
オフタイミングが早くなつてオン期間が短かくな
る。このため、スイツチングトランジスタTR4の
オン期間に入力巻線N1に蓄積されるエネルギー
が減少して上記直流出力電圧を低下させる。ま
た、直流出力電圧が低下した場合は全く逆の動作
によつて定電圧制御を行なう訳である。
得る直流電圧が上昇すると、それに応じて先のＢ
点の直流バイアス電位（第２図ヘのl0）が低下す
るから、スイツチングトランジスタTR4のターン
オフタイミングが早くなつてオン期間が短かくな
る。このため、スイツチングトランジスタTR4の
オン期間に入力巻線N1に蓄積されるエネルギー
が減少して上記直流出力電圧を低下させる。ま
た、直流出力電圧が低下した場合は全く逆の動作
によつて定電圧制御を行なう訳である。
なお、定常状態に於けるスイツチングトランジ
スタTR4のターンオンは、オフ期間に入力巻線
N1のインダクタンスと分布容量による共振電流
が前述の電流Iiの方向に反転することによつて達
成される（第２図の共振期間参照）。また、スイ
ツチングトランジスタTR4のオン期間の正帰還電
流Ifは図示の系路で流れるようになつている。
スタTR4のターンオンは、オフ期間に入力巻線
N1のインダクタンスと分布容量による共振電流
が前述の電流Iiの方向に反転することによつて達
成される（第２図の共振期間参照）。また、スイ
ツチングトランジスタTR4のオン期間の正帰還電
流Ifは図示の系路で流れるようになつている。
さて、斯る電源回路に於いて、前述の定電圧制
御状態に於いて、出力整流部６から取り出される
負荷電流を増大させて行く場合について考える。
即ち、上記出力整流部６から取り出される電力
（負荷電力）は、スイツチングトランジスタTR4
のオン期間の電流Iiによつて入力巻線N1に蓄積さ
れるエネルギーに比例するから、負荷電流を増大
させると、上記電流Iiのピーク値Icp（第２図ロ参
照）を増大させる方向に制御する。即ち、この場
合はラインL1，L2間の直流電圧が低くなり、そ
れによつてＢ点の直流バイアス電位（第２図ヘの
l0）が上昇し、制御トランジスタTR2のターンオ
ンを遅らせてスイツチングトランジスタTR4のオ
ン期間を長くし、それによつて前記ピーク電流値
Icpを増大させる訳である。従つて、出力整流部
６から取り出し得る最大負荷電流（平均値）は、
誤差検出用トランジスタTR1が完全にオフとなつ
てスイツチングトランジスタTR4のオン期間が最
大長に固定された状態に相当することになる。
御状態に於いて、出力整流部６から取り出される
負荷電流を増大させて行く場合について考える。
即ち、上記出力整流部６から取り出される電力
（負荷電力）は、スイツチングトランジスタTR4
のオン期間の電流Iiによつて入力巻線N1に蓄積さ
れるエネルギーに比例するから、負荷電流を増大
させると、上記電流Iiのピーク値Icp（第２図ロ参
照）を増大させる方向に制御する。即ち、この場
合はラインL1，L2間の直流電圧が低くなり、そ
れによつてＢ点の直流バイアス電位（第２図ヘの
l0）が上昇し、制御トランジスタTR2のターンオ
ンを遅らせてスイツチングトランジスタTR4のオ
ン期間を長くし、それによつて前記ピーク電流値
Icpを増大させる訳である。従つて、出力整流部
６から取り出し得る最大負荷電流（平均値）は、
誤差検出用トランジスタTR1が完全にオフとなつ
てスイツチングトランジスタTR4のオン期間が最
大長に固定された状態に相当することになる。
ところで、前記ピーク電流値Icpは、入力整流
部１の平滑コンデンサC2の両端間の直流入力電
圧をVi、入力電線N1のインダクタンスをL1、ス
イツチングトランジスタTR4のオン期間の長さを
T1として、次式で与えられる。
部１の平滑コンデンサC2の両端間の直流入力電
圧をVi、入力電線N1のインダクタンスをL1、ス
イツチングトランジスタTR4のオン期間の長さを
T1として、次式で与えられる。
Icp＝Vi／L1・T1
このため、前述の最大負荷電流はオン期間の長
さT1だけでなく、入力電圧Viにも比例すること
になり、このViが低い場合よりも高い場合の方
がより大きな負荷電流を出力整流部６から取り出
せることになる。即ち、負荷電流対出力電圧特性
は第７図ａに示すように、入力電圧Viが低い場
合（破線）、定格値の場合（実線）、高い場合（一
点鎖線）とで夫々異なる訳である。
さT1だけでなく、入力電圧Viにも比例すること
になり、このViが低い場合よりも高い場合の方
がより大きな負荷電流を出力整流部６から取り出
せることになる。即ち、負荷電流対出力電圧特性
は第７図ａに示すように、入力電圧Viが低い場
合（破線）、定格値の場合（実線）、高い場合（一
点鎖線）とで夫々異なる訳である。
このように第１図の如き従来のスイツチング制
御型電源回路では、入力電圧Viに応じて供給し
得る最大負荷電流が変化するから、例えば商用交
流電源の変動が大きい地域で使用するテレビジヨ
ン受像機等には適していない。なぜなら、テレビ
ジヨン受像機では、画面の輝度状態等に応じて負
荷電流が大きく変化するため、入力電圧Viに応
じて変化する電源回路の特性（第７図ａ）を考慮
して機器内の各回路を設計しなければならず、従
つて、その設計が非常に難しくなるからである。
御型電源回路では、入力電圧Viに応じて供給し
得る最大負荷電流が変化するから、例えば商用交
流電源の変動が大きい地域で使用するテレビジヨ
ン受像機等には適していない。なぜなら、テレビ
ジヨン受像機では、画面の輝度状態等に応じて負
荷電流が大きく変化するため、入力電圧Viに応
じて変化する電源回路の特性（第７図ａ）を考慮
して機器内の各回路を設計しなければならず、従
つて、その設計が非常に難しくなるからである。
そこで、本発明は負荷電流対出力電圧特性を入
力電圧に応じて可変し得るスイツチング制御型電
源回路を提案するものであり、以下、その詳細を
図面に示す実施例に則して説明する。
力電圧に応じて可変し得るスイツチング制御型電
源回路を提案するものであり、以下、その詳細を
図面に示す実施例に則して説明する。
第３図は本発明電源回路の一実施例を示し、第
１図との対応部分には同一記号を付しているが、
その特徴とするところは次の点である。それは検
出巻線Ncの両端ｅ，ｃ間にダイオードD10とコン
デンサC10を図示の如く接続し、これによつてス
イツチングトランジスタTR4のオン期間に上記検
出巻線Ncに発生する電圧を整流平滑して上記コ
ンデンサC10に図示の極性の電圧を得、この電圧
とコンデンサC5の電圧の差である負電圧（L2が
基準）を抵抗R17，R18で分圧し抵抗R19によつて
誤差検出部４内のＢ点に導くようにしている点で
ある。
１図との対応部分には同一記号を付しているが、
その特徴とするところは次の点である。それは検
出巻線Ncの両端ｅ，ｃ間にダイオードD10とコン
デンサC10を図示の如く接続し、これによつてス
イツチングトランジスタTR4のオン期間に上記検
出巻線Ncに発生する電圧を整流平滑して上記コ
ンデンサC10に図示の極性の電圧を得、この電圧
とコンデンサC5の電圧の差である負電圧（L2が
基準）を抵抗R17，R18で分圧し抵抗R19によつて
誤差検出部４内のＢ点に導くようにしている点で
ある。
すなわち、この実施例では、スイツチングトラ
ンジスタTR4のオン期間には検出巻線Ncに、入
力電圧Viに巻線N1，Nc間の巻数比を乗じた電圧
が発生するから、結局、前記抵抗R17，R18の中
点Ｄには入力電圧Viに応じた大きさの負の直流
電圧が現われ、このＤ点の負の電圧がＢ点に於い
て誤差検出用トランジスタTR1のコレクタに現わ
れる正電圧と合成される。その結果、ラインL2
を基準電位とするＢ点の直流バイアス電位は、前
記入力電圧Viが高い場合に低く、低い場合に高
くなる正電位となり、このバイアス電位にＡ点か
ら抵抗R16とコンデンサC7によつて導かれる負電
圧が重畳される。従つて、制御トランジスタTR2
のターンオン即ちスイツチングトランジスタTR4
のターンオフは、前記入力電圧Viが高い場合に
早くなり、低い場合に遅くなる。これは誤差検出
用トランジスタTR1が完全にオフになる最大負荷
電流供給時についても言えることである。従つ
て、抵抗R5，R7及びR17，R18，R19の値を適切に
選定すれば、入力電圧Viが変動しても、それに
応じて最大負荷電流供給時に相当するスイツチン
グトランジスタTR4のターンオフタイミングを変
化させることができる。それ故、入力電圧Viの
変動に拘わらず、負荷電流対出力電圧特性を第７
図ｂのように常に一定にすることができる訳であ
る。
ンジスタTR4のオン期間には検出巻線Ncに、入
力電圧Viに巻線N1，Nc間の巻数比を乗じた電圧
が発生するから、結局、前記抵抗R17，R18の中
点Ｄには入力電圧Viに応じた大きさの負の直流
電圧が現われ、このＤ点の負の電圧がＢ点に於い
て誤差検出用トランジスタTR1のコレクタに現わ
れる正電圧と合成される。その結果、ラインL2
を基準電位とするＢ点の直流バイアス電位は、前
記入力電圧Viが高い場合に低く、低い場合に高
くなる正電位となり、このバイアス電位にＡ点か
ら抵抗R16とコンデンサC7によつて導かれる負電
圧が重畳される。従つて、制御トランジスタTR2
のターンオン即ちスイツチングトランジスタTR4
のターンオフは、前記入力電圧Viが高い場合に
早くなり、低い場合に遅くなる。これは誤差検出
用トランジスタTR1が完全にオフになる最大負荷
電流供給時についても言えることである。従つ
て、抵抗R5，R7及びR17，R18，R19の値を適切に
選定すれば、入力電圧Viが変動しても、それに
応じて最大負荷電流供給時に相当するスイツチン
グトランジスタTR4のターンオフタイミングを変
化させることができる。それ故、入力電圧Viの
変動に拘わらず、負荷電流対出力電圧特性を第７
図ｂのように常に一定にすることができる訳であ
る。
次に第４図は本発明の他の実施例を示してお
り、同図に於いても同一構成要素には同じ記号を
付しているが、第３図と異なるところは次の点で
ある。それはスイツチングトランジスタTR4のオ
ン期間に帰還巻線NBに発生する電圧をダイオー
ドD20とコンデンサC20で整流平滑し、これにより
上記コンデンサC20に得る電圧とコンデンサC5の
電圧の和である正電圧を抵抗R27，R28，R29によ
つて第３図の場合と同様にＢ点に導くようにした
点である。
り、同図に於いても同一構成要素には同じ記号を
付しているが、第３図と異なるところは次の点で
ある。それはスイツチングトランジスタTR4のオ
ン期間に帰還巻線NBに発生する電圧をダイオー
ドD20とコンデンサC20で整流平滑し、これにより
上記コンデンサC20に得る電圧とコンデンサC5の
電圧の和である正電圧を抵抗R27，R28，R29によ
つて第３図の場合と同様にＢ点に導くようにした
点である。
すなわち、この実施例では、Ｂ点の直流バイア
ス電位が第１図の場合よりも常に前記コンデンサ
C20の電圧分だけ高くなるから、誤差検出用トラ
ンジスタTR1のオフ時に相当するスイツチングト
ランジスタTR4のターンオフタイミングが常に第
１図の場合より遅れることになる。それ故、或る
入力電圧Viに対して供給し得る負荷電流は第１
図の場合よりも大きくなる。ただし、この実施例
では、Ｂ点の直流バイアス電位は、入力電圧Vi
の高い場合に低い場合よりも、より高くなるか
ら、負荷電流対出力電圧特性は第７図ｃのように
入力電圧Viの変化に対して先の第７図ａよりも
大きく変化することになる。従つて、この実施例
は、電源入力の変動が比較的小さく、且つ、出来
るだけ大きい負荷電流を必要とする機器等に好適
である。
ス電位が第１図の場合よりも常に前記コンデンサ
C20の電圧分だけ高くなるから、誤差検出用トラ
ンジスタTR1のオフ時に相当するスイツチングト
ランジスタTR4のターンオフタイミングが常に第
１図の場合より遅れることになる。それ故、或る
入力電圧Viに対して供給し得る負荷電流は第１
図の場合よりも大きくなる。ただし、この実施例
では、Ｂ点の直流バイアス電位は、入力電圧Vi
の高い場合に低い場合よりも、より高くなるか
ら、負荷電流対出力電圧特性は第７図ｃのように
入力電圧Viの変化に対して先の第７図ａよりも
大きく変化することになる。従つて、この実施例
は、電源入力の変動が比較的小さく、且つ、出来
るだけ大きい負荷電流を必要とする機器等に好適
である。
第５図は本発明の更に他の実施例を示してい
る。この実施例は、第３図の回路と同様に負荷電
流対出力電圧特性を入力電圧Viに拘わらず一定
（第７図ｂ）にするものであるが、誤差検出部４
及び制御回路部５の構成が次の如く第３図と異な
つている。即ち、誤差検出用トランジスタTR1及
び制御トランジスタTR2，TR3を第３図のものと
逆導電型に構成すると共に、第３図のＡ，Ｂ点間
に接続された抵抗R16とコンデンサC7を削除し、
その代わりにターンオフ用のコンデンサC5の上
端側をＡ点に接続している。そして、スイツチン
グトランジスタTR4のオン期間に検出巻線Ncに
発生する電圧を整流平滑してＢ点に導くためのダ
イオードD30、コンデンサC30、抵抗R37，R38，
R39が図示の如く接続されている。
る。この実施例は、第３図の回路と同様に負荷電
流対出力電圧特性を入力電圧Viに拘わらず一定
（第７図ｂ）にするものであるが、誤差検出部４
及び制御回路部５の構成が次の如く第３図と異な
つている。即ち、誤差検出用トランジスタTR1及
び制御トランジスタTR2，TR3を第３図のものと
逆導電型に構成すると共に、第３図のＡ，Ｂ点間
に接続された抵抗R16とコンデンサC7を削除し、
その代わりにターンオフ用のコンデンサC5の上
端側をＡ点に接続している。そして、スイツチン
グトランジスタTR4のオン期間に検出巻線Ncに
発生する電圧を整流平滑してＢ点に導くためのダ
イオードD30、コンデンサC30、抵抗R37，R38，
R39が図示の如く接続されている。
したがつて、この実施例では、ラインL1，L2
間の直流電圧に比例した誤差検出用トランジスタ
TR1のコレクタの負電圧（L1が基準）とＤ点の
入力電圧Viに比例したコンデンサC30の両端間の
正電圧がＢ点で合成されて、このＢ点の電位がラ
インL1を基準とした負電位となつている。この
状態で、スイツチングトランジスタTR4のオン時
に時間につれて低下するＡ点の負電圧（L1が基
準）がターンオフ用コンデンサC5の両端間電圧
に重畳されて制御トランジスタTR2のエミツタ即
ちＥ点に導かれる。それ故、このＥ点の負電位が
先のＢ点の負電位よりも更に制御トランジスタ
TR2のベース・エミツタ間電圧VBEだけ低下した
時点（第６図参照）で、このTR2がオンとなつて
TR3もオンとなり、それによつて逆バイアス電流
Idが図示の経路で流れてスイツチングトランジス
タTR4がターンオフされる。従つて、この実施例
も第３図の回路と同様の動作原理によつて定電圧
制御を行なうことになる。しかも、その際、先の
Ｂ点の電位は、入力電圧Viが高い場合に低く、
低い場合に高くなるから、第３図の場合と同様
に、入力電圧Viの高い場合にスイツチングトラ
ンジスタTR4のターンオフタイミングが早くな
り、低い場合にそれが遅くなるように制御する。
それ故、この場合の負荷電流対出力電圧特性も第
７図ｂのように入力電圧Viに対して一定になる
訳である。
間の直流電圧に比例した誤差検出用トランジスタ
TR1のコレクタの負電圧（L1が基準）とＤ点の
入力電圧Viに比例したコンデンサC30の両端間の
正電圧がＢ点で合成されて、このＢ点の電位がラ
インL1を基準とした負電位となつている。この
状態で、スイツチングトランジスタTR4のオン時
に時間につれて低下するＡ点の負電圧（L1が基
準）がターンオフ用コンデンサC5の両端間電圧
に重畳されて制御トランジスタTR2のエミツタ即
ちＥ点に導かれる。それ故、このＥ点の負電位が
先のＢ点の負電位よりも更に制御トランジスタ
TR2のベース・エミツタ間電圧VBEだけ低下した
時点（第６図参照）で、このTR2がオンとなつて
TR3もオンとなり、それによつて逆バイアス電流
Idが図示の経路で流れてスイツチングトランジス
タTR4がターンオフされる。従つて、この実施例
も第３図の回路と同様の動作原理によつて定電圧
制御を行なうことになる。しかも、その際、先の
Ｂ点の電位は、入力電圧Viが高い場合に低く、
低い場合に高くなるから、第３図の場合と同様
に、入力電圧Viの高い場合にスイツチングトラ
ンジスタTR4のターンオフタイミングが早くな
り、低い場合にそれが遅くなるように制御する。
それ故、この場合の負荷電流対出力電圧特性も第
７図ｂのように入力電圧Viに対して一定になる
訳である。
なお、第５図の実施例に於いて、ターンオフ用
コンデンサC3の充電は、スイツチングトランジ
スタTR4のオフ時に図示の経路で流れる電流Irに
よつて行なわれる。
コンデンサC3の充電は、スイツチングトランジ
スタTR4のオフ時に図示の経路で流れる電流Irに
よつて行なわれる。
以上説明したように本発明は、スイツチングト
ランジスタのオフ期間にコンバータトランスに発
生する電圧の変動を検出し、その検出電圧に応じ
て上記トランジスタのスイツチングタイミングを
制御する型式の電源回路に於いて、上記スイツチ
ングトランジスタのオン期間に前記トランスに発
生する電圧を整流平滑して得る電圧を前記検出電
圧に重畳して上記スイツチングタイミングを制御
するようにしたから、電源回路の負荷電流対出力
電圧特性を入力電圧に対して任意に設定できると
云う利点がある。
ランジスタのオフ期間にコンバータトランスに発
生する電圧の変動を検出し、その検出電圧に応じ
て上記トランジスタのスイツチングタイミングを
制御する型式の電源回路に於いて、上記スイツチ
ングトランジスタのオン期間に前記トランスに発
生する電圧を整流平滑して得る電圧を前記検出電
圧に重畳して上記スイツチングタイミングを制御
するようにしたから、電源回路の負荷電流対出力
電圧特性を入力電圧に対して任意に設定できると
云う利点がある。
なお、本発明で解決すべき課題を説明するに当
つて第１図の如き電源回路を採り挙げたが、本発
明はその他のスイツチング制御型電源回路にも適
用でき、従つて、図示の実施例に限定されるもの
ではない。
つて第１図の如き電源回路を採り挙げたが、本発
明はその他のスイツチング制御型電源回路にも適
用でき、従つて、図示の実施例に限定されるもの
ではない。
第１図は本出願人が先に提案した電源回路を示
す図であり、第２図はその各部の電圧・電流波形
を示す図である。第３図、第４図、第５図は本発
明電源回路の異なる実施例を夫々示す図であり、
第６図及び第７図はその動作説明のための図であ
る。 １……入力整流部、２……ブロツキング発振
部、３……コンバータトランス、４……誤差検出
部、５……制御回路部、６……出力整流部、TR4
……スイツチングトランジスタ、N1……入力巻
線（第１の巻線）、NB……帰還巻線（第２の巻
線）、Nc……検出巻線（第３の巻線）。
す図であり、第２図はその各部の電圧・電流波形
を示す図である。第３図、第４図、第５図は本発
明電源回路の異なる実施例を夫々示す図であり、
第６図及び第７図はその動作説明のための図であ
る。 １……入力整流部、２……ブロツキング発振
部、３……コンバータトランス、４……誤差検出
部、５……制御回路部、６……出力整流部、TR4
……スイツチングトランジスタ、N1……入力巻
線（第１の巻線）、NB……帰還巻線（第２の巻
線）、Nc……検出巻線（第３の巻線）。
Claims (1)
- 【特許請求の範囲】 １ 直流入力に対してコンバータトランスの第１
の巻線とスイツチングトランジスタのコレクタ・
エミツタ間を直列に接続し、該スイツチングトラ
ンジスタのオフ期間に上記トランスの第２の巻線
に発生する電圧を整流平滑して得る直流電圧の変
動を誤差検出部で検出し、該検出部の出力に応じ
て上記スイツチングトランジスタのスイツチング
タイミングを制御するようにした電源回路に於い
て、上記スイツチングトランジスタのオン期間に
前記第２の巻線又は第３の巻線に発生する電圧に
比例した直流電圧を前記誤差検出部の出力電圧に
加算し、その加算後の電圧に応じて前記スイツチ
ングタイミングを制御するようにしたことを特徴
とするスイツチング制御型電源回路。 ２ 前記スイツチングトランジスタは前記第１の
巻線及び第２の巻線（または第３の巻線）とでブ
ロツキング発振回路を構成し、前記スイツチング
タイミングを制御する回路は前記スイツチングト
ランジスタのターンオフタイミングを制御するよ
うに構成した特許請求の範囲第１項記載のスイツ
チング制御型電源回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6559082A JPS58182475A (ja) | 1982-04-19 | 1982-04-19 | スイツチング制御型電源回路 |
| DE8383103403T DE3366391D1 (en) | 1982-04-07 | 1983-04-07 | Improved power supply circuit of switching regulator type |
| EP19830103403 EP0091133B1 (en) | 1982-04-07 | 1983-04-07 | Improved power supply circuit of switching regulator type |
| US06/482,979 US4488210A (en) | 1982-04-07 | 1983-04-07 | Power supply circuit of switching regulator type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6559082A JPS58182475A (ja) | 1982-04-19 | 1982-04-19 | スイツチング制御型電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182475A JPS58182475A (ja) | 1983-10-25 |
| JPS6366154B2 true JPS6366154B2 (ja) | 1988-12-19 |
Family
ID=13291378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6559082A Granted JPS58182475A (ja) | 1982-04-07 | 1982-04-19 | スイツチング制御型電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182475A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414145U (ja) * | 1990-05-24 | 1992-02-05 |
-
1982
- 1982-04-19 JP JP6559082A patent/JPS58182475A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414145U (ja) * | 1990-05-24 | 1992-02-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58182475A (ja) | 1983-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690586B2 (en) | Switching power source device | |
| US5612862A (en) | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit | |
| JPH0357713B2 (ja) | ||
| JPH0357712B2 (ja) | ||
| US6532159B2 (en) | Switching power supply unit | |
| US4802076A (en) | Switching regulator type power supply circuit | |
| JPH08111975A (ja) | 直流電源装置 | |
| JPS6366154B2 (ja) | ||
| CA2214217C (en) | Switching power supply apparatus | |
| JP3427280B2 (ja) | 同期制流方式のリンギングチョークコンバータ | |
| JPH0315423B2 (ja) | ||
| JPH04101666A (ja) | スイッチング電源の突入電流制限回路 | |
| JPH07170734A (ja) | フライバック形ｄｃ−ｄｃコンバ−タ | |
| JP3490327B2 (ja) | スイッチング電源装置 | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JP2003309972A (ja) | 自励式スイッチング電源 | |
| JPH1132479A (ja) | 電圧共振型スイッチング電源 | |
| JPH0530744A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH09205768A (ja) | 同期整流回路 | |
| JPH1014236A (ja) | 自励式スイッチング電源装置 | |
| JPS6033740Y2 (ja) | スイッチング制御型電源回路 | |
| JPH05336747A (ja) | スイッチング電源 | |
| JPH0231913Y2 (ja) | ||
| JP3457442B2 (ja) | スイッチング電源装置 | |
| JPH0833324A (ja) | 直流−直流変換装置 |