JPS6365965B2 - - Google Patents

Info

Publication number
JPS6365965B2
JPS6365965B2 JP54043065A JP4306579A JPS6365965B2 JP S6365965 B2 JPS6365965 B2 JP S6365965B2 JP 54043065 A JP54043065 A JP 54043065A JP 4306579 A JP4306579 A JP 4306579A JP S6365965 B2 JPS6365965 B2 JP S6365965B2
Authority
JP
Japan
Prior art keywords
cell
branch
symbol
input
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54043065A
Other languages
English (en)
Other versions
JPS55135908A (en
Inventor
Yoshimitsu Ooshima
Norio Yokozawa
Masayoshi Oozeki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4306579A priority Critical patent/JPS55135908A/ja
Publication of JPS55135908A publication Critical patent/JPS55135908A/ja
Priority to US06/374,870 priority patent/US4449180A/en
Publication of JPS6365965B2 publication Critical patent/JPS6365965B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056—Programming the PLC
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13018—Conversion ladder diagram to decision system, machine code, language
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13048—Display of ladder, RLD, RLL, KOP

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は、プログラマブル・シーケンス制御装
置において、シーケンスプログラムの作成、修正
および編集等を行なうシーケンスプログラム入力
装置に関するものである。
プログラマブル・シーケンス制御装置（以下
SCと略称する。）は、従来シーケンス制御に主と
して用いられてきたリレー回路と同等な機能を電
子計算機と同様な蓄積プログラム方式の汎用電子
回路を用いて実現した装置である。その構成を第
１図に示す。１は演算制御部、２は記憶部、３は
シーケンス制御対象とのインタフエイス部であ
る。４はシーケンスプログラム入力装置で、操作
者はここからシーケンスプログラムを入力する。
シーケンス制御の設計には、従来第２図に示す
ようなリレーシーケンス図が広く用いられてい
る。CRTデイスプレイ装置などの画面表示可能
な表示装置を用いると、このリレーシーケンス図
をそのまま表示することができる。そこで、この
リレーシーケンス図をSCのプログラム入力手段
に利用することにより、従来からリレーシーケン
ス図に慣れ親しんできた技術者がSCを取り扱う
に際し、容易にプログラム入力などを行なうこと
が可能となる。
このような、CRTデイスプレイ装置等の面画
表示装置を用いたシーケンスプログラム入力装置
は既に知られている。その一列を第３図に示す。
図において５は操作者がプログラムの入力や種々
の操作指令を与えるためのキーボードである。６
は制御部で、キーボード５から入力されたプログ
ラムをリフレツシユメモリ７に書込んだり、また
シーケンスコントローラのメモリ２に書込む動
作、逆にメモリ２からシーケンスプログラムを読
出して、リフレツシユメモリ７に書込むこと、お
よびキーボード５から入力された各種指令を実行
する。７はリフレツシユメモリで、表示部１０に
表示すべきデータを格納する。ここに格納された
データは、表示制御部９から与えられるタイミン
グにより順次読出され、パターン発生器８で文字
やリレーシーケンスの図形要素に変換され、表示
制御部９の制御により、表示部１０に表示され
る。
一般にSCはシーケンス制御を実行するために
論理和や論理積を実行するための論理演算命令を
持つている。この命令セツトの一例を第４図に示
す。上記の構成のシーケンスプログラム入力装置
においては、この論理演算命令の一つ一つに対
し、第４図の表の右側に示すリレーシーケンス図
の図形シンボルを対応させ、この図形シンボルを
印したキー（押しボタン）をプログラム入力装置
のキーボード上に用意し、操作者がこの図形シン
ボルキーを適当に押していくことにより、リレー
シーケンス図を入力していた。
上記のような手順により入力したシーケンスプ
ログラム（リレーシーケンス図）の例を、第５図
に示す。図中四角で囲んだ部分が、入力装置のキ
ーボード上に置いた図形シンボルキーに対応して
いる。また四角の右上に記した数字は、キー操作
の順序である。なおリレー接点またはリレー出力
コイルの図形シンボルに対しては、その番号また
は名前をつける必要があるが、説明の便宜上省略
した。
前述したように、キー上の各図形シンボルは
SCの各命令に一対一に対応している。上記方式
では、図形シンボルキーが押される度に、それが
リフレツシユメモリ７に書き込まれることにより
表示部１０に表示され、それと同時に、SCのメ
モリ２にも対応する命令が書き込まれる。そこ
で、この方式では、プログラムの入力または修正
にあたつては、キー操作の順序が重要である。つ
まり、同じキーを押すにしても、その順序を変え
ると、別のリレーシーケンス図が出来上つたり、
あるいは正常に機能を果し得ないリレーシーケン
ス図ができてしまう。
したがつて、この方式では、CRTデイスプレ
イを利用してリレーシーケンス図をプログラム入
力手段としたことにより、従来リレーシーケンス
図に慣れ親しんだ技術者がSCを取り扱う際の便
宜をよくしてはいるが、実際には通常のプログラ
ムと同様に一次元の形式でプログラムを入力して
おり、二次元画面を十分有効に利囲しているとは
言えない。操作者は、プログラム入力に際し、設
計図面上などに一度リレーシーケンス図を製図
し、この後、これをもとにキー入力の順序をもと
めてから、実際の入力作業を行なう必要がある。
本発明の目的は、キー操作の順序等に制限がな
く、シーケンス図を入力できるシーケンスプログ
ラム入力装置を提供することにあり、より望まし
くは、二次元の画面を利用して、本質的には二次
元図形であるリレーシーケンス図を、完全な二次
元の操作手順により入力するシーケンスプログラ
ム入力装置を提供することにある。
上記の目的を達成するために、本発明では、シ
ーケンス図の記号およびその位置を入力する手段
と、入力された複数の記号およびその位置からリ
レー等の装置記号の接続関係を判別してその結果
に基づき機械命令列に変換する手段を設けた。よ
り具体的には、本発明の好適な実施例では、表示
画面上におけるリレーシーケンス図作成のための
作成手段と、このリレーシーケンス図をSCの機
械命令列に変換する変換手段とを分離し、それぞ
れ独立動作が可能なようにする。すなわち、作成
手段でシーケンスプログラムの入力もしくは修正
中は表示画面上のリレーシーケンス図のみが発生
され、リレーシーケンス図の作成終了後これを変
換手段によりSCの機械命令列に変換するという
構成である。この結果、リレーシーケンス図は
SCの機械命令と直接の対応関係がなくなるので、
操作者にとつてよりわかりやすい、リレーシーケ
ンス図作成のための操作キーを用いることが可能
になる。
第６図は、この考えに従つたシーケンスプログ
ラム入力装置の操作キーの一例である。同図ａは
図形シンボルを入力するためのキー、ｂは入力位
置を指定するためのカーソル（画面上に表示する
特別なマーク）の移動を指示するための制御キー
である。ａの図形シンボルキーは、前述の従来例
と異なり、SCの機械命令と直接の対応関係にな
い。
本発明では、既に述べたように、リレーシーケ
ンス図の作成はSCの機械命令列に拘束されてい
ない。したがつて、図形シンボルの入力順序は任
意であり、キー入力の順序が前後することによ
り、リレーシーケンス図を変換して得られるSC
の機械命令列が影響を受けることはない。その代
りに、上記のカーソル制御キーを用いて、画面上
での入力位置を適宜指定する必要がある。ただ
し、通常のキヤラクタデイスプレイ装置で一般に
行なわれているように、一回の入力ごとにカーソ
ルをその隣りの位置に自動的に移動させる機能を
設ければ、カーソル制御キーを用いる回数は少な
くて済む。なお、カーソル制御キーの代わりに、
ライトペンやジヨイステイツク等の手段を用い
て、入力位置指定を行なうことも可能である。
第６図の入力キーを用いて、第５図と同様なリ
レーシーケンス図を作成した例を、第７図に示
す。図中四角で囲んだ部分が、図形シンボルキー
に対応している。なお、第５図の場合と同様、説
明の便宜上、接点および出力コイルの番号または
名前は省略した。前述したように、この例では、
キー入力の順序は全く任意である。したがつて、
入力順序を示す番号はふつていない。
このようにして、必要なリレーシーケンス図は
簡単に作成できるが、本発明では同時にSCの機
械命令は生成されていない。そこでこのリレーシ
ーケンス図をSCの機械命令列で変換するための
変換手段が必要となる。
以下実施例を用いて、本発明をより詳細に説明
する。
第８図は、本発明によるシーケンスプログラム
入力装置の一実施例の構成である。本図は、第１
図のシーケンスプログラム入力装置４の構成図で
ある。７，８，９，１０および５は、第３図と同
じく、それぞれリフレツシユメモリ、パターン発
生器、表示制御部、表示部、およびキーボードで
ある。第３図の場合と同じく、表示すべきリレー
シーケンス図の表示情報は、コードデータの形で
リフレツシユメモリ７内に格納される。この情報
は、表示制御部９の制御により順次読出され、パ
ターン発生器８で文字ないし図形パターンに変換
されて、表示部１０に表示される。
１１は統轄制御部である。キーボード５から入
力制御部１２をとおして与えられる各種処理指令
を解読、その実際の処理指令を以下に述べる各処
理部に与える、などシーケンスプログラム入力装
置の統轄的な制御を行なう。１３は、リレーシー
ケンス図の画像編集装置である。キーボード５か
ら入力される画像編集指令をもとに、リレーシー
ケンス図の作成もしくは修正などの編集処理を行
なう。
以上の部分は既存の論理回路素子を用いて容易
に構成することができる。
１４はリレーシーケンス図変換装置である。リ
フレツシユメモリ７内のリレーシーケンス図の表
示情報をもとに、これを論理代数式の形に変換し
て、論理代数式メモリ１５に書込む。１６は、論
理代数式メモリ１５内に作成された論理代数式
を、さらにSCの機械命令語に変換するための機
械語変換装置である。すなわち、リフレツシユメ
モリ７内に作成されたリレーシーケンス図は、リ
レーシーケンス変換装置１４および機械語変換装
置１６の作用によりSCの機械命令列によるシー
ケンスプログラムに変換され、SCの記憶部（第
１図の２の部分）に書込まれる。
１７は、逆にSCの記憶部内の機械命令列を論
理代数式の形にもどすための、論理代数式再生装
置である。また１８は、さらにこれをリレーシー
ケンス図の形に復元するリレーシーケンス図再生
装置である。すなわち、SCの記憶部内のシーケ
ンスプログラムは、各装置１７，１８をとおし
て、リレーシーケンス図の形に復元されて、リフ
レツシユメモリ７内に書込まれ、表示部１０に表
示される。この逆変換機構は、一旦作成して既に
SCの記憶部２に書込まれたシーケンスプログラ
ムに対し、後から修正を加えたい時に、必要であ
る。すなわち、この機構によりシーケンスプログ
ラムの入力修正を、全てリレーシーケンス図の形
で行なうことが可能となる。
本実施例では、リレーシーケンス図からSCの
機械命令列への変換、およびその逆変換におい
て、どちらも一度論理代数式の形を経由してい
る。これを省略して、直接リレーシーケンス図か
らSCの機械命令列へ、またはその逆という変換
方式も可能である。このような構成にすれば、必
要な回路素子数が減ることは容易に想像できる。
（少なくとも、論理代数式メモリ１５は不要にな
る。）しかし、第８図の構成では、次のような利
点もある。
装置１４および１８は、リレーシーケンス図と
論理代数式との相互変換を受けもつている。SC
とのインタフエイスは、装置１６および１７の機
械命令語と論理代数式との相互変換部が受けまつ
ており、ここをを変えることにより、任意のSC
に接続することができる。
機械語変換装置１６の部分は、電子計算機の高
級プログラミング言語（FORTRAN等）のコン
パイラの技法を用いれば、容易に構成することが
できる。同じ理由により、論理代数式再生装置１
７も容易に構成できる。
以下、装置１４および１８について、順により
詳細に説明する。
リレーシーケンス図変換装置１４は、例えば第
９図のように３つの部分から構成されている。２
０は結線構造抽出部、２１は結線構造データメモ
リ、２２は論理代数式への変換部である。
結線構造抽出部２０は、リフレツシユメモリ７
内の図形パターンのコード情報から、リレーシー
ケンス図の接点や出力コイルのつながり具合を示
す論理的な結線構造を抽出し、これに関するデー
タを結線構造データメモリ２１上に形成する。論
理代数式への変換部２２は、結線構造データメモ
リ上に形成された、リレーシーケンス図の論理的
な結線構造データから、対応する論理代数式を生
成して、これを論理代数式メモリ１５上に展開す
る。結線構造抽出部２０は、論理代数式への変換
部２２の処理に先立ち、リフレツシユメモリ内
（CRT画面上）のリレーシーケンス図の冗長な部
分（例えば、単なる縦棒や横棒などは、各格子点
を結ぶだけの役割しかしていない。）を除去する
役割を果す。同時に、論理的な結線構造データに
変換する作業を分担することにより、後の論理代
数式への変換部２２の構造を簡略化している。
なお、本実施例におけるリレーシーケンス図変
換装置１４の入力、すなわち結線構造抽出部２０
の入力となるリレーシーケンス図について、次の
２点の仮定を置いた。
(1) 接点および出力コイルはダイオード機能を持
つものとする。すなわち、表示画面上に水平に
表示された接点およびコイルパターンについ
て、電流は常に左から右へ流れるものとする。
したがつて、これらのパターンの左端は電流の
流入点、右端は電流の流出点と考えることがで
きる。なお、画面の左端には電源母線、右端に
は接地線があるものとする。（第７図参照） (2) 接点などを持たない横棒や縦棒は、単にその
両端を等電位で結ぶものとする。すなわち、(1)
の場合と異なり、この場合、電流の方向は規制
されずにどちらの方向にも流れることが可能で
ある。
結線構造抽出部２０の処理の結果として得る結
線構造データのデータ構造を第１０図ａは、画面
上にある変換対象となるリレーシーケンス図、ｂ
は、ａから冗長な部分（単なる横棒、縦棒）を棄
却して抽出したトポロジカルな結線構造の模式図
である。ｃは結線構造データメモリ２１上に展開
したｂのデータの相互関係を示している。これは
ポインタを用いたリスト構造となつている。
図から明らかなように、ｃは「節」のセル（第
１０図ｂ，ｃでＳ，N1，N2，Ｅに相当する。）
と「枝」のセル（第１０図ｂ，ｃでX1〜X4，Y1
に相当する。）の二種類のデータ要素から構成さ
れている。
「節」のセルはａのリレーシーケンス図で、単
なる横棒や縦棒で結ばれて等電位にある点を、代
表して表わしたものである。「枝」のセルは、接
点ならびに出力コイルを表現するものである。こ
の「節」のセルと「枝」のセルとの相互接続のた
めに、各「節」のセルからは２種類の「鎖」が出
ている。これを「右鎖」、「左鎖」と名づける。
「右鎖」は、その「節」のセルに接続しており、
かつその「節」のセルを起点とする電流の川下に
ある「枝」のセルをつなげるための鎖である。ま
た、「左鎖」は、やはりその「節」のセルに接続
し、かつその「節」のセルを逆に川下とする
「枝」のセルをつなげる鎖である。通常、画面上
にある「節」のセルのすぐ右にある「枝」のセル
は「右鎖」に接続され、すぐ左にある「枝」のセ
ルは「左鎖」に接続される。なお「鎖」の左右は
「節」のセルから見たときのもので、「枝」のセル
から見たときは名前と逆にある。この「左鎖」、
「右鎖」の左右を模式的に明確に表わすと、第１
１図のようになる。図で、下方に足を２本有して
いる正方形が「節」のセル、その左側の足が「左
鎖」、右側の足が「右鎖」である。両側に腕を伸
ばして、各「節」のセルの「左鎖」「右鎖」に継
がつているのが「枝」のセルである。
「鎖」につながる順番は、「右鎖」、「左鎖」と
も、CRT画面上で上方にあるものほど、「節」の
セルに近くなるようにすれば、結線構造データ上
でも、リレーシーケンス図の相対的位置関係は保
存される。
結線構造抽出部２０の具体的構造の一例を、第
１２図に示す。３０はリレーシーケンス図の格子
点走査回路、３１は枝方向検出回路、３２１〜３
２９は結線構造データに対する各処理回路３４は
メモリである。格子点走査回路３０により、リフ
レツシユメモリ７内にあるリレーシーケンス図の
各格子点（配線が交わる部分）を順次走査する。
そして、そこにどのように枝がつながつているか
を、枝方向検出回路３１により検出かつ分析し、
それに応じて各処理回路３２１〜３２９の１つに
処理指令を発する。指令を発せられた処理回路
は、リレーシーケンス図のデータをもとに、結線
構造データメモリ２１上のデータに対し必要な処
理を行なう。
リレーシーケンス図の各格子点に対し、枝は四
方から入つてくる。したがつて、枝が何も入つて
こない場合を含めると、格子点における結線の種
別は16とおりになる。これを第１３図に示す。第
８図の実線は枝が入つてきている部分、点線は枝
が入つてきていない部分である。
格子点走査回路３０の走査の順序は、説明の便
宜上、まず上から下へとし、この上から下への走
査をくり返しながら左から右へ走査することによ
り、画面上の全格子点を走査するものとする。
この走査の順序に従うと、各格子点での処理は
大略次のようである。
まず、上から枝が入つてきているかどうかを調
べる。上から枝が入つてきていない場合、その格
子点に対する「節」のセルは未定義と考えられ
る。そこで必要ならば、新らしくその「節」のセ
ルのメモリ領域を確保し、定義を行なう。
次に左から枝が入つてきているかを調べ、来て
いる場合はその「枝」のセルを、その格子点に対
する「節」のセルの「左鎖」に追加する。
右方向に枝が出ている場合は、その枝に対する
「枝」のセルを新らしく定義し、その格子点に対
する「節」のセルの「右鎖」の適当な位置にその
「枝」のセルを挿入する。
最後に下向きの枝である。この枝がある時、そ
の格子点の下方にも同一の「節」のセルに属する
格子点があることを示しているが、必要な処理は
その下方の格子点に行つてから行なうので、下向
きの枝については何も処理を行なわない。
第１３図に示した各結線パターンを上述の処理
の種類により分類すると、第１４図のようにな
る。これは、上方向および左方向の枝の有無に着
目した分類である。(イ)は上からの枝がなく、左か
らの枝がある場合、(ロ)は上からの枝も左からの枝
もある場合である。(ハ)は上からの枝だけで左から
の枝がない場合、(ニ)は上からの枝も左からの枝も
ない場合である。(ホ)は枝のあるなしの分類ではな
く、何らの処理もしない場合である。(ヘ)は枝がど
こか一方から来ているのみで、不完全な格子点で
ある。これは入力エラーとなる。
右方向または下方向の枝があるものを同一の分
類にしたのは、右方向の枝がある時は、それが属
する分類の処理をすませた後、右方向の枝に対す
る「枝」のセルを生成して、その格子点に対応す
る「節」のセルの「右鎖」に接続する処理を追加
すればよく、また、下方向の枝については、それ
に対する何らの処理も必要としないからである。
第１２図の各処理回路３２１〜３２９は、上述
の(イ)〜(ヘ)の各分類に応じて、対応する処理を行な
う実行部である。３２１は(イ)に対応する処理、３
２２は(ロ)に対応する処理、以下同様に、３２３は
(ハ)の、３２４は(ニ)の、３２５は(ホ)の、３２６は(
ヘ)
の処理を行なう。また３２７は、上述の「枝」の
セルの生成およびその「節」のセルへの接続処理
を行なう処理回路である。３２８，３２９は後述
するリレーシーケンス図の左端および右端の処理
回路である。
以下第１４図の各分類別に処理内容を説明す
る。
(イ)の処理 最初に、左側の枝に対する「枝」のセルのポイ
ンタを読出す。
この「枝」のセルは、現在処理中の格子点の左
隣りの格子点において生成されたものである。こ
の「枝」のセルは、上記左隣りの格子点に対する
「節」のセルの「右鎖」に接続されているが、「左
鎖」については未処理の状態にある。この「枝」
のセルのポインタは、これを生成した時点で、後
の処理のために一旦どこかに記憶しておく必要が
ある。第１２図のメモリ３４は、このために設け
たもので、未処理の「枝」のセルのポインタの値
を記憶する。最初に記した「枝」のセルのポイン
タの読出しはここから行なつたものである。
次に、現在処理中の格子点に対する「節」のセ
ルを生成するのであるが、この処理は、左方の枝
が接点、出力コイル等でない単なる横棒の場合、
不要である。すなわち、この時はその格子点とそ
の左隣りの格子点は同一の「節」のセルに属する
と考えられ、その「節」のセルはすでに左隣りの
格子点で定義されているので、これを用いること
ができる。またこの情報を伝えた「枝」のセル
は、最終的には不要であるから、この時点でその
「節」のセルの「右鎖」から削除する。
他方、左方の枝が接点等である場合は、この格
子点に対する「節」のセルは未定義である。そこ
で、新らしく「節」のセルを生成し、その「左
鎖」に左方の枝の「枝」のセルを接続する。
(ロ)の処理 (イ)の処理と同様に、まず左側の枝に対する
「枝」のセルのポインタを読出す。そして、その
枝が接点等であるか単なる横棒であるかを調べ、
接点等であれば、その「枝」のセルをその格子点
に対する「節」のセルの「左鎖」に接続すればよ
い。（その格子点に対する「節」のセルは、その
上方の格子点ですぐに定義されている。） これに対し、左方の枝が単なる横棒、すなわち
その格子点と左隣りの格子点が同一の「節」のセ
ルに属するというときには、以下の処理が必要と
なる。
まず、この格子点に対する「節」のセルはすで
にその上方で定義されている。一方、その左隣り
の格子点についても、すでにその「節」のセルが
定義されている。そして、両者をつなぐ横棒の意
味するところは、両方の格子点が単一の「節」の
セルに属すべきであるということであるから、二
つの「節」のセルおよびそれに連なる「左鎖」、
「右鎖」を一つにまとめる必要がある。
これを行なうために、まず一つの「節」のセル
の一方を生かし、他方を捨てる。次に二本の鎖を
それぞれ１本化する。まず「左鎖」は、現在処理
中の格子点に対する「節」のセルの「左鎖」を先
にし、その下に左隣りの格子点に対する「節」の
セルの「左鎖」を接続する。「右鎖」では、先に
読出した単なる横棒に対する「枝」のセルを、左
隣りの格子点の「節」のセルの「右鎖」から削除
し、同じ位置に現在の格子点に対する「節」のセ
ル「右鎖」を挿入する。これらの処理の様子を第
１５図に示す。ａは、もとになるリレーシーケン
ス図の相当部分の例である。ａのN1が現在処理
中の格子点、N2がその左隣りの格子点である。
ｂは統合処理前の結線構造データ、ｃは統合処理
後の結線構造データを示す。ｂのB1が単なる横
棒に対する「枝」のセルである。
以上の(イ)，(ロ)の処理とも、右方に枝が出ている
場合は、上述の諸処理が終了した後、その右方の
枝に対する「枝」のセルを生成し、その格子点に
対する「節」のセルの「右鎖」に挿入する。また
生成した「枝」のセルのポインタを前述したメモ
リ３４に記憶する。
(ハ)の処理 この場合、上からの枝があるので、すでに
「節」のセルは定義されている。一方左の枝がな
いのでそれの処理はない。右方の枝に対する
「枝」のセルを生成し、これを「節」の「右鎖」
につなげばよい。
(ニ)の処理の場合は、上からの枝がないので、ま
ずこの格子点に対する「節」のセルを生成し、そ
の「右鎖」に、右方の枝に対する「枝」のセルを
生成して接続する。
(ホ)の処理の場合、枝が何もきていない結線パタ
ーンについては何もしないのは当然として、枝が
上方および下方のみのパターンの場合、上から枝
がきているのでその格子点に対する「節」のセル
にすでにできており（つまり新らしく生成する必
要がない。）また、右および左の枝がないので、
それに対する処理が不要、下向きの枝は前にも述
べたようにその格子点においては処理が不要とい
うわけで、枝が上方および下方のみの場合も何ら
の処理も必要としない。
(ヘ)の処理の場合、すでに述べたようにこれは入
力エラーであるので、処理回路３２６は統轄制御
部１１に対して、その由通知する。これに対し、
統轄制御部１１は操作者に対し、CRTデイスプ
レイからなる表示部１０を介し、警告メツセージ
等を発すればよい。
さて、今まで述べてきた処理は、リレーシーケ
ンス図上の一般の格子点の処理である。リレーシ
ーケンス図の左端および右端は、それぞれ電源母
線および接地線である。ここでは、上述とは別の
処理が必要である。この処理を、前述した第１２
図の処理回路３２８，３２９が行なう。
まず、左端の格子点においては、これらはすべ
て電源母線上にある。そこで、各格子点において
右むきの枝が出ているかどうかを調べ、出ていた
ら「節」のセルを生成し、また右方の枝に対する
「枝」のセルを生成し、その「節」のセルの「右
鎖」に接続する。一度「節」のセルを生成した後
は、右方の枝があるたびに、「枝」のセルを生成
して、「節」のセルの「右鎖」に接続するのみで
よい。
右端の格子点は、同様に、左むきの枝が出てい
るかどうかを調べ、出ていたらその格子点に対す
る「節」のセルを生成し、またその「左鎖」にそ
の左方の枝の「枝」のセルを接続する。通常、左
端の枝は出力コイルの枝であり、単一出力の回路
しか許していない場合は処理はこれで終りだが、
複数の出力コイルの接続を許している場合は、左
むきの枝をすべてひろいあげ、それらの枝に対す
る「枝」のセルをその「節」のセルの「左鎖」に
すべて接続する。
以上が結線構造抽出部２０の処理内容である。
以上の説明では、結線構造データメモリ２１の
構造およびその内容にいついて、模式的にしか示
してこなかつた。第１６図に、その具体的構成例
を示す。
同図ａは、「節」のセルの構成である。「節」の
セルは３語から構成される。最初の語Ｌはその
「節」のセルの「左鎖」の先頭のポインタを格納
する。具体的には、「左鎖」上で、その「節」の
セルに最初に接続する「枝」のセルのポインタ
（メモリアドレス等）を保持する。同じく、２番
目の語Ｒはその「節」のセルの「右鎖」の先頭の
ポインタ、すなわち「右鎖」上でその「節」のセ
ルから続く最初の「枝」のセ件のポインタを格納
する。３番目の語には、そのセルが「節」のセル
であることを明示するマークＮを格納する。この
マークのためには１ビツトしか必要とせず（「節」
のセルと「枝」のセルの区別がつけばよい。）、前
述の２語のうちの一部に同居させることもできる
が、後述の「枝」のセルと語数を合わせるため
に、このビツトを独立の語上に置き、「節」のセ
ルを３語とした。
ｂは「枝」のセルの構成で、やはり３語から構
成される。最初の語Ｌは、「節」のセルのときと
同じく、「左鎖」のためのポインタで、「左鎖」上
でこの「枝」のセルに続く「枝」のセルのポイン
タ（その「枝」のセルのメモリアドレス等）を格
納する。もし後続の「枝」のセルがない場合、こ
こにはこの「左鎖」の起点となる「節」のセルの
ポインタを格納する。これにより、「左鎖」上の
「節」および「枝」のセルは環状に結ばれるので、
あるセルから、それが属する「左鎖」上をたどつ
て、その「左鎖」上の任意のセルに到達すること
が可能である。２番目の語Ｒは、同じく「右鎖」
のためのポインタで、「右鎖」上における後続の
「枝」のセルのポインタを格納する。「左鎖」の場
合と同じく、後続のポインタがない場合には、こ
こにこの「右鎖」の起点となる「節」のセルのポ
インタを格納する。これにより、「左鎖」の場合
と同様にセルが環状に結ばれるので、必要なセル
の探索が容易に行なえる。３番目の語には、この
セルが「枝」のセルであることを示すマークビツ
トＢ、およびこの「枝」のセルに関する情報、具
体的にはこの「枝」のセルに対応するリレーシー
ケンス図の接点または出力コイルの、リフレツシ
ユメモリ７内でのアドレスＡを格納する。
これら「節」のセル、「枝」のセルの接続関係
を示したのが第１６図ｃである。この例では、一
つの「節」のセルの「左鎖」には２つの「枝」の
セルが、「右鎖」には１つの「枝」のセルが連な
つている。
結線構造データメモリ２１上では、これらのセ
ルは具体的には第１６図ｄに示すように、連続し
て格納されている。結線構造抽出処理の途中段階
における各鎖に対するセルの追加、挿入、削除等
は、上記の各ポインタの値を変更することにより
行なわれ、結線構造データメモリ２１上で各セル
を移動することはない。
この例においては、各鎖でそれに連なるセルの
数が多くなると、あるセルからその一つ手前のセ
ルに移ろうとすると、実際にはその鎖を環状に一
周しなくてはならず、処理に時間がかかる。そこ
で、各鎖に対する各セルのポインタを順方向のも
のだけでなく、逆方向のものも用意すれば、一つ
手前にもどる処理時間は短かくなる。この場合、
一つのセルの構成は５語構成となり、結線構造デ
ータメモリの必要容量は増加する。
次に、第１７図に示す、論理代数式への変換部
２２の処理について述べる。
この処理は、作成された結線構造データメモリ
２１内のデータを用いて、電源母線に対応する
「節」のセルから始まつて「枝」のセル、「節」の
セルと交互にたどつていき、順次論理代数式に変
換して行くものである。
第１７図の変換部２２において、４０は右鎖処
理回路、４１は左鎖処理回路、４２，４３はとも
にスタツク形式の一時記憶用メモリである。メモ
リ４２，４３を以下、スタツクＡ、スタツクＢと
呼ぶ。
スタツクＡは、変換処理途中のブロツクの情報
（ブロツクとは、一対の分岐節のセルと結合節の
セルからなる１レベルの入れ子構造をさすものと
し、それは論理代数式において、一対の左カツ
コ、右カツコで囲まれる部分に相当する。なお、
分岐節のセルとは、その「右鎖」に二つ以上の
「枝」のセルが接続されている「節」のセル、結
合節のセルとはその「左鎖」に二つ以上の「枝」
のセルが接続している「節」のセルである。）を
一時退避するためのもの、スタツクＢは、処理途
中、部分的に生成された論理代数式を一時退避す
るためのものである。さらに、スタツクＡは第１
８図に示すように、三つの部分スタツクA1〜A3
から構成される。スタツクA1は、分岐節のセル
のポインタを格納する部分、スタツクA2は結合
節のセルのポインタを格納する部分、スタツク
A3はそのブロツクの処理状況を記憶する部分で
ある。
変換部２２の処理は大きく分けて二つの部分か
ら構成されており、一つは「節」のセルの「右
鎖」の処理、もう一つはこの処理で引き出された
「枝」のセルがつながる他の一つの「節」のセル
の「左鎖」の処理である。第１７図の右鎖処理回
路４０、左鎖処理回路４１はこれらをそれぞれ受
け持ち、交互に処理を行ないながら、結線構造デ
ータを論理代数式へ変換する。
まず、右鎖処理回路４０について説明する。
第１９図はその具体的構成の一例である。５０
は右鎖分類回路、５１は終了判定回路、５２１〜
５２４は処理回路である。また、５３は結線構造
データメモリ２１からの読出し記号である。右鎖
処理回路４０では、最初に終了判定回路５１が
「節」のセルからその「右鎖」をたどり、それに
連なる先頭の「枝」のセルを引出す。このとき
「右鎖」に連なる「枝」のセルがない場合、その
「枝」のセルはもとのリレーシーケンス図の接地
線部分に対応する「節」のセルであり、そこで変
換処理は終りである。したがつて、このとき終了
判定回路５１は、その由、信号線５４により、統
轄制御部に通知する。
「右鎖」に連なる「枝」のセルがある時、その
「枝」のセルは「右鎖」へつながる位置により、
第２０図のように分類することができる。図で丸
が「節」のセルを示し、実線が各「枝」のセルを
示す。実線の各「枝」のセルのうち、太い実線部
分が現在注目している「枝」のセルを示してい
る。したがつて、第２０図ａの太い実線は、単一
の「枝」のセルのみの「右鎖」を持つ「節」のセ
ルにおける、その単一の「枝」のセルである。ｂ
の太い実線は、複数の「枝」のセルがつながつて
いる「右鎖」を持つ「節」のセル、すなわち分岐
節のセルにおける一番上の「枝」のセルを示す。
ｃの太い実線は、同じく分岐節のセルの中間の
「枝」のセル（上下に他の「枝」のセルがある場
合である。したがつてこのときこの分岐節のセル
は３本以上の「枝」のセルを持つ。）、ｄの太い実
線は分岐節のセルの一番下の「枝」のセルであ
る。
右鎖分類回路は、これらを分類判別して、各処
理回路５２１〜５２４の一つに対し、処理指令を
与える。各処理回路はそれぞれ順に上記のａ〜ｄ
の各分類に対応する処理を実行する回路である。
右鎖分類回路５０における、判定処理は次のよ
うである。
まず、「右鎖」に連なる「枝」のセルの数を見
て、それが複数のときは第２０図ｂまたはｃの場
合であり、単一のときは第２０図ａまたはｂの場
合であることがわかる。（各場合の処理においい
て、該当する処理が終了した後、その「枝」のセ
ルを「右鎖」からはずして、「右鎖」をつめる処
理を行なう。これにより、再度同一の「節」のセ
ルにもどつてきたときには、第２０図ｄの場合も
ａの場合と同様、「右鎖」には単一の「枝」のセ
ルが接続されている状態になつている。） 次に、ｂとｃならびにａとｄの区別であるが、
これは次のようにして行なう。各「節」のセル
に、専用のフラグビツト（以下これを分岐節ビツ
トと呼ぶ。）を１ビツト設け、これを初期状態で
はオフにしておく。この状態で各「節」のセルの
「右鎖」の処理に入り、まず上記の「枝」のセル
の数の判定を行なう。このとき判定結果ｂまたは
ｃであつたならば、分岐節ビツトを見て、これが
オフ状態ならば、この「右鎖」は初めて来た「右
鎖」である。すなわちこれに連なる先頭の「枝」
のセルは、分岐節における一番上の「枝」のセル
で、ｂの場合にあたる。この時、後での処理の便
宜をはかるために分岐節ビツトをオンにし、以下
ｂの場合に対する処理を行なう。分岐節ビツトが
オン状態ならば、この「右鎖」は既に一回以上ア
クセスされたことを示しており、これはｃの場合
に相当する。
「枝」のセルの数の判定の結果ａまたはｄの場
合でも、分岐節ビツトを見て、これがオフ状態の
ときはａの場合、オン状態のときはｄの場合であ
ることがわかる。
この判定結果により、第１９図の右鎖分類回路
５０は、対応する処理回路５２１〜５２４に処理
指令を発する。以下順に、各処理回路における処
理内容について述べる。
なお、第１９図の信号線５５は、左鎖処理回路
５１との連絡用信号線、５６，５７はそれぞれス
タツクＡ，Ｂに対する読出し書込み信号線、５８
は論理代数式メモリ１５に対する書込み信号線で
ある。
まずａの場合。（処理回路５２１での処理） それまでに完成している部分論理式の後に、
「・」（論理積のマーク）を追加し、さらにその後
に処理中の「枝」のセルに対応する接点の名前を
追加する。このとき、対応する接点がブレーク接
点であつたならば、接点名の前に「／」（論理否
定の記号）をつける。また、接点でなく出力コイ
ルであるならば、「＝」（代入記号）に続けて出力
コイル名を付加する。
これでａの処理は終りである。なお、以下の各
処理においても、接点名を追加する処理が何回か
出てくるが、このときも上と同様に、ブレーク接
点および出力コイルであつたならば対応する処理
を行なうものとする。
次にｂの場合。（処理回路５２２での処理） これは、分岐節のセルの最初の「枝」のセルに
ついてであり、新らしいブロツクの開始を意味す
る。そこでスタツクＡにこのブロツクの情報エリ
アを確保するとともに、その情報を整える必要が
ある。具体的には、スタツクA1に、現在の「節」
のセルのポインタを入れ、スタツクA2，A3には
「０」を入れる。スタツクA2には本来結合節のセ
ルのポインタを入れるべきでであるが、これは現
在未定であるので、仮に「０」を入れておく。ス
タツクA3はそのブロツクの処理状況を記憶する
ためのものであるが、これは具体的には、このブ
ロツクの分岐節のセルにおいて一番下の「枝」の
セルに達したか否かを記憶する１ビツトのフラグ
である。最初はここを「０」にしておく。
それから、現在組立中の部分論理式に「・」を
追加し、その後処理中の部分論理式全体をスタツ
クＢに退避する。
次に、現在の「枝」のセルに対応する接点名を
とつてきて、これを新らしく部分論理式の核にす
る。
最後に、処理の終つた「枝」のセルを「右鎖」
からはずし、「右鎖」をつめる。
三番目にｃの場合。（処理回路５２３での処理） これは、分岐節のセルの中間の「枝」のセルの
処理である。後に述べるように、この状態の分岐
節のセルの処理に入るのは、その前にその分岐節
のセルとペアをなす結合節のセルにおける処理を
行なつた結果に因る。その結合節のセルに到るま
では、現在の「枝」のセルより上方の各「枝」の
セルに対する処理を行なつているわけで、結合節
のセルに到るまでに組立てられた部分論理式は、
結合節のセルにおける処理ですでにスタツクＢに
退避している。
そこで、この分岐節のセルでは、まず現在の
「枝」のセルに対応する接点名をとつてきて、こ
れを新らしく部分論理式の核にした後、処理の終
つた「枝」のセルを「右鎖」からはずし、「右鎖」
をつめればよい。
最後にｄの場合。（処理回路５２４での処理） これはｃの状況と似ているが、この時はｃの処
理に加えて、分岐節のセルの「右鎖」の一番下の
「枝」のセルに達した印に、スタツクA3の先頭を
「０」から「１」に変える。
以上が右鎖処理回路４０の処理内容である。
次に、現在の「枝」のセルの他の端をたどり、
この「枝」のセルに接続するもう一つの「節」の
セルをもとめ、この「節」のセルの「左鎖」の処
理に入る。
第２１図は、左鎖処理回路４１の具体的構成の
一例である。第１９図の右鎖処理回路４０とほぼ
同様な構成で６０は左鎖分類回路、６１１〜６１
３は左鎖の各分類に応じた各処理回路である。ま
た５３および５５〜５８は信号線で、第１９図と
同様である。
「左鎖」の場合も、「右鎖」の場合と同様に、
その「枝」のセルのつながる位置により、第２２
図のように分類することができる。第２０図と同
様、太い実線が現在注目している「枝」のセルを
示す。
どの分類の「枝」のセルであるかについての判
定も、「右鎖」の場合と同様で、「左鎖」につなが
る「枝」のセルの数と、「節」のセルに別途設け
た結合節ビツトを用いて行なう。
以下順に各処理回路６１１〜６１３の処理内容
について説明する。
まず第２２図ａの場合。
この時、必要な処理はすでに前述の「右鎖」側
で終つている。（第２０図ａに対する処理）残る
は、この「枝」のセルを「左鎖」からはずし、消
去することぐらいであるが、この処理は絶対必要
な処理ではない。したがつて、この場合、対応す
る処理部は不要である。
次に第２２図ｂの場合。（処理回路６１１での
処理） この時、第２０図のｂの場合と同様に、まず現
在の「節」のセルの結合節ビツトをオン状態にす
る。次に、スタツクA2の先頭の値を調べる。こ
の値が「０」であるか否かにより、次に続く処理
が分かれる。これは以下の理由による。
同じく結合節のセルの一番上の「枝」のセルで
あつても、第２３図に示すように、相対する分岐
節のセルとの関係により、二種類に分類すること
ができる。同図ａは、分岐節のセルにおいても結
合節のセルにおいても、接続する「枝」のセルが
一番上のものである場合である。（この場合、分
岐節のセル、結合節のセルに接続する「枝」のセ
ルが同一のものである必要はない。両者を結ぶ複
合した「枝」のセルを単一の枝として見たてた場
合に成り立つていればよい。以下同様。）第２３
図ｂは、結合節のセルでは一番上の「枝」のセル
であるが、対応する分岐節のセルでは中間の
「枝」のセルとなつている場合である。両者の場
合についてスタツクA2の先頭の値を見ると、第
２３図ａの場合はまだ未完成の状態で、ここには
「０」が入つている。そこで、ここを「０」から
現在の「節」のセルのポインタの値にかえる。
第２３図ｂの場合は、スタツクA2の先頭の値
はすでに「０」でなく、現在処理中の「枝」のセ
ルよりも上方の「枝」のセルの結合節のセルのポ
インタが入つているはずである。ところが、現在
処理中の「枝」のセルは結合節のセルの一番上の
「枝」のセルである。つまり、第２３図ｂの分岐
節のセルを出発した時は、とりあえず３本以上の
「枝」のセルを持つブロツクの中間の「枝」のセ
ルとして出発したところが、現在の結合節のセル
に達した時点で、この「枝」のセルは別のブロツ
ク（現在処理中のブロツクの入れ子となるブロツ
ク）の一番上の「枝」のセルでなければならない
ことがわかつたことになる。そこで、この時の処
理は次のとおりとなる。
新らしいブロツクと前のブロツクの分岐節のセ
ルは同じものである。そこで、スタツクA1にそ
の先頭と同じものを再度入れる。（分岐節のセル
のポインタ）スタツクA2には、現在の結合節の
セルのポインタを入れる。またスタツクA3には
「０」を入れる。
スタツクＡに関する上記諸処理が終つた後、さ
らに次の処理を行なう。
まず現在の部分論理式に「＋」（論理和の記号）
を追加して、これをスタツクＢに退避する。次に
現在の「枝」のセルを「左鎖」からはずし、「左
鎖」を短縮する。そして、スタツクA1の先頭の
値によつて指される「節」のセルを次に処理する
「節」のセルとする。（ただし、スタツクA1のレ
ベルはそのままに保つ。） 第三に第２２図ｃの場合。（処理回路６１２で
の処理） この場合も第２２図ｂの時と同様に、相対する
分岐節のセル、および分岐節のセルと結合節のセ
ルを結ぶ枝の配置により、第２４図のように分類
することができる。同図ａは、現在処理中の
「枝」のセルが、分岐節のセルでも結合節のセル
でも単純に中間の「枝」のセルである場合であ
る。第２４図ｃは、相対する分岐節のセルにおい
ては、現在処理中の「枝」のセルが一番下の枝に
なつている場合である。（この時スタツクA3の先
頭は「１」になつている。） 第２４図ｄは、第２４図ｃと同じく相対する分
岐節のセルでは一番下の「枝」のセルになつてい
る場合であるが、この場合、この結合節のセルと
分岐節のセルにより構成されるブロツクとそれに
先行する「枝」のセルをひとまとめにして単一の
「枝」のセルとして見た場合、一番上の「枝」の
セルになる場合である。これに対し、第２４図ｃ
の場合は、まとめて見た結果が中間の「枝」のセ
ルとなつている場合である。
第２４図ｃ，ｄの場合、現在の結合節のセルと
相対する分枝節のセルからなるブロツクの一番下
の「枝」のセルをとおつてその結合節のセルへま
で達したわけであるから、このブロツクの終結処
理を行なう必要がある。このような場合の検出は
スタツクA3の先頭を見ることにより行なうこと
ができる。第２４図ｃ，ｄのような場合、相対す
る分岐節のセルでは一番下の「枝」のセルになつ
ているからスタツクA3の先頭を「１」にしてあ
る。
なお、第２４図ｄのような形は、単に一重のブ
ロツクの場合だけでなく、第２５図のように、ブ
ロツクが二重またはそれ以上の入れ子になつてい
て、各ブロツクの終結処理がペンデイング状態に
なつている場合もある。
そこで第２３図ｃの場合には、最初にスタツク
A3の先頭を見て、これが「１」であり、かつス
タツクA2の先頭が現在の結合節のセルのポイン
タに等しい時、次の処理を行なう。（この条件が
なりたたなければ、以下の処理はスキツプする。） まずスタツクＢの先頭の部分論理式をとり出し
この後に現在処理中の部分論理式を接続する。こ
のときスタツクＢの先頭は「Ｘ＋」となつている
はずで（「Ｘ」は、このブロツク内でそれまでに
形成された部分論理式）、現在の部分論理式を
「Ｙ」とすると、上記の処理の結果、「Ｘ＋Ｙ」と
なる。さらにこの両端をカツコでくくる。そして
再度スタツクＢの先頭の部分論理式（このとき
は、これは「Ｚ・」という形になつているはず。）
をとり出し、上記で得られた部分論理式の前につ
ける。この結果は、「Ｚ・（Ｘ＋Ｙ）」という形に
なる。
これで一つのブロツクの処理が終る。そこでス
タツクA1，A2，A3の中身をとり出して捨て、再
度スタツクA3の先頭を見る。これが再び「１」
ならば、上記のブロツク終結処理をくり返す。
「１」でなければ終り。以下の処理へ進む。
上記の処理を行なつた場合、結果は第２４図ａ
の形に集約するか（つまり、終結処理を行なつた
ブロツクをまとめて一つの「枝」のセルと見たと
きに、第２４図ａの形になつている。以下同様）、
または、第２４図ｂの形になる。もちろん上記の
ブロツク終結処理を行なわなかつた場合、すなわ
ち、相対する分岐節のセルにつながる「枝」のセ
ルが中間の「枝」のセルの場合は、当然第２４図
ａの形である。
上記二種類の場合で、それぞれ処理が次のよう
に分かれる。第２４図ａの形の時は、スタツクＢ
の先頭の入つている第２４図ａの一番上の「枝」
のセルに相当する部分論理式をとり出し、現在の
部分論理式をその後につける。この時、スタツク
Ｂの先頭は「Ｘ＋」の形になつているはずで、現
在の部分論理式「Ｙ」と合わせると「Ｘ＋Ｙ」の
形になる。
第２３図ａの場合、スタツクA2の先頭が「０」
となつているので、これを現在の結合節のセルの
ポインタに変える。なお、第２４図ｂの場合も、
第２３図ａの場合と同様な状況にあり、処理も同
じである。
以上の処理がすべて終了した後、第２２図ｂに
おける処理と同様に、まず現在の部分論理式の後
に「＋」を追加して、これをスタツクＢに退避す
る。次に現在の「枝」のセルを「左鎖」からはず
し、「左鎖」を短縮する。そして、スタツクA1の
先頭に出ている値を、次に処理する節のセルのポ
インタとする。
以上で第２２図ｃの処理が終る。
最後は第２２図ｄの処理の場合である。（処理
回路６１３での処理） これは結合節における最下段の枝であるから、
ブロツクの終結処理が必要である。
まずスタツクＢの先頭（これは「Ｘ＋」の形）
と、現在の部分論理式（これは「Ｙ」）とをつな
いで、両者をカツコでくくる。（「（Ｘ＋Ｙ）」の形
になる。） 第２２図ｄの場合も第２２図ｃの場合と同様
に、例えば第２６図のようにブロツクが多重化し
ていて、その終結処理が未決になつている場合が
あり、その場合は可能な限りのブロツクの終結処
理を行なう必要がある。
これを調べるに際し、まずスタツクA3の先頭
を吟味する。これが「０」である時、このブロツ
クは第２７図ａのようになつており、分岐節のセ
ル側では最下段の「枝」のセルになつていない。
そこでブロツク終結処理はこれで終りである。た
だし、第２７図ａのように、このブロツクをまと
めて一つの枝と見たてた時、分岐節のセルに対す
る最上段の「枝」のセルとなつているならば、す
なわち第２０図ｂの形に帰するならば、このまと
めたブロツクの外側のブロツクの開始の状態にあ
るわけで、ブロツクの開始処理を行なう必要があ
る。そこで、現在スタツクＡに入つている終結処
理をしたブロツクの情報を捨て、新らしいブロツ
クの情報をスタツクＡに入れればよい。しかし、
スタツクA1に入つている値は、古いブロツクの
分岐節のセルのポインタであるが、これは新らし
いブロツクの分岐節のセルのポインタと同じであ
るので、これは変えなくてよい。またスタツク
A3は、初めの判定条件の結果により「０」であ
るので、これもこのままでよい。したがつてスタ
ツクA2の先頭だけを「０」に変えるのみで終り
である。
第２７図ａのような状況の検知は、次のように
すればできる。まずスタツクＡに入つているデー
タの数を調べ、これが１組しかなければ、いい換
えれば上記の終結処理をしたブロツクの情報しか
なければ第２７図ａの状態にある。スタツクＡの
データの数が２組以上あるならば、スタツクA1
の先頭の二つを比較し、それが等しければ第２７
図ｃのような状態にあり、等しくなければ第２７
図ｂのような状態にある。第２７図ｂの状態はや
はり開始処理をすべき形である。
以上がスタツクA3の先頭が「０」であつた時
の処理である。このときは、これで第２２図ｄの
処理も終りである。
スタツクA3の先頭が「０」でない時は、上述
した処理は行なわず、次に、スタツクＡのデータ
の数を調べる。これが１組のみ、すなわち最初で
終結処理したブロツクの情報しか入つていなけれ
ば、この時は第２８図のような形である。この時
は、スタツクＡの中身をとり出して捨て、またス
タツクＢの先頭（「Ｚ・」の形、これしか入つて
いないはず。）と、現在の部分論理式（「Ｘ＋Ｙ）」
の形）とをつなぎ（「Ｚ・（Ｘ＋Ｙ）」となる）(4)
の処理を終える。
スタツクＡのデータの数が２組以上の時は、次
にスタツクA1の先頭の二つの値を比較する。両
者が等しい時、これは終結処理をしたブロツクと
その外側のブロツクの分岐節のセルが同一である
ことを意味する。以前の吟味ですでにスタツク
A3の先頭は「１」、すなわちこのブロツクの分岐
節のセルの最下段の「枝」のセルの処理であるこ
とがわかつているから、第２７図ｃの形ではなく
第２９図の形である。
この終結処理をしたブロツクをまとめて１本と
見たてれば、これはその外側のブロツクの分岐節
のセルの最下段の「枝」のセルになつていること
がわかる。そこで処理としては、終結処理したブ
ロツクの情報をスタツクＡからとり出して捨てる
とともに、スタツクA3の先頭を「０」から「１」
に変えることである。これで第２９図の場合の処
理を終わるとともに、第２２図ｄの処理も終わ
る。
以上どの判定条件にも合致しない時、結線構造
は部分的に見て第２８図の形になつている場合に
あたる。この時、上述した第２８図の形に対する
と同様な処理、すなわちスタツクＡの先頭をとり
出して捨て、スタツクＢの先頭（「Ｚ・」の形）
と、現在の部分論理式（「（Ｘ＋Ｙ）」の形）とを
つなぐ。（「Ｚ・（Ｘ＋Ｙ）」となる。） この後スタツクA2の先頭と、現在の結合節の
セルのポインタの値を比べ、等しければ第２２図
ｄの処理の先頭にもどつて、新らしいブロツクに
ついて再度同じ処理を行なう。これは第２６図の
ように、終結すべきブロツクが二重またはそれ以
上になつている場合である。
以上が、左鎖処理回路４１の処理内容である。
この後、左鎖の終了通知を右鎖処理回路４０に送
り、再び右鎖の処理に入る。
以上が、第９図の論理代数式への変換部２２の
詳細な構成および処理内容の説明である。
次に論理代数式への変換部２２による処理例を
第３０図に示す。同図ａは、変換前のリレーシー
ケンス図の結線構造で、ｂはその変換過程、ｃは
変換結果である。第３０図ｂの「＄」は変換処理
の最初も、中間の処理と同様に行なえるように仮
に設けた部分論理式の核である。変換終了後棄却
する。第３０図ｂで、スタツクＡ，Ｂとも左端が
スタツクの先頭である。またPA，PBはそれぞれ
スタツクＡ，Ｂのスタツクポインタである。
なお第３０図ｂの変換過程の例からも一部わか
るが、対象となるリレーシーケンス図が複雑であ
ると、変換処理を進めて行くうちに、だんだん長
い部分論理式をスタツクＢに入れたり出したりし
なければならないようになつてくる。実際の処理
ではこれは相当の手数となる。そこで、部分論理
式を論理代数式メモリ１５上のある場所に一旦作
成したら、そこを動かさないようにし、実際の部
分論理式をスタツクＢに出し入れする代りに、部
分論理式の先頭と最後の要素のポインタを出し入
れするようにすれば、スタツクＢに関する処理の
手数はいつでも同じとなり、部分論理式が長くな
つても変らないようになる。さらに部分論理式自
体をポインタを用いた構造、すなわちポインタに
よる鎖で結ばれたリスト構造にすれば、実際の部
分論理式の移動処理は不要となり、ポインタ操作
だけで処理を行なえるようになる。この例を、第
３１図に示す。これは第３０図の例をリスト構造
で表現した例である。
この例の場合、論理的にはこれで変換された完
全な論理式が得られたと言えるが、場合によつて
はこれを文字表現に変換する必要もあろう。第３
１図のように、変換の結果得られた論理式はリス
ト構造と言つても単一であるから、先頭からたど
つて行けば簡単に文字表現に変換することができ
る。また、第３１図の論理式から、SCの機械語
を得ることも可能である。
なお、前にも述べたが、途中の論理代数式への
変換を省略して、直接SCの機械命令に変換する
アルゴリズムを考えることも可能である。これは
上記の結線構造データからの変換過程で、部分論
理式を生成して行く代りに、SC機械命令の部分
列を次々に作成していくようにすればよい。また
は、高級言語のコンパイラで行なわれているよう
に、上記の部分論理式の代りに、第３２図のよう
な木構造を作成し、木構造が完成した後、これを
SCの機械命令列に変換するようにすることも可
能である。
上記の二つの変換処理、リレーシーケンス図か
ら結線構造データへの変換および結線構造データ
から論理代数式への変換の説明では、最初に与え
られたリレーシーケンス図がすべて正当なもので
あるとして説明を進めてきた。しかし、変換の入
力となるリレーシーケンス図は、人間がCRT画
面上に描写するものであるから、多くの場合エラ
ーが伴なう。上記の変換処理の過程で、要所要所
でチエツクポイントを設ければ、この入力エラー
の検出を行なうことができる。
例えば、入力されたリレーシーケンス図に尻切
れの枝がある場合がある。このエラーは前述した
ように、結線構造抽出部において検出することが
できる。これは既に説明したように、第１４図ヘ
の場合に相当する。
また、例えば第３３図ａに示すようなリレーシ
ーケンス図がある。このリレーシーケンス図は、
リレー回路として見た場合、正当なもので、正常
に機能を果し得る。しかし、このリレーシーケン
ス図と同等な機能を果す論理代数式（第３３図
ｃ）は作り得るが、このリレーシーケンス図に直
接対応するような論理代数式は存在しない。した
がつて、そのようなSCの機械命令列も存在しな
い。このようなリレーシーケンス図は、その殆ん
どが操作者の入力誤りによるものなので、勝手な
形の機能的にのみ等価な論理代数式に変換してし
まうよりは、エラーとして検出するほうがよい。
第３３図ａのリレーシーケンス図は、一対の分
岐節のセルと結合節のセルからなるブロツクの重
なりが、入れ子構造になつていない。通常、論理
代数式に変換可能能なリレーシーケンス図では、
論理代数式の一対のカツコで囲まれた部分に対応
する部分、すなわち一対の分岐節のセルと結合節
のセルで囲まれたブロツクが多重に重なる時、論
理代数式の場合と同様に、大きいものから順繰り
に、つまり外側のものから内側のものへと順番
に、内側へ内側へと含む入れ子構造になつている
必要がある。
第３３図ａのエラーは、論理代数式への変換部
における処理過程で、要所要所でスタツクＡの内
容と、そのときの「節」と「枝」のセルのつなが
りとの間に矛盾がないかをチエツクするようにす
れば検出可能である。第３３図ａのリレーシーケ
ンス図の結線構造は第３３図ｂのようであるが、
例えばN2の分岐節のセルの処理をした後、N3の
結合節のセルの処理に移る場合を考える。「枝」
のセルX4は分岐節のセルN2の一番上の枝である
から、分岐節のセルN2ではブロツクの開始処理
を行ない、スタツクA1には、分岐節のセルN2の
ポインタを入れ、スタツクA2，A3には「０」を
入れる。次に結合節のセルN30に移ると、「枝」
のセルX4は結合節のセルN3の一番下の「枝」の
セルであるから、ブロツクの終結処理をする必要
がある。終結処理をするようなブロツクは、すで
に確定しているはずで、その場合スタツクA2に
は、以前の処理によりこの結合節のセルのポイン
タが入つていなければならない。ところが、前述
したようにスタツクA2の先頭には「０」が入つ
ている。そこで、このような状況の検出は、結合
節のセルの一番下の枝の処理を行なう時、スタツ
クA2の先頭と結合節のセルのポインタの値を比
較することにより検出できることがわかる。
これは、一例で、他にも結合節のセルの各処理
で、スタツクＡの先頭とその時の「節」のセルと
「枝」のセルのつながり具合をチエツクすること
により、構造的なエラーを検出することができ
る。
以上で、リレーシーケンス図変換装置１４の説
明を終わる。この後機械語変換装置１６により、
SCの機械語に変換され、機械語によるシーケン
スプログラムとしてSCの記憶部２に書込まれる。
次に、第８図のリレーシーケンス図再生装置１
８について説明する。
第３４図はその構成である。７０は、論理代数
式走査判定回路で、論理代数式メモリ１５上既に
形成されている論理代数式を頭から順に走査し、
現われてくる論理代数式の記号要素（「（」，「＋」，
「）」など）に応じて、必要な処理の実行を、各処
理回路７１１〜７１６の一つに対し命令する。７
２，７３はスタツク形式の一時記憶メモリであ
る。これを以下それぞれスタツクＳ、スタツクＴ
と呼ぶことにする。
スタツクＳは、論理代数式における一対の
「（」，「）」で囲まれた部分に対応するリレーシー
ケンス図の部分（前述したようにこれをブロツク
と呼ぶ。）の情報を、一時退避するためのもので
ある。具体的には、１ブロツクのリレーシーケン
ス図の上下左右の縁に相当する部分の座標を保持
する。これをそれぞれ部分に分けて、第３５図に
示すように、ブロツクの上縁のＹ座標を保持する
スタツクをSTY、下縁のＹ座標を保持するスタ
ツクをSBY、左端のＸ座標を保持するスタツク
をSLX、右端のＸ座標を保持するスタツクを
SRXと名づける。スタツクＴは、スタツクＳに
準じて、１ブロツクのリレーシーケンス図のすべ
ての横枝の右端の点の座標を保持するのに用い
る。
再生出力を表示するCRT画面にわりあてる座
標系は、次のようなものであるとする。
CRT画面の左上隅を原点とし、格子点（縦枝、
横枝が交わる位置にある点）ごとに座標を割り当
てる。水平方向をＸ軸、垂直方向をＹ軸とし、そ
の向きは、Ｘ軸が左から右へ増加し、Ｙ軸は上か
ら下へ増加するようにする。
第３４図の７４は、現在処理中の格子点の座標
を保持するレジスタで、これをCNPと名づける。
また、７４１および７４２はその構成部分で、
CNPのＸ座標、およびＹ座標の値を保持する。
またこれらをそれぞれCNPX，CNPYと名づけ
る。なお、その格子点から右側へ伸びる枝も同一
のCNPで指示されるものとする。
論理代数式走査判定回路７０は、論理代数式メ
モリ１５を順に走査し、現われてくる記号要素に
応じて、処理回路７１１〜７１６の一つに対し、
その記号に応じた処理の実行指令を発する。これ
らの処理を以下、箇条書きにして説明する。
論理代数式を左から右へ順に調べていき、 (1) 接点名なら、 (i) その接点名と接点パターン（―‖―）を
CNPの位置に出力する。（処理回路７１１） (ii) ただし、接点名の前に、 (イ) 「／」（論理否定の記号）がついていた
ら（〓〓〓）を出力する。（処理回路７１
２） (ロ) 「＝」（代入記号）がついていたら、現
在のCNPの位置から枝を延長して、（―○
―）を右端によせて出力する。「＝」のと
きは、これで一つの論理代数式の処理を終
わる。そして、統轄制御部１１に対して、
終了通知を行なう。（処理回路７１３） (iii) その後、CNPXの値を１増す。（処理回路
７１１） (2) 「・」（論理積の記号）の場合、何もしない
で次へ進む。
(3) 「（」なら、新らしいブロツクの開始を意味
するから、 (i) スタツクSLX，SRXにCNPXの値を、ス
タツクSTY，SBYにCNPYの値をそれぞれ
入れる。
(ii) スタツクＴに適当な区切り記号（例えば、
この処理で扱える最大の値）を入れる。（処
理回路７１４） (4) 「＋」（論理和の記号）の場合、 (i) スタツクSRXの先頭とCNPXの値を比べ、
大きい方をSRXにもどす。（ブロツクの右端
の更新） (ii) CNP（CNPX，CNPY）の値を、スタツク
Ｔに入れる。
(iii) スタツクSLXの先頭をCNPXに入れる。
（スタツクSLXの先頭はそのまま） (iv) スタツクSBYの先頭をとり出して、これ
に１加え、CNPYに入れるとともに、スタ
ツクSBYにもどす。（処理回路７１５） (5) 「）」ならば、これは１ブロツクの終了を意
味し、まず、 (i) スタツクSRXの先頭とCNPXを比べ、そ
の最大値をもとめる。
(ii) (i)でもとめた最大値は、そのブロツクに含
まれる各横枝のうち、最大の長さを持つ枝の
右端の点のＸ座標である。一方、各横枝の右
端の座標の値はすべてスタツクＴに入つてい
るので、これらをもとにして、短かい枝につ
いてはその右端の点から横棒（―）を延長し
て、各横枝の長さをそろえる。
(iii) スタツクSLX，RSX，STY，SBYから、
その先頭の値をすべて取り出し、それらをも
とにして、そのブロツクの左端および右端を
縦線で結ぶ。ただし最下端のＹ座標は、
SBYの先頭の値ではなくCNPYを用いる。
(iv) スタツクＳ（SLX，SRX，STY，SBY）
が空でない時、スタツクSBYの先頭と
CNPYの値（このブロツクの最下端のＹ座
標）を比べ、大きい方をスタツクSBYにも
どす。
(v) 最後に、CNPXの値を(i)でもとめた最大
値に、CNPYの値は(iii)までSTYの先頭にあ
つた値を入れる。（処理回路５１６） なお、リレーシーケンス図は、原点から作り始
める。すなわち、最初CNPを原点に置く。また
画面両端の電源母線、接地線はこの処理の前か後
に描けばよい。
この変換による処理例を、第３６図に示す。第
３６図ａが、変換のもととなる論理代数式ｂはそ
の変換過程、ｃは変換結果である。また、変換の
過程で作成されてゆくリレーシーケンス図の様子
を第３７図に示す。同図の部分図の番号は、第３
６図ｂの変換過程における番号と対応させてい
る。なお、第３６図で、PS，PTはそれぞれスタ
ツクＳ，Ｔのスタツクポインタを示す。またスタ
ツクＴ内に書いてある「＃」記号は、区切り記号
を示す。スタツクＳ，Ｔはともに、最左側をスタ
ツクの先頭とする。
この実施例におけるリレーシーケンス図再生装
置では、リレーシーケンス図を各接点パターンが
上方および左方によるように出力している。「（」，
「＋」，「）」等における処理を変えれば他の形、例
えば右下りのリレーシーケンス図などを出力する
ことも可能である。
エラーチエツクについては、リレーシーケンス
図を展開表示するためのデイスプレイ画面が通常
有限であるから、その範囲を越えないようにチエ
ツクすることがまず必要である。これは、
CNPX，CNPYを増加させる部分で、規定範囲
を越えていないかチエツクするようにすればよ
い。
論理代数式の正当性のチエツクも必要である。
論理演算記号の順序、左右のカツコの個数等のチ
エツクなどを行なうとよい。
なお、SCのメモリに書込まれたプログラムが
常に本発明によりプログラム入力装置から入力さ
れたものであれば、SCのメモリに書込まれた時
点で、リレーシーケンス図からの変換処理により
エラーチエツクは終つている。したがつて、SC
のメモリから取出して、リレーシーケンス図にも
どすときには、上記のエラーチエツクは不必要で
ある。
論理代数式において、一番最後に実行される演
算が論理和のとき、通常それに対して式の両側を
「（」，「）」で囲むことはしない（第３８ａ参照）
が、本アルゴリズムでは、論理和の演算記号
「＋」は必ずその両側を一対の「（」，「）」で囲ま
れている必要がある。（第３８図ｂただし、第３
８図ａのようなものが与えられたとき、第３８図
ｂの形に変換するのは容易であるし、また変換せ
ずに、「＋」記号が出てきた時点で同様な対策を
講じてもよい。
同様な問題は、前記のリレーシーケンス図から
論理代数式への変換処理の場合もありえる。つま
り第３８図ｃのようなリレーシーケンス図が与え
られた時、同図ｂのような論理代数式が得られ
る。このような場合も、最外側のカツコを取り払
うようにするのは容易である。
以上説明したように、本発明によるシーケンス
プログラム入力装置を用いれば、SCの機械命令
列の順序に制約されることなしに、自由にシーケ
ンスプログラムの作成および修正、編集を行なう
ことができる。さらに、本実施例のごとく、デイ
スプレイを併用することにより、画面上の位置を
指定しながら容易にシーケンスプログラムの作成
を行える。
また、本実施例のごとく、リフレツシユメモリ
内のパターンコードを解読して機械語命令列を生
成する場合、入力された記号を別に記憶する必要
がなく、装置が簡単となる。また、本願第２の発
明によれば、作成ずみのシーケンスプログラムの
変更も容易に行いうる。
なお、本発明の入力装置を用いれば単にCRT
デイスプレイの表示のためだけでなくSCのメモ
リ内容をリレーシーケンス図形式で印字する場合
とか、逆に、図面認識装置で読取つたリレーシー
ケンス図のデータをSCの機械命令列に変換する
こともできる。
【図面の簡単な説明】
第１図はSCの一般的構成を示すブロツク図、
第２図はリレーシーケンス図、第３図は従来のシ
ーケンスプログラム入力装置の構成ブロツク図、
第４図は命令セツトの一例を示す図、第５図は所
定の順序で入力されるシーケンスプログラムのリ
レーシーケンス図、第６図〜第３８図はいずれも
本発明によるシーケンスプログラム入力装置の実
施例に関するもので、第６図は操作キーの一例の
構成図、第７図は作成されたリレーシーケンス
図、第８図はシーケンスプログラム入力装置の一
実施例の構成ブロツク図、第９図は第８図のリレ
ーシーケンス図変換装置の一例の構成ブロツク
図、第１０図、第１１図は第９図の動作を説明す
るための説明図、第１２図は第９図の結線構造抽
出部の一例の構成ブロツク図、第１３図〜第１６
図は第１２図の動作を説明するための説明図、第
１７図は第９図の論理代数式変換部の一例の構成
ブロツク図、第１８図は第１７図のメモリの一例
の構成図、第１９図は第１７図の右鎖処理回路の
一例の構成ブロツク図、第２０図は第１９図の動
作を説明する説明図、第２１図は第１７図の左鎖
処理回路の一例の構成ブロツク図、第２２図〜第
２８図は第２１図の動作を説明する説明図、第２
９図〜第３３図は第１７図の動作を説明する説明
図、第３４図は第８図のリレーシーケンス図再生
装置の一例の構成ブロツク図、第３５図は第３４
図のメモリの一例の構成図、第３６図〜第３８図
は第３４図の動作を説明する説明図である。 ４…シーケンスプログラム入力装置、７…リフ
レツシユメモリ、１０…表示部、１４…リレーシ
ーケンス図変換装置、１５…論理代数式メモリ、
１６…機械語変換装置、１７…論理代数式再生装
置、１８…リレーシーケンス図再生装置。

Claims (1)

  1. 【特許請求の範囲】 １ 複数の装置記号とそれらを接続する複数の線
    記号とそれらの装置記号に付された参照記号より
    なるシーケンス図により規定される制御を実行す
    るための機械語命令をシーケンスコントローラに
    与えるためのシーケンスプログラム入力装置であ
    つて、該シーケンス図に含まれる複数の記号およ
    びそれぞれの位置を入力する入力手段と、該入力
    手段により複数の装置記号および線記号を入力し
    た後、第１の記号に依存してあらかじめ定められ
    た、少なくとも一つの特定の隣接位置にある第２
    の記号を該第１の記号に接続されるべき記号とし
    て検出することを、該入力済の複数の装置記号お
    よび線記号に対して行うことにより、入力済の複
    数の装置記号の相互の接続関係を判別し、該判別
    結果に基づき、該機械語命令列を生成する生成手
    段とを有するシーケンスプログラム入力装置。 ２ 該入力手段は、二次元の表示画面を有する表
    示手段と、入力すべき記号の位置として、該表示
    画面内の位置を入力するとともに記号を入力する
    記号・画面内位置入力手段とからなり、該表示手
    段は、該記号・画面内位置入力手段により入力さ
    れた画面内の位置に対応する該表示画面内の位置
    に、該記号・画面内位置入力手段により入力され
    た記号を表示する第１項記載のシーケンスプログ
    ラム入力装置。 ３ 該記号・画面内位置入力手段は、該表示画面
    に表示されるカーソルの位置でもつて、該表示画
    面内の位置を入力する手段を有する第２項記載の
    シーケンスプログラム入力装置。 ４ 上記入力手段は、該シーケンス図を複数の部
    分に分け、入力すべき記号が属する部分の位置を
    その記号の位置として入力するとともにその記号
    を入力する記号・部分位置入力手段と、該複数の
    部分にそれぞれ対応する複数の記憶領域を有する
    記憶手段と、各部分について入力された記号を表
    わすデータを、各部分の位置に対応する該記憶手
    段内の記憶領域に書込む書込手段とからなり、 上記生成手段は、該入力手段により入力された
    複数の装置記号および線記号が該記憶手段に書込
    まれた後に、該複数の部分の内の第１の部分に対
    応して設けられた、該記憶手段の第１の記憶領域
    に記憶された第１の記号に依存してあらかじめ定
    められた、少なくとも一つの、該第１の部分に対
    して特定の隣接位置にある第２の部分に対応して
    設けられた、該記憶手段の第２の記憶領域に記憶
    された第２の記号を、該第１の記号に接続される
    べき記号として検出することを、該記憶手段に既
    に記憶された複数の装置記号および線記号に対し
    て行うことにより、該記憶手段に既に記憶された
    複数の装置記号の相互の接続関係を判別し、当該
    判別結果に基づき該機械語命令列を生成する手段
    からなる第１項のシーケンスプログラム入力装
    置。 ５ 該記号・部分位置入力手段は、二次元の表示
    画面を有する表示手段と、入力すべき記号が属す
    る部分の位置として、該表示画面内の、あらかじ
    め定めた複数区画の一つの区画の位置を入力する
    とともに記号を入力する記号・画面内区画位置入
    力手段からなり、該記憶手段は、該表示画面の各
    区画に表示されるべきパターンを表わすパターン
    コードを記憶するリフレツシユメモリからなり、 該書込手段は、該記号・画面内区画位置入力手
    段により入力された記号に対して定められたパタ
    ーンコードを当該入力手段から入力された画面内
    区画に対応する、該リフレツシユメモリ内の記憶
    領域に書込む手段からなり、 該表示手段は、該リフレツシユメモリ内の複数
    のパターンコードを読み出し、それぞれに対応す
    るパターンを表示する手段とからなる第４項のシ
    ーケンスプログラム入力装置。 ６ 該記号・画面内区画位置入力手段は、該表示
    画面に表示されるカーソルの位置でもつて、該表
    示画面内の位置を入力する手段を有する第５項の
    シーケンスプログラム入力装置。 ７ 該生成手段は、該判別を実行し、該判別され
    た接続関係を示すデータとして、異なる装置記号
    を等電位に結合する複数の結線部分をそれぞれ代
    表する複数の点ごとに、そこに接続される装置記
    号を表わす結線構成データを生成する手段と、該
    生成されたデータに基づき該機械語命令列を発生
    する手段とからなる第１項のシーケンスプログラ
    ム入力装置。 ８ 該生成手段は、該判別を実行し、該判別され
    た接続関係に基づき、該シーケンス図に対応する
    論理代数式を表わすデータを生成する手段と、該
    生成された論理代数式を表わすデータを該機械語
    命令列に変換する手段からなる第１項のシーケン
    スプログラム入力装置。
JP4306579A 1979-04-11 1979-04-11 Sequence program input device Granted JPS55135908A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4306579A JPS55135908A (en) 1979-04-11 1979-04-11 Sequence program input device
US06/374,870 US4449180A (en) 1979-04-11 1982-05-04 Sequence program inputting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4306579A JPS55135908A (en) 1979-04-11 1979-04-11 Sequence program input device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP62237141A Division JPH0652481B2 (ja) 1987-09-24 1987-09-24 シーケンスプログラム入力装置

Publications (2)

Publication Number Publication Date
JPS55135908A JPS55135908A (en) 1980-10-23
JPS6365965B2 true JPS6365965B2 (ja) 1988-12-19

Family

ID=12653445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4306579A Granted JPS55135908A (en) 1979-04-11 1979-04-11 Sequence program input device

Country Status (2)

Country Link
US (1) US4449180A (ja)
JP (1) JPS55135908A (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ218742A (en) * 1986-06-03 1990-09-26 Fisher & Paykel Programmed logic controller
JPS57131938U (ja) * 1981-02-10 1982-08-17
JPS57206907A (en) * 1981-06-15 1982-12-18 Hitachi Ltd Sequence forming device
JPS585678U (ja) * 1981-07-02 1983-01-14 増戸　敬子 洗たく用円型ネツト袋
JPS58140811A (ja) * 1982-02-17 1983-08-20 Toshiba Mach Co Ltd 分岐シンボルによる制御可能なプログラマブルシ−ケンスコントロ−ラ
JPS6031645A (ja) * 1983-08-01 1985-02-18 Hitachi Ltd シーケンス演算処理装置
JPS60160440A (ja) * 1984-01-31 1985-08-22 Nippon Electric Ind Co Ltd プログラマブルコントロ−ラにおけるフロ−チヤ−ト式グラフイツク言語によるアプリケ−シヨンプログラムの入力方法
US4663704A (en) * 1984-12-03 1987-05-05 Westinghouse Electric Corp. Universal process control device and method for developing a process control loop program
US4722071A (en) * 1985-04-19 1988-01-26 Pertron Controls, Corporation Compiler for evaluating Boolean expressions
JPS62282301A (ja) * 1985-07-12 1987-12-08 Nippon Electric Ind Co Ltd プログラム作成装置
US5157595A (en) * 1985-07-19 1992-10-20 El Paso Technologies, Company Distributed logic control system and method
US4893256A (en) * 1986-04-04 1990-01-09 International Business Machines Corporation Interactive video composition and presentation systems
US4831524A (en) * 1986-06-24 1989-05-16 Westinghouse Electric Corp. Logic diagram compiler/executor
US4839803A (en) * 1986-09-05 1989-06-13 Hitachi, Ltd. Planning support method and system
US4860204A (en) * 1987-02-05 1989-08-22 Softron, Inc. Computer based workstation for development of graphic representation of computer programs
JPS6486204A (en) * 1987-09-29 1989-03-30 Toshiba Corp Graphic converting processor
US5287449A (en) * 1987-11-06 1994-02-15 Hitachi, Ltd. Automatic program generation method with a visual data structure display
US5287548A (en) * 1988-02-29 1994-02-15 Allen-Bradley Company, Inc. Programmable controller having a stored program with both machine language instructions and source code data
US5072356A (en) * 1988-04-11 1991-12-10 Square D Company Ladder drum sequence controller
CA1337877C (en) * 1988-04-11 1996-01-02 Kim J. Watt Ladder sequence controller
US5005152A (en) * 1989-04-05 1991-04-02 Allen-Bradley Company Industrial controller with decompilable user program
GB8912599D0 (en) * 1989-06-01 1989-07-19 Fray Paul J Process control
US4991076A (en) * 1989-06-30 1991-02-05 Icom Inc. Method and apparatus for creating custom displays for monitoring ladder logic programs
US5349518A (en) * 1989-06-30 1994-09-20 Icom, Inc. Method and apparatus for symbolic ladder logic programming with automatic attachment of addresses
US5276811A (en) * 1989-06-30 1994-01-04 Icom, Inc. Method for emulating programmable logic controller by exchanging information between debug program which emulates I/O devices and ladder logic program
US5267145A (en) * 1989-06-30 1993-11-30 Icom, Inc. Method and apparatus for program navigation and editing for ladder logic programs by determining which instructions reference a selected data element address
US5243511A (en) * 1989-06-30 1993-09-07 Icom, Inc. Method and apparatus for block move re-addressing in ladder logic programs
US5127099A (en) * 1989-06-30 1992-06-30 Icom, Inc. Method and apparatus for securing access to a ladder logic programming and monitoring system
ATE131945T1 (de) * 1989-09-04 1996-01-15 Omron Tateisi Electronics Co Programmierbare überwachungseinrichtung und verfahren
JP2526686B2 (ja) * 1989-12-26 1996-08-21 三菱電機株式会社 プログラマブルコントロ―ラの制御プログラムにおけるプログラム内容の修正方法
JP2526692B2 (ja) * 1990-03-02 1996-08-21 三菱電機株式会社 プログラマブルコントロ―ラのプログラミング方法
JP2654707B2 (ja) * 1990-03-24 1997-09-17 トヨタ自動車株式会社 複数ｐｃの並列制御装置
US5321829A (en) * 1990-07-20 1994-06-14 Icom, Inc. Graphical interfaces for monitoring ladder logic programs
JPH0484328A (ja) * 1990-07-27 1992-03-17 Hitachi Ltd プログラム作成装置
EP0477760B1 (en) * 1990-09-20 1996-07-24 Hitachi, Ltd. Programming method and apparatus for programmable controller
US6484189B1 (en) 1991-04-26 2002-11-19 Amiga Development Llc Methods and apparatus for a multimedia authoring and presentation system
US5574843A (en) * 1991-04-26 1996-11-12 Escom Ag Methods and apparatus providing for a presentation system for multimedia applications
US5317732A (en) * 1991-04-26 1994-05-31 Commodore Electronics Limited System for relocating a multimedia presentation on a different platform by extracting a resource map in order to remap and relocate resources
JP2963299B2 (ja) * 1993-03-31 1999-10-18 三菱電機株式会社 プログラマブルコントローラの周辺装置、及び内部情報設定方法
US5508909A (en) * 1994-04-26 1996-04-16 Patriot Sensors And Controls Method and systems for use with an industrial controller
US5764507A (en) * 1996-01-02 1998-06-09 Chuo; Po-Chou Programmable controller with personal computerized ladder diagram
US7003733B2 (en) * 2001-01-30 2006-02-21 Duemler David W Programmable logic controller programming system
JP3892405B2 (ja) * 2003-03-10 2007-03-14 株式会社名機製作所 射出成形機のシーケンス回路表示方法
DE502004008418D1 (de) * 2004-09-28 2008-12-18 Siemens Ag Verfahren und Vorrichtung zur Abbildung von Elementen eines in graphischer Programmiersprache vorliegenden Steuerungsprogramms in eine Abbildungsreihenfolge mittels eines Flutungsalgorithmus (Bereichswachstumsverfahren)
EP1795999A1 (de) * 2005-12-09 2007-06-13 Siemens Aktiengesellschaft Verfahren und System zur Transformation von Elementen eines in einer Kontaktplandarstellung vorliegenden Steuerungsprogramms in eine Funktionsplandarstellung
DE112009004315B4 (de) * 2009-02-04 2017-03-09 Mitsubishi Electric Corporation Leiterprogramm-Editiervorrichtung
CN102566512B (zh) * 2011-12-09 2015-08-12 绍兴文理学院 基于图编程的轴承切削自动生产线专用控制电路及系统
CN102722142A (zh) * 2011-12-09 2012-10-10 绍兴文理学院 基于图编程的轴承切削自动生产线专用控制系统
JP5769900B2 (ja) 2013-03-29 2015-08-26 三菱電機株式会社 シーケンスプログラム部品作成プログラムおよびシーケンスプログラム部品作成装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3686639A (en) * 1969-12-11 1972-08-22 Modicon Corp Digital computer-industrial controller system and apparatus
US3964026A (en) * 1973-05-22 1976-06-15 Nissan Motor Co., Ltd. Sequence block display system
US4149235A (en) * 1976-12-27 1979-04-10 Mcdonnell Douglas Corporation Computer numerical control system for machine tool
US4217658A (en) * 1977-07-25 1980-08-12 Struthers-Dunn, Inc. Process control system that controls its outputs according to the results of successive analysis of the vertical input columns of a hypothetical ladder diagram
US4227247A (en) * 1977-10-12 1980-10-07 Eaton Corporation Integrated circuit controller programmable with unidirectional-logic instructions representative of sequential wire nodes and circuit elements of a ladder diagram
US4200914A (en) * 1977-11-22 1980-04-29 Eaton Corporation Memory programming control system for storing a wire number program of a ladder diagram for a programmable controller
US4244034A (en) * 1979-01-09 1981-01-06 Westinghouse Electric Corp. Programmable dual stack relay ladder line solver and programming panel therefor

Also Published As

Publication number Publication date
JPS55135908A (en) 1980-10-23
US4449180A (en) 1984-05-15

Similar Documents

Publication Publication Date Title
JPS6365965B2 (ja)
KR100352570B1 (ko) 프로그램된컴퓨터를사용하여구조적프로그램을자동생성하는순서도를작성하는방법및장치
JP2765969B2 (ja) 図式データ駆動型プログラム開発支援装置
JPH02109127A (ja) 仕様処理方法
JPH03257671A (ja) 設計取り込みシステム
CN106648608B (zh) 一种灵活方便的流程图构建方法
CN111462272B (zh) 一种计算机联锁站场数据组态方法、控制系统
JPH06203024A (ja) 文書処理装置
JPS63100504A (ja) シーケンスプログラム入力装置
JPH03147059A (ja) 文書処理方法
JPH06274333A (ja) プログラムの入力支援方法および編集支援方法
JPH0588869A (ja) プログラム自動生成方法及び装置
JP3830686B2 (ja) 構造化文書処理装置および構造化文書処理方法
JP2982490B2 (ja) Ｓｆｃプログラミング方式
JP3102222B2 (ja) 知識獲得方法及びその実施装置
JP2716133B2 (ja) ブロック図のデータ表示処理装置
JPH07129080A (ja) Ｓｆｃ入力方式
JP2002024014A (ja) プログラムテキスト自動作成装置及び自動作成方法
JPS62145424A (ja) プログラム管理方法
KR100229567B1 (ko) 오버레이 코딩시 좌표값과 텍스트값 생성방법
JPH1063675A (ja) データ探索方法及びそれを適用したデータ探索装置
JP2637208B2 (ja) 図形処理システム
JPH08147167A (ja) 知識編集方法
JP2002175336A (ja) シナリオ編集装置、シナリオ表示装置、ならびにそのプログラムを記録した記録媒体
JPS6152778A (ja) 画像編集装置