JPS6365632A - Manufacture of thin type module - Google Patents

Manufacture of thin type module

Info

Publication number
JPS6365632A
JPS6365632A JP21024186A JP21024186A JPS6365632A JP S6365632 A JPS6365632 A JP S6365632A JP 21024186 A JP21024186 A JP 21024186A JP 21024186 A JP21024186 A JP 21024186A JP S6365632 A JPS6365632 A JP S6365632A
Authority
JP
Japan
Prior art keywords
semiconductor chip
leads
film carrier
carrier tape
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21024186A
Other languages
Japanese (ja)
Inventor
Koichi Takegawa
光一 竹川
Atsuhiko Izumi
和泉 篤彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21024186A priority Critical patent/JPS6365632A/en
Publication of JPS6365632A publication Critical patent/JPS6365632A/en
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PURPOSE:To attain simplification of a module substrate, thinning of module layer and improvement of yield by a method wherein a semiconductor chip is facedown-bonded by film carrier process. CONSTITUTION:A metallic foil such as copper, etc., is bonded onto an insulating film provided with sprocket holes 13b for carriage and alignment as well as a device hole 14b containing a semiconductor chip 1b while a film carrier tape 16b formed of leads 11b taking specified shape of the metallic foil by etching process etc. and the semiconductor chip 1b provided with metallic bumps 17 on electrode terminals are prepared to inner lead-bond the leads 11b of film carrier tape 16b and the bumps 17b of semiconductor chip with one another. Finally, after coating resin 12b to fill the gap between the surface, leads and the edges of semiconductor chip 1b, a semiconductor chip with leads can be manufactured by means of cutting off the leads 11b to isolate the semiconductor chip 1b from the film carrier tape 16b.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップを内蔵した薄型モジュール、特
にICカード等の超薄型電子装置に内蔵する超薄型モジ
ュールの製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a thin module incorporating a semiconductor chip, particularly an ultra-thin module built into an ultra-thin electronic device such as an IC card.

〔従来の技術〕[Conventional technology]

従来、この種の薄型モジュールの製造方法としては、例
えば第7図に示すような半導体チップlaが入るキャビ
ティ部2a、樹脂ダム3a、多数の配線層4a及び外部
導出用端子5a等が形成されたモジュール基板6aを準
備する。モジュール基板の配線層4aと外部導出用端子
5aとはスルーホール18aによって電気的に導通され
ている。
Conventionally, as a manufacturing method for this type of thin module, a cavity portion 2a into which a semiconductor chip la is inserted, a resin dam 3a, a large number of wiring layers 4a, terminals 5a for leading to the outside, etc. are formed as shown in FIG. 7, for example. A module board 6a is prepared. The wiring layer 4a of the module board and the external lead-out terminal 5a are electrically connected through the through hole 18a.

次に、半導体チップ1aをモジュール基板6aに^gベ
ースI・等からなる接着剤7aにより固着し、半導体チ
ップの電極端子とモジュール基板の配線層4aの一部で
あるボンディング用バッド8aとをボンディングワイヤ
ー9aでボンディングし、しかる後、封止用樹脂10a
を充填して半導体チップ1aを被覆封止して薄型モジュ
ールが完成する。
Next, the semiconductor chip 1a is fixed to the module board 6a with an adhesive 7a made of base I, etc., and the electrode terminals of the semiconductor chip and the bonding pads 8a, which are part of the wiring layer 4a of the module board, are bonded. Bonding is performed using wire 9a, and then sealing resin 10a is applied.
The semiconductor chip 1a is covered and sealed to complete a thin module.

なお、薄型モジュールの厚さをさらに薄くする場合は、
封止用樹脂10aと樹脂ダム3aとの表面の一部を研削
等により削って薄くする。
In addition, if you want to make the thin module even thinner,
Part of the surface of the sealing resin 10a and the resin dam 3a is ground or made thinner.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の薄型モジュールの製造方法においては、
最近の電卓やICカードに代表される薄型化の要求に対
して種々の問題が生じている。
In the conventional thin module manufacturing method described above,
Various problems have arisen in response to the recent demand for thinner products such as calculators and IC cards.

即ち、超薄型の電卓やICカード等の超薄型電子装置の
厚さは約0.8+111であるため内蔵される薄型モジ
ュールの厚さとしては約0.5〜0.6mmが要求され
ている。このような超薄型モジュールを実現するにはモ
ジュール基板を0.5〜0.6韻にし、また半導体チッ
プを0,3關以下に裏面研削等により薄くシ、さらにボ
ンディングワイヤーのループ高さを低く制御する必要が
ある。
That is, since the thickness of ultra-thin electronic devices such as ultra-thin calculators and IC cards is approximately 0.8+111, the thickness of the built-in thin module is required to be approximately 0.5 to 0.6 mm. There is. In order to realize such an ultra-thin module, the module substrate must be made 0.5 to 0.6 times thicker, the semiconductor chip must be made thinner by back grinding to less than 0.3 times, and the bonding wire loop height must be reduced. Need to be controlled low.

しかしながら、上述の事項を実施するためには次のよう
な製造上の問題点がある。
However, in order to implement the above-mentioned matters, there are the following manufacturing problems.

(])モジュール基板の厚さが薄いため、樹脂ダムの高
さ及び半導体チップが入るキャビティ部の深さ等の各部
寸法の制御が困難であり、そのばらつきも無視できない
量となる。
(]) Since the thickness of the module substrate is thin, it is difficult to control the dimensions of each part, such as the height of the resin dam and the depth of the cavity in which the semiconductor chip is inserted, and the variation thereof is also a non-negligible amount.

(2)通常ウェーハ状態で実施する裏面研削については
、最近のウェーハの大口径化により0.3北以下に薄く
すること及び厚さの制御が困難であり、ばらつきも大き
い。
(2) Regarding the backside grinding that is normally performed in the wafer state, it is difficult to reduce the thickness to 0.3 mm or less and to control the thickness due to the recent increase in the diameter of wafers, and the variation is large.

〈3)ボンディングワイヤーのループ高さを低くする場
合についても、高さの制御が困難であり、ばらつきも大
きい。以上の問題点のうち、樹脂ダムの高さが低く、半
導体チップの厚さが厚く、ボ脂から露出する。また、半
導体チップが入るキャビティ部の深さが浅く、半導体チ
ップの厚さが厚く、ボンディングワイヤーのループ高さ
が低い場合等は、ボンディングワイヤーが半導体チップ
縁と接触し短絡するという半導体チップエツジタッチの
問題を生じていた。
(3) Even in the case of reducing the loop height of the bonding wire, it is difficult to control the height and there are large variations. Among the above-mentioned problems, the height of the resin dam is low, the semiconductor chip is thick, and it is exposed from the bottom fat. In addition, if the depth of the cavity into which the semiconductor chip is inserted is shallow, the thickness of the semiconductor chip is large, and the loop height of the bonding wire is low, the bonding wire may come into contact with the edge of the semiconductor chip and cause a short circuit. This was causing problems.

これらの問題点に対し、モジュール基板の各部寸法、半
導体チップ厚及びボンディングワイヤーのループ高さを
各々厳しく制御して薄型モジュールを製造する方法があ
るが、歩留の著しい低下を引き起こすという問題がある
To address these problems, there is a method of manufacturing thin modules by strictly controlling the dimensions of each part of the module substrate, the thickness of the semiconductor chip, and the loop height of the bonding wire, but this method has the problem of causing a significant decrease in yield. .

また、ワイヤーボンディング法の代わりにフィルムキャ
リヤー法によりボンディングを実施すれば、接続線であ
るリードの高さを低く制御できるがその他の問題点は残
っており十分な対策とはならない。特に研削等により薄
型化を実施した場合、ボン・ディングワイヤーまたはソ
イlレムキャリヤーテープのリードが露出または切れが
生じるという問題があった。
Further, if bonding is performed by a film carrier method instead of a wire bonding method, the height of the lead, which is a connecting wire, can be controlled to be low, but other problems remain and this is not a sufficient solution. In particular, when the thickness is reduced by grinding or the like, there is a problem in that the leads of the bonding wire or soil rem carrier tape are exposed or cut.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の薄型半導体モジュールの製造方法は、搬送及び
位置決め用のスプロケットホールと半導体チップが入る
デバイスホールとリードとを少なくとも有するフィルム
キャリヤーテープと、あらかじめ電極端子上にバンプを
設けた半導体チップとを準備する工程と、前記フィルム
キャリヤーテープのリードと半導体チップのバンプとを
インナーリードボンディングする工程と、フィルムキャ
リヤーテープの状態で少なくとも半導体チップ表面及び
半導体チップ縁とリードとの間を埋めるように樹脂をコ
ーティングする工程と、リードを切断して半導体チップ
をフィルムキャリヤーテープから分離する工程と、半導
体チップが入るキャビティ部と配線層と樹脂ダムと外部
導出用端子とを有するモジュール基板を準備する工程と
、モジュール基板のキャビティ部に前記リード切断済み
の半導体チップを表面を下にしたフェイスダウンで接着
剤により固着する工程と、前記リードをモジュール基板
の配線層の一部であるボンディング用パッドにアウター
リードボンディングする工程と、封止用樹脂で半導体チ
ップを被覆封止する工程とを有している。
In the method for manufacturing a thin semiconductor module of the present invention, a film carrier tape having at least a sprocket hole for transportation and positioning, a device hole into which a semiconductor chip is inserted, and a lead, and a semiconductor chip with bumps provided on electrode terminals in advance are prepared. a step of inner lead bonding between the leads of the film carrier tape and the bumps of the semiconductor chip; and a step of coating the film carrier tape with a resin so as to fill at least the surface of the semiconductor chip and the space between the edges of the semiconductor chip and the leads. a step of cutting the leads and separating the semiconductor chip from the film carrier tape; a step of preparing a module substrate having a cavity portion into which the semiconductor chip is placed, a wiring layer, a resin dam, and an external lead-out terminal; A step of fixing the lead-cut semiconductor chip face down in the cavity part of the board with an adhesive, and outer lead bonding of the lead to a bonding pad that is a part of the wiring layer of the module board. and a step of covering and sealing the semiconductor chip with a sealing resin.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図はフィルムキャリヤーテープに半導体チップをボ
ンディングした状態を示す平面図である。
FIG. 1 is a plan view showing a state in which a semiconductor chip is bonded to a film carrier tape.

まず第1図に示すように、搬送及び位置決め用のスプロ
ケットホール13bと半導体チップ1bが入るデバイス
ホール14bを有する絶縁フィルム上に銅等の金属箔を
接着し、金属箔をエツチング等により所望の形状のリー
ドllbと電気選別用のパッド15b等を形成したフィ
ルムキャリヤーテープ16bと、あらかじめ電極端子上
に金属突起物であるバンプ17bを設けた半導体チップ
1bとを準備し、フィルムキャリヤーテープ161〕の
リードllbと半導体チップのバンプ17bとをインナ
ーリードボンディングする。
First, as shown in FIG. 1, a metal foil such as copper is bonded onto an insulating film having a sprocket hole 13b for transportation and positioning and a device hole 14b into which the semiconductor chip 1b is inserted, and the metal foil is etched into a desired shape. A film carrier tape 16b on which leads llb, electrical selection pads 15b, etc. are formed, and a semiconductor chip 1b on which bumps 17b, which are metal protrusions, have been provided on electrode terminals, are prepared. Inner lead bonding is performed between llb and the bump 17b of the semiconductor chip.

次に、フィルムキャリヤーテープの状態で表面保護と半
導体チップエツジタッチ防止を目的に少なくとも半導体
チップの表面及びリードと半導体チップ縁との間を埋め
るようにシリコン樹脂等からなるコーティング樹脂12
bをコーテイング後、リードllbを切断し、半導体チ
ップ1bをフィルムキャリヤーテープ16bから分離す
ると、第2図に示すようにリード付半導体チップかでき
る。
Next, in the form of a film carrier tape, a coating resin 12 made of silicone resin or the like is applied so as to fill at least the surface of the semiconductor chip and between the leads and the edge of the semiconductor chip for the purpose of surface protection and prevention of semiconductor chip edge touch.
After coating the semiconductor chip 1b, the leads 1b are cut and the semiconductor chip 1b is separated from the film carrier tape 16b, resulting in a leaded semiconductor chip as shown in FIG.

なお、リード切断前にフィルムキャリヤーテープの電気
選別用パッド151〕に接触子を接触させて半導体チッ
プの電気選別を実施することができるが、薄型モジュー
ルが完成後も電気選別が可能であるなめフィルムキャリ
ヤーテープでの電気選別は省略することも可能である。
Note that electrical sorting of semiconductor chips can be carried out by bringing a contact into contact with the electrical sorting pad 151 of the film carrier tape before cutting the leads, but it is possible to conduct electrical sorting of semiconductor chips even after the thin module is completed. It is also possible to omit electrical selection using a carrier tape.

次に、第3図に示すようなキャビティ部2b、樹脂ダム
3b、配線層4b、外部導出用端子5b等を形成したモ
ジュール基板6bを準備し、前記リード切断により分離
済みの半導体チップ11)を、表面を下にしたフェイス
ダウンで接着剤7bを介してモジュール基板のキャビテ
ィ部21)に固着後、リードllbをモジュール基板の
配線層4bの一部であるボンディング用パッド8bにア
ウターリードボンディングする。
Next, a module substrate 6b on which a cavity portion 2b, a resin dam 3b, a wiring layer 4b, an external lead-out terminal 5b, etc. are formed as shown in FIG. 3 is prepared, and the semiconductor chip 11) separated by the lead cutting is attached. After fixing to the cavity part 21) of the module board via the adhesive 7b with the surface facing down, the lead Ilb is outer lead bonded to the bonding pad 8b which is a part of the wiring layer 4b of the module board.

ここでモジュール基板の配線層4bと外部導出用端子5
bとはスルーホール181〕を介して接続されている。
Here, the wiring layer 4b of the module board and the external lead-out terminal 5
b via a through hole 181].

また、モジュール基板は一枚の絶縁性基板の両面に配線
層と外部導出用端子とを設け、さらに樹脂ダムとなる他
の絶縁性基板を貼り合わせた。絶縁性基板としては2層
構造となっているが、従来のモジュール基板は第7図に
示す如く、半導体チップを搭載する部分となる一枚の絶
縁性基板と、キャビティ部2bを構成する他の絶縁性基
板とを貼り合わせ後両面に配線層と外部導出用端子とを
設け、さらに樹脂ダムとなる更に他の絶縁性基板を貼り
合わせた。絶縁基板としては3層構造となっているのに
比較すると、モジュール基板の製造の点についても簡略
化され、歩留の向上とモジュール基板厚の安定化がはか
れる。
In addition, the module board was made by providing a wiring layer and terminals for leading to the outside on both sides of a single insulating board, and then bonding another insulating board to serve as a resin dam. The insulating substrate has a two-layer structure, and as shown in FIG. 7, the conventional module substrate has one insulating substrate on which the semiconductor chip is mounted, and another layer forming the cavity 2b. After bonding an insulating substrate, a wiring layer and an external lead-out terminal were provided on both sides, and another insulating substrate that would become a resin dam was bonded. Compared to an insulating substrate that has a three-layer structure, manufacturing of the module substrate is also simplified, improving yield and stabilizing the thickness of the module substrate.

次に、第4図に示すように、封止用樹脂10bにより半
導体チップ1bの全体を被覆封止する。
Next, as shown in FIG. 4, the entire semiconductor chip 1b is covered and sealed with a sealing resin 10b.

ついで、第5図に示すように、封止用樹脂で封止した面
を研削または研磨により半導体チップlbの裏面、樹脂
ダム3b及び封止用樹脂10bの一部を削り薄型半導体
モジュールが完成する。
Next, as shown in FIG. 5, the back surface of the semiconductor chip lb, the resin dam 3b, and part of the sealing resin 10b are removed by grinding or polishing the surface sealed with the sealing resin to complete a thin semiconductor module. .

ここで、通常の薄型モジュールの場合は研削による薄型
化は省略しても良い。この場合においてもモジュール基
板の簡略化による厚さ制御の安定化及びフィルムキャリ
ヤ一方式の使用によりリード高さが低く制御できること
等から従来よりも薄型化が可能となる。
Here, in the case of a normal thin module, thinning by grinding may be omitted. In this case as well, thickness control can be stabilized by simplifying the module substrate and the lead height can be controlled to be low by using one type of film carrier, making it possible to make the module thinner than before.

また、研削による薄型化を実施した場合、研削される部
分が半導体チップの裏面、樹脂ダム及び封止用樹脂であ
り、−mに半導体チップの機能部はその表面の数μm以
下であるため、研削は半導体チップの機能部かリードま
たはモジュール基板の配線層に達する迄可能となり、モ
ジュールの厚さとしては0.2〜Oj+ua程度迄実現
可能であり、超薄型化が可能となる。さらに従来問題と
なっていたモジュール基板厚、半導体チップ厚及びリー
ド高さのばらつきによる問題はすべて研削することによ
り解消され、従来のような厳しい制御が不要であり歩留
の向上がみこまれる。
In addition, when thinning is performed by grinding, the parts to be ground are the back surface of the semiconductor chip, the resin dam, and the sealing resin, and the functional parts of the semiconductor chip are several μm or less below the surface. Grinding is possible until it reaches the functional parts of the semiconductor chip, the leads, or the wiring layer of the module substrate, and the module thickness can be realized from about 0.2 to Oj+ua, making it possible to make it ultra-thin. Furthermore, the conventional problems caused by variations in module substrate thickness, semiconductor chip thickness, and lead height are all eliminated by grinding, and the strict control required in the conventional method is not required, leading to an improvement in yield.

なお、上述の実施例においてはモジュール基板について
絶縁性基板が2層で、外部導出用端子を除く配線層が1
層である構造となっているが、配線か複雑な場合は第6
図に示すように絶縁性基板と配線層を多層としたモジュ
ール基板を用いればよいのである。
In addition, in the above-mentioned embodiment, the module board has two insulating substrate layers and one wiring layer excluding external lead-out terminals.
It has a layered structure, but if the wiring is complicated, the 6th layer
As shown in the figure, a module board with multiple layers of insulating substrates and wiring layers may be used.

なお、半導体チップについては便宜上切断面に斜線を付
していない。
Note that for the sake of convenience, the cut surfaces of the semiconductor chips are not shaded.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、半導体チップをフィルム
キャリヤ一方式によりフェイスダウンボンディングする
ことによりモジュール基板の簡略化とモジュール層の薄
型化と歩留の向上がはがれ、またモジュールを研削する
ことにより、従来の研削による薄型化よりもさらに薄型
化が可能となる効果がある。
As explained above, the present invention simplifies the module substrate, reduces the thickness of the module layer, and improves the yield by face-down bonding the semiconductor chip with a single film carrier, and by grinding the module. There is an effect that the thickness can be made even thinner than that achieved by conventional grinding.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第6図は本発明の一実施例を説明するための図
面で、第1図はフィルムキ、ヤリャーテープに半導体チ
ップをボンディングした状憩を示す平面図、第2図はリ
ード付半導体チップの平面図、第4図は途中工程におけ
る半製品の断面図、第4図、第5図、第6図はそれぞれ
本発明による薄型モジュールの断1面図、第7図は従来
例による薄型モジュールの断面図である。 la、lb・・・半導体チップ、2a、21:)・・・
キャビティ部、3a、3b・・・樹脂ダム、4a、4b
・・・配線層、5a、5b・・・外部導出用端子、6a
、6b・・・モジュール基板、7a、7b・・・接着剤
、8a、8b・・・ボンディング用パッド、9a・・・
ホンディングワイヤー、10a、10b・・・封止用樹
脂、llb・・・リード、12b・・・コーティング樹
脂、13b・・・スプロケットホール、14b・・・デ
バイスホール、15b・・・パッド、16b・・・フィ
ルムキャリヤーテープ、17b・・・バンプ、18a、
18b・・・スルーボール。 第1図 第2図 1/A導に本チッフ。 り)3図 11b!ノー1    1b ″44イ本千ソフ。 Hbソード    1b半導イ本子ッフ。 第6図 1ル半樽イ木す・ツブ 第7図
Figures 1 to 6 are drawings for explaining one embodiment of the present invention. Figure 1 is a plan view showing a semiconductor chip bonded to a film tape and a tape, and Figure 2 is a semiconductor chip with leads. , FIG. 4 is a cross-sectional view of a semi-finished product in an intermediate process, FIGS. 4, 5, and 6 are cross-sectional views of a thin module according to the present invention, and FIG. 7 is a thin module according to a conventional example. FIG. la, lb...semiconductor chip, 2a, 21:)...
Cavity part, 3a, 3b...Resin dam, 4a, 4b
... Wiring layer, 5a, 5b... External lead-out terminal, 6a
, 6b...Module board, 7a, 7b...Adhesive, 8a, 8b...Bonding pad, 9a...
Honing wire, 10a, 10b... Sealing resin, llb... Lead, 12b... Coating resin, 13b... Sprocket hole, 14b... Device hole, 15b... Pad, 16b... ...Film carrier tape, 17b...Bump, 18a,
18b...Through ball. Fig. 1 Fig. 2 Main tip for 1/A conductor. ri) 3 Figure 11b! No 1 1b ″44 Ihon Sensofu. Hb Sword 1b Semiconductor Ihonkofu. Figure 6 1 Le Half Barrel I Wood Tsubu Figure 7

Claims (1)

【特許請求の範囲】[Claims] 搬送及び位置決め用のスプロケットホールと半導体チッ
プが入るデバイスホールとリードとを少なくとも有する
フィルムキャリヤーテープと、あらかじめ電極端子上に
バンプを設けた半導体チップとを準備する工程と、前記
フィルムキャリヤーテープのリードと前記半導体チップ
のバンプとをインナーリードボンディングする工程と、
フィルムキャリヤーテープの状態で少なくとも前記半導
体チップ表面及び半導体チップ縁とリードとの間を埋め
るように樹脂をコーティングする工程と、リードを切断
して半導体チップをフィルムキャリヤーテープから分離
する工程と、半導体チップが入るキャビティ部と配線層
と樹脂ダムと外部導出用端子とを有するモジュール基板
を準備する工程と、モジュール基板のキャビティ部に前
記リード切断済みの半導体チップを表面を下にしたフェ
イスダウンで接着剤により固着する工程と、前記リード
をモジュール基板の配線層の一部であるボンディング用
パッドにアウターリードボンディングする工程と、封止
用樹脂で半導体チップを被覆封止する工程とを含むこと
を特徴とする超薄型モジュールの製造方法。
A step of preparing a film carrier tape having at least a sprocket hole for conveyance and positioning, a device hole into which a semiconductor chip is inserted, and a lead, and a semiconductor chip having bumps provided on electrode terminals in advance; a step of performing inner lead bonding with the bumps of the semiconductor chip;
a step of coating a resin in the state of a film carrier tape so as to fill at least the surface of the semiconductor chip and a gap between the semiconductor chip edge and the leads; a step of cutting the leads to separate the semiconductor chip from the film carrier tape; and a step of separating the semiconductor chip from the film carrier tape. A process of preparing a module board having a cavity part into which the lead is inserted, a wiring layer, a resin dam, and a terminal for leading out to the outside, and applying adhesive to the cavity part of the module board by placing the semiconductor chip with the leads cut face down. a step of bonding the leads to bonding pads that are part of the wiring layer of the module board; and a step of covering and sealing the semiconductor chip with a sealing resin. A method for manufacturing ultra-thin modules.
JP21024186A 1986-09-05 1986-09-05 Manufacture of thin type module Pending JPS6365632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21024186A JPS6365632A (en) 1986-09-05 1986-09-05 Manufacture of thin type module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21024186A JPS6365632A (en) 1986-09-05 1986-09-05 Manufacture of thin type module

Publications (1)

Publication Number Publication Date
JPS6365632A true JPS6365632A (en) 1988-03-24

Family

ID=16586120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21024186A Pending JPS6365632A (en) 1986-09-05 1986-09-05 Manufacture of thin type module

Country Status (1)

Country Link
JP (1) JPS6365632A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
US6251955B1 (en) 1994-02-28 2001-06-26 Millennium Pharmaceuticals, Inc. Methods for identifying inhibitors of fungal pathogenicity
US6263563B1 (en) 1997-11-03 2001-07-24 R-Amtech International, Inc. Method of manufacturing and checking electronic components

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
US6251955B1 (en) 1994-02-28 2001-06-26 Millennium Pharmaceuticals, Inc. Methods for identifying inhibitors of fungal pathogenicity
US6263563B1 (en) 1997-11-03 2001-07-24 R-Amtech International, Inc. Method of manufacturing and checking electronic components

Similar Documents

Publication Publication Date Title
KR100523495B1 (en) Semiconductor device and fabrication method thereof
EP1639644B1 (en) Integrated circuit package having stacked integrated circuits and method therefor
JP3499202B2 (en) Method for manufacturing semiconductor device
JP2001015679A (en) Semiconductor device and manufacture thereof
JP2002093831A (en) Semiconductor device and method of manufacturing the same
JP2953899B2 (en) Semiconductor device
JP2002270717A (en) Semiconductor device
JP2002270720A (en) Semiconductor device and its manufacturing method
JP2893522B2 (en) BGA semiconductor package and manufacturing method thereof
JPH11214434A (en) Semiconductor element and its manufacture
JPS6365632A (en) Manufacture of thin type module
JP2002134651A (en) Baseless semiconductor device and its manufacturing method
JP3061014B2 (en) Semiconductor device and manufacturing method thereof
JPH0810746B2 (en) Memory module
JPS63147352A (en) Ultra thin module
KR20030046788A (en) Semiconductor Package and Manufacture Method The Same
JP2000091355A (en) Manufacture of semiconductor device
JP2001210781A (en) Semiconductor device and manufacturing method therefor
KR100377467B1 (en) lamination method of circuit tape for semiconductor package
KR20000007325A (en) Semiconductor package having chip-on-chip structure and fabricating method of the same
KR200148753Y1 (en) Semiconductor package
KR100253379B1 (en) Shell case semiconductor package and fabrication method thereof
JP2000228457A (en) Semiconductor device, its manufacture, and tape carrier
JPH0493051A (en) Thin module
JP2002299548A (en) Laminated semiconductor device and manufacturing method therefor