KR20000007325A - Semiconductor package having chip-on-chip structure and fabricating method of the same - Google Patents
Semiconductor package having chip-on-chip structure and fabricating method of the same Download PDFInfo
- Publication number
- KR20000007325A KR20000007325A KR1019980026610A KR19980026610A KR20000007325A KR 20000007325 A KR20000007325 A KR 20000007325A KR 1019980026610 A KR1019980026610 A KR 1019980026610A KR 19980026610 A KR19980026610 A KR 19980026610A KR 20000007325 A KR20000007325 A KR 20000007325A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- chip
- semiconductor
- attached
- adhesive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩 상부에 반도체 칩이 적층된 칩 온 칩(chip on chip) 구조를 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, to a semiconductor package having a chip on chip structure in which semiconductor chips are stacked on a semiconductor chip and a method of manufacturing the same.
통상적인 반도체 패키지는 하나의 반도체 칩이 탑재되는 것이 일반적이다. 그러나 최근에는 다기능을 가지면서 패키지의 크기는 더 작아지는 다기능 소형의 패키지에 대한 요구가 점점 많아지고 있다. 이러한 다기능 소형 패키지를 구현하기 위해서 하나의 패키지에 2개 이상의 반도체 칩을 탑재시키는 실장 방법이 연구되고 있다.In a typical semiconductor package, one semiconductor chip is generally mounted. Recently, however, there is an increasing demand for multifunctional compact packages, which have multifunction and smaller package sizes. In order to realize such a multifunctional small package, a mounting method of mounting two or more semiconductor chips in one package has been studied.
현재 하나의 패키지에 2개 이상의 반도체 칩을 탑재시키는 방법으로는 다음과 같은 것이 있다. 첫째로 반도체 칩들을 인쇄회로기판 또는 리드 프레임의 다이 패드에 나란히 실장시키는 즉, 반도체 칩을 수평구조로 실장시키는 방법이 있다. 그러나, 수평으로 반도체 칩들이 실장된 패키지는 그 면적이 크기 때문에, 패키지의 실장 면적이 커지는 단점이 있다.Currently, the method of mounting two or more semiconductor chips in one package is as follows. First, there is a method of mounting semiconductor chips side by side on a die pad of a printed circuit board or lead frame, that is, mounting the semiconductor chips in a horizontal structure. However, the package in which the semiconductor chips are mounted horizontally has a large area, and thus the package mounting area of the package is large.
둘째로 반도체 칩들을 다이 패드에 수직으로 적층하여 실장하는 즉, 칩 온 칩 구조로 실장시키는 방법이 있다. 칩 온 칩 구조의 반도체 패키지는 기존의 패키지보다는 두껍지만, 두 개 이상의 반도체 칩을 실장할 수 있으며, 기존의 반도체 패키지와 동일한 실장 면적을 갖는 장점을 가지고 있다.Second, there is a method of mounting semiconductor chips vertically on a die pad, that is, in a chip-on-chip structure. A semiconductor package having a chip-on-chip structure is thicker than a conventional package, but may have two or more semiconductor chips and has the same mounting area as a conventional semiconductor package.
도 1 및 도 2를 참조하여 칩 온 칩 구조를 갖는 종래 기술에 따른 반도체 패키지에 관하여 설명하겠다. 도 1 및 도 2를 참조하면, 칩 온 칩 구조를 갖는 반도체 패키지로서 트랜지스터 패키지(10)가 도시되어 있는데. 트랜지스터 패키지(10)는 리드 프레임(20)의 다이 패드(22) 상에 도전성 접착제(16)에 의해 제 1 반도체 칩(12)이 부착되고, 제 2 반도체 칩(14)은 제 1 반도체 칩(12) 상에 절연성 접착제(18)에 의해 부착된다. 제 1 반도체 칩과 제 2 반도체 칩의 전극 패드(13, 15)는 본딩 와이어(32)에 의해 리드(23)와 전기적으로 연결된다. 그리고, 반도체 칩들(12, 14)과 본딩 와이어(23)를 포함한 전기적 연결 부분이 성형 수지에 의해 성형되어 패키지 몸체(34)를 형성한다. 트랜지스터 패키지(10)의 경우에, 통상적으로 제 1 반도체 칩(12)은 트랜지스터 소자이고, 제 2 반도체 칩(14)은 제어 소자이다.A semiconductor package according to the related art having a chip on chip structure will be described with reference to FIGS. 1 and 2. 1 and 2, a transistor package 10 is shown as a semiconductor package having a chip on chip structure. The transistor package 10 is attached to the first semiconductor chip 12 by the conductive adhesive 16 on the die pad 22 of the lead frame 20, the second semiconductor chip 14 is a first semiconductor chip ( 12) is attached by an insulating adhesive 18 on. The electrode pads 13 and 15 of the first semiconductor chip and the second semiconductor chip are electrically connected to the leads 23 by the bonding wires 32. In addition, an electrical connection portion including the semiconductor chips 12 and 14 and the bonding wire 23 is formed by the molding resin to form the package body 34. In the case of the transistor package 10, typically the first semiconductor chip 12 is a transistor element and the second semiconductor chip 14 is a control element.
이와 같은 칩 온 칩 구조를 갖는 반도체 패키지에 있어서, 제 1 반도체 칩(12) 상에 제 2 반도체 칩(14)을 부착시키는 공정은 액상의 절연성 접착제(18) 일정량을 제 1 반도체 칩(12) 상에 도팅(dotting)한 후 도팅된 절연성 접착제(18)를 제 2 반도체 칩(14)으로 눌러 도팅된 절연성 접착제(18)를 제 2 반도체 칩(14)의 하부면의 전면에 퍼지게 하여 제 2 반도체 칩(14)을 제 1 반도체 칩(12) 상에 부착시키고, 경화를 통하여 부착 공정을 완료하게 된다.In the semiconductor package having such a chip-on-chip structure, the step of attaching the second semiconductor chip 14 on the first semiconductor chip 12 is performed by applying a predetermined amount of the liquid insulating adhesive 18 to the first semiconductor chip 12. After dotting on the substrate, the doped insulating adhesive 18 is pressed into the second semiconductor chip 14 so that the doped insulating adhesive 18 is spread on the entire surface of the lower surface of the second semiconductor chip 14 so that the second The semiconductor chip 14 is attached onto the first semiconductor chip 12, and the adhesion process is completed through curing.
그런데, 이러한 액상의 절연성 접착제(18)를 사용하기 때문에 다음과 같은 문제점이 야기될 수 있다.However, the following problems may be caused because the liquid insulating adhesive 18 is used.
첫째, 제 1 반도체 칩(12) 상에 도팅된 액상의 절연성 접착제(18)를 눌러 제 2 반도체 칩(14)을 부착하기 때문에, 제 1 반도체 칩(12)과 제 2 반도체 칩(14) 사이의 절연성 접착제(18)의 두께가 얇으며, 균일한 두께로 형성하는 것이 용이하지 못하다. 따라서, 제 1 반도체 칩(12)과 제 2 반도체 칩(14) 사이의 절연성이 떨어져 안정된 절연성이 요구되는 반도체 제품에서는 사용상의 제한을 받을 수 있다.First, since the second semiconductor chip 14 is attached by pressing the liquid insulating adhesive 18 doped onto the first semiconductor chip 12, the gap between the first semiconductor chip 12 and the second semiconductor chip 14 is increased. The thickness of the insulating adhesive 18 is thin, it is not easy to form a uniform thickness. Therefore, the use of the semiconductor product in which the insulating property between the first semiconductor chip 12 and the second semiconductor chip 14 is poor and stable insulation is required may be restricted.
둘째, 절연성 접착제(18)의 층을 두껍게 형성하기 위하여 다량의 액상의 절연성 접착제(18)를 제 1 반도체 칩(12) 상에 도팅할 경우에, 절연성 접착제(18)의 점도에 따른 퍼짐성으로 인하여 제 2 반도체 칩(14)을 제 1 반도체 칩(12)을 향하여 소정의 압력으로 누르는 과정에서 액상의 절연성 접착제(18)가 제 1 반도체 칩(12) 상에 퍼져 제 1 반도체 칩의 전극 패드(13)를 침범할 우려가 있다. 이와 같은 불량이 발생될 경우, 전극 패드(13)에 본딩된 본딩 와이어(32a) 부분이 전극 패드(13)에서 뜨는 불량이 발생될 수 있다. 한편, 전술된 바와 같이 다량의 절연성 접착제를 제 1 반도체 칩 상에 도팅하지 않더라도 도팅되는 절연성 접착제의 점도에 따른 퍼짐성으로 인하여 발생될 수 있다.Second, when doping a large amount of liquid insulating adhesive 18 on the first semiconductor chip 12 to form a thick layer of insulating adhesive 18, due to the spreadability according to the viscosity of the insulating adhesive 18 In the process of pressing the second semiconductor chip 14 toward the first semiconductor chip 12 at a predetermined pressure, a liquid insulating adhesive 18 is spread on the first semiconductor chip 12 to spread the electrode pads of the first semiconductor chip 12. There is a risk of invading 13). When such a defect occurs, a defect may occur in which a portion of the bonding wire 32a bonded to the electrode pad 13 floats on the electrode pad 13. On the other hand, as described above, even if a large amount of the insulating adhesive is not doped on the first semiconductor chip may be generated due to the spreadability according to the viscosity of the insulating adhesive to be doped.
따라서, 본 발명의 목적은 반도체 칩과 반도체 칩 사이의 칩 접착 공정 이후에 일정한 두께를 유지할 수 있는 절연성 접착층이 형성된 칩 온 칩 구조의 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a semiconductor package having a chip-on-chip structure and a method of manufacturing the same, in which an insulating adhesive layer is formed to maintain a constant thickness after a chip bonding process between the semiconductor chip and the semiconductor chip.
본 발명의 다른 목적은 반도체 칩과 반도체 칩 사이에 양호한 절연성을 유지할 수 있는 절연성 접착층이 형성된 칩 온 칩 구조의 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.Another object of the present invention is to provide a semiconductor package having a chip-on-chip structure and a method for manufacturing the same, wherein an insulating adhesive layer is formed between the semiconductor chip and the semiconductor chip to maintain good insulation.
도 1은 종래 기술에 따른 칩 온 칩 구조를 갖는 반도체 패키지의 나타내는 평면도,1 is a plan view showing a semiconductor package having a chip on a chip structure according to the prior art,
도 2는 도 1의 2-2선 단면도,2 is a cross-sectional view taken along line 2-2 of FIG. 1;
도 3은 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 나타내는 공정도,3 is a process chart showing a method of manufacturing a semiconductor package according to an embodiment of the present invention;
도 4 내지 6은 도 3의 제조 방법의 각 단계들을 보여주는 단면들로서,4 to 6 are cross-sectional views showing respective steps of the manufacturing method of FIG.
도 4는 접착 테이프에 부착된 웨이퍼가 절삭되는 단계를 보여주는 단면도,4 is a cross-sectional view showing a step of cutting a wafer attached to an adhesive tape;
도 5는 접착 테이프에 아래에 자외선이 조사되는 단계를 보여주는 단면도,5 is a cross-sectional view showing a step of irradiating ultraviolet rays to the adhesive tape below,
도 6은 접착 테이프 상의 제 2 반도체 칩을 제 1 반도체 칩 상부에 부착하는 상태를 보여주는 부분 단면도,6 is a partial cross-sectional view showing a state in which a second semiconductor chip on an adhesive tape is attached to an upper portion of the first semiconductor chip;
도 7은 본 발명의 다른 실시예에 따른 폴리이미드 테이프를 이용한 칩 온 칩 구조를 갖는 반도체 패키지를 나타내는 평면도,7 is a plan view illustrating a semiconductor package having a chip-on-chip structure using a polyimide tape according to another embodiment of the present invention;
도 8은 도 7의 8-8선 단면도이다.8 is a cross-sectional view taken along line 8-8 of FIG.
* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing
51 : 제 2 웨이퍼 52, 82 : 제 1 반도체 칩51: second wafer 52, 82: first semiconductor chip
54, 84 : 제 2 반도체 칩 56, 86 : 도전성 접착제54, 84: second semiconductor chip 56, 86: conductive adhesive
58 : 절연성 접착제 59 : 접착 테이프58: insulating adhesive 59: adhesive tape
60, 90 : 리드 프레임 62, 92 : 다이 패드60, 90: lead frame 62, 92: die pad
75 : 콜렛 80 : 반도체 패키지75: collet 80: semiconductor package
83, 85 : 전극 패드 88 : 폴리이미드 테이프83, 85: electrode pad 88: polyimide tape
94 : 리드부 96 : 패키지 몸체94: lead portion 96: package body
98 : 본딩 와이어98: bonding wire
상기 목적을 달성하기 위하여, 본 발명은 외부 접속 단자를 갖는 기판과, 기판의 일면에 부착되며, 복수의 전극 패드가 형성된 제 1 반도체 칩과, 제 1 반도체 칩의 상부면에 부착될 제 2 반도체 칩과, 제 1 반도체 칩의 상부면에 제 2 반도체 칩의 하부면을 접착시키는 절연성 접착제로서, 절연성 접착제는 젤리 상태로 소정의 두께로 형성되며, 경화 공정에 의해 제 1 반도체 칩의 상부면에 제 2 반도체 칩의 하부면을 접착시키는 절연성 접착제와, 제 1 및 제 2 반도체 칩과 기판의 외부 접속 단자를 전기적으로 연결하는 전기적 연결 수단 및 기판에 부착된 제 1 반도체 칩, 제 2 반도체 칩 및 전기적 연결 수단이 성형된 패키지 몸체를 포함하는 칩 온 구조를 갖는 반도체 패키지를 제공한다.In order to achieve the above object, the present invention is a substrate having an external connection terminal, a first semiconductor chip attached to one surface of the substrate, a plurality of electrode pads formed, and a second semiconductor to be attached to the upper surface of the first semiconductor chip An insulating adhesive for bonding a chip and a lower surface of a second semiconductor chip to an upper surface of a first semiconductor chip, wherein the insulating adhesive is formed to a predetermined thickness in a jelly state and formed on the upper surface of the first semiconductor chip by a curing process. An insulating adhesive for bonding the lower surface of the second semiconductor chip, electrical connection means for electrically connecting the first and second semiconductor chips to the external connection terminals of the substrate, a first semiconductor chip attached to the substrate, a second semiconductor chip, and Provided is a semiconductor package having a chip-on structure including a package body in which electrical connection means are molded.
하나의 바람직한 실시 양태에 있어서, 본 발명에 따른 기판은, 제 1 반도체 칩이 실장될 수 있는 다이 패드와, 다이 패드에 대향하여 형성된 외부 접속 단자인 복수개의 리드를 갖는 리드 프레임이다.In one preferred embodiment, the substrate according to the present invention is a lead frame having a die pad on which the first semiconductor chip can be mounted and a plurality of leads which are external connection terminals formed opposite the die pad.
본 발명에 있어서, 제 1 반도체 칩의 전극 패드는 제 1 반도체 칩의 상부면의 가장자리에 형성되며, 제 2 반도체 칩은 제 1 반도체 칩의 전극 패드 안쪽의 영역에 부착되는 것이 바람직하다.In the present invention, it is preferable that the electrode pad of the first semiconductor chip is formed at the edge of the upper surface of the first semiconductor chip, and the second semiconductor chip is attached to the region inside the electrode pad of the first semiconductor chip.
본 발명에 따른 절연성 접착제로서 젤리 상태의 에폭시 접착제를 사용하는 것이 바람직하다.It is preferable to use a jelly-like epoxy adhesive as the insulating adhesive according to the present invention.
본 발명은 또한 (a) 테이프 상에 젤리 상태의 소정의 두께를 갖는 절연성 접착제가 형성된 접착 테이프를 준비하는 단계와, (b) 절연성 접착제 상에 복수의 제 2 반도체 칩이 형성된 웨이퍼를 부착하는 단계와, (c) 테이프 상의 절연성 접착제와 웨이퍼를 절삭하여 절연성 접착제가 부착된 개별 제 2 반도체 칩으로 절삭하는 단계와, (d) 제 1 반도체 칩을 외부 접속 단자를 갖는 기판에 부착하는 단계와, (e) 제 1 반도체 칩 상에 절연성 접착제가 부착된 개별 제 2 반도체 칩을 부착하는 단계와, (f) 제 1 및 2 반도체 칩과 기판의 외부 접속 단자를 전기적으로 연결하는 단계 및 (g) 제 1 및 제 2 반도체 칩과 전기적으로 연결된 부분을 성형하는 단계를 포함하는 칩 온 칩 구조를 갖는 반도체 패키지의 제조 방법을 제공한다.The present invention also provides a method for preparing an adhesive tape having an insulating adhesive having a predetermined thickness in a jelly state on a tape, and (b) attaching a wafer having a plurality of second semiconductor chips formed on the insulating adhesive. (C) cutting the insulating adhesive on the tape and the wafer into individual second semiconductor chips with an insulating adhesive, and (d) attaching the first semiconductor chip to a substrate having external connection terminals; (e) attaching an individual second semiconductor chip with an insulating adhesive on the first semiconductor chip, (f) electrically connecting the first and second semiconductor chips with an external connection terminal of the substrate, and (g) A method of manufacturing a semiconductor package having a chip on chip structure, the method comprising forming a portion electrically connected to first and second semiconductor chips.
본 발명에 따른 접착 테이프로는 에폭시 계열의 절연성 접착제와, 폴리올레핀 성분의 테이프로 구성된 테이프를 사용하는 것이 바람직하다.As the adhesive tape according to the present invention, it is preferable to use a tape composed of an epoxy-based insulating adhesive and a tape of a polyolefin component.
본 발명에 따른 (e) 단계는, 절연성 접착제를 150℃ 내지 200℃에서 약 1시간 동안 경화시켜 제 1 반도체 칩 상에 제 2 반도체 칩을 부착하는 것이 바람직하다.In the step (e) of the present invention, it is preferable to attach the second semiconductor chip on the first semiconductor chip by curing the insulating adhesive at 150 ° C. to 200 ° C. for about 1 hour.
본 발명은 또한 외부 접속 단자를 갖는 기판과, 기판의 일면에 부착되며, 상부면에 복수의 전극 패드가 형성된 제 1 반도체 칩과, 제 1 반도체 칩의 상부면에 부착될 제 2 반도체 칩과, 제 1 반도체 칩과 제 2 반도체 칩 사이에 개재되어 제 2 반도체 칩을 제 1 반도체 칩에 부착시키는 양면 접착성이 있는 폴리이미드 테이프와, 제 1 및 제 2 반도체 칩과 기판의 외부 접속 단자를 전기적으로 연결하는 전기적 연결 수단 및 기판에 부착된 제 1 및 제 2 반도체 칩과, 전기적 연결 수단을 성형한 패키지 몸체를 포함하는 것을 칩 온 구조를 갖는 반도체 칩 패키지를 제공한다.The present invention also provides a substrate having an external connection terminal, a first semiconductor chip attached to one surface of the substrate and having a plurality of electrode pads formed thereon, a second semiconductor chip to be attached to an upper surface of the first semiconductor chip; A double-sided adhesive polyimide tape interposed between the first semiconductor chip and the second semiconductor chip to attach the second semiconductor chip to the first semiconductor chip, and the external connection terminals of the first and second semiconductor chips and the substrate. It provides a semiconductor chip package having a chip-on structure comprising an electrical connection means for connecting to the first and second semiconductor chips attached to the substrate, and a package body formed by molding the electrical connection means.
하나의 바람직한 실시 양태에 있어서, 본 발명에 따른 기판은, 제 1 반도체 칩이 실장될 수 있는 다이 패드와, 다이 패드에 대향하여 형성된 외부 접속 단자인 복수개의 리드를 갖는 리드 프레임이다.In one preferred embodiment, the substrate according to the present invention is a lead frame having a die pad on which the first semiconductor chip can be mounted and a plurality of leads which are external connection terminals formed opposite the die pad.
본 발명에 있어서, 제 1 반도체 칩의 전극 패드는 제 1 반도체 칩의 상부면의 가장자리에 형성되며, 제 2 반도체 칩은 제 1 반도체 칩의 전극 패드 안쪽의 영역에 부착되는 것이 바람직하다.In the present invention, it is preferable that the electrode pad of the first semiconductor chip is formed at the edge of the upper surface of the first semiconductor chip, and the second semiconductor chip is attached to the region inside the electrode pad of the first semiconductor chip.
본 발명에 따른 폴리이미드 테이프는 제 1 반도체 칩의 전극 패드 안쪽의 영역에 부착되는 것이 바람직하다.The polyimide tape according to the present invention is preferably attached to a region inside the electrode pad of the first semiconductor chip.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법(40)을 나타내는 공정도이다. 그리고, 도 4 내지 6은 도 3의 제조 방법(40)의 각 단계들을 보여주는 단면들이다. 도 3 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법(40)을 설명하겠다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성 요소를 나타낸다.3 is a process diagram illustrating a method 40 of manufacturing a semiconductor package according to an embodiment of the present invention. 4 through 6 are cross-sectional views showing respective steps of the manufacturing method 40 of FIG. 3. A method 40 of manufacturing a semiconductor package according to an embodiment of the present invention will be described with reference to FIGS. 3 to 6. In addition, the same reference numerals represent the same components throughout the drawings.
먼저 도 4에 도시된 바와 같이, 테이프(57) 상에 젤리(jelly) 상태의 소정의 두께로 갖는 절연성 접착제(58)가 형성된 접착 테이프(59)를 준비한다.(44) 그리고, 절연성 접착제(58) 상에 복수의 제 2 반도체 칩(54)이 형성된 제 2 웨이퍼(51)의 후면을 부착시킨다.(45) 그리고, 제 2 웨이퍼(51)를 개별 제 2 반도체 칩(54)으로 분리할 수 있도록 절삭한다.(46) 이때, 테이프(57) 상의 절연성 접착제(58)도 함께 절삭기(76)를 이용하여 절삭한다. 여기서, 절연성 접착제(58)는 에폭시(epoxy) 계열의 접착제로서, 액상이 아닌 젤리 상태의 필름 형태로 구성된다. 그리고, 절연성 접착제(58)가 형성되는 테이프(57)는 폴리올레핀(polyolefin) 성분의 테이프로서, 자외선이 조사(照射)되면, 절연성 접착제(58)와 테이프(57) 사이의 접착력이 저하하는 성질을 갖고 있다.First, as shown in FIG. 4, an adhesive tape 59 having an insulating adhesive 58 having a predetermined thickness in a jelly state is prepared on the tape 57. (44) Then, the insulating adhesive ( 58 is attached to the rear surface of the second wafer 51 having the plurality of second semiconductor chips 54 formed therein. (45) The second wafer 51 is separated into individual second semiconductor chips 54. (46) At this time, the insulating adhesive 58 on the tape 57 is also cut using the cutting machine 76. Here, the insulating adhesive 58 is an epoxy-based adhesive, and is configured in the form of a film of jelly rather than a liquid. The tape 57 on which the insulating adhesive 58 is formed is a tape of a polyolefin component. When the ultraviolet rays are irradiated, the tape 57 has a property of decreasing the adhesive force between the insulating adhesive 58 and the tape 57. Have
다음으로 도 5에 도시된 바와 같이 테이프(57)의 하부면에서 자외선(78)을 조사(47)하여 절연성 접착제(58)와 테이프(57) 사이의 접착력을 저하시켜 테이프(57)에서 절연성 접착제(58)가 잘 분리될 수 있도록 한다.Next, as shown in FIG. 5, ultraviolet rays 78 are irradiated 47 from the lower surface of the tape 57 to lower the adhesive force between the insulating adhesive 58 and the tape 57 and thus the insulating adhesive on the tape 57. Allow 58 to separate.
다음으로 도 6에 도시된 바와 같이 제 2 반도체 칩(54)을 부착하는 공정이 진행된다.(48) 즉, 제 1 반도체 칩(52)이 리드 프레임(60)의 다이 패드(62)에 도전성 접착제(56)에 의해 접착(43)된 이후에, 콜렛(75; collet)으로 접착 테이프(59) 상의 제 2 반도체 칩(54)을 흡착하여 분리한다. 이때, 흡착된 제 2 반도체 칩(54)과 그 아래의 절연성 접착제(58)를 함께 분리된다. 그리고, 절연성 접착제(58)가 형성된 면을 제 1 반도체 칩(52)의 상부면에 부착시킨다. 이와 같은 제 2 반도체 칩(54)이 제 1 반도체 칩(52)에 부착된 상태에서 150℃ 내지 200℃의 온도에서 약 1 시간 정도 절연성 접착제(58)를 경화시킴으로써 제 2 반도체 칩(54)의 접착 공정은 완료된다.Next, as shown in FIG. 6, a process of attaching the second semiconductor chip 54 is performed. 48 That is, the first semiconductor chip 52 is conductive to the die pad 62 of the lead frame 60. After adhesion 43 by the adhesive 56, the second semiconductor chip 54 on the adhesive tape 59 is adsorbed and separated by a collet 75 (collet). At this time, the adsorbed second semiconductor chip 54 and the insulating adhesive 58 thereunder are separated together. The surface on which the insulating adhesive 58 is formed is attached to the upper surface of the first semiconductor chip 52. In the state where the second semiconductor chip 54 is attached to the first semiconductor chip 52, the insulating adhesive 58 is cured at a temperature of 150 ° C. to 200 ° C. for about 1 hour to form the second semiconductor chip 54. The bonding process is complete.
한편, 제 1 반도체 칩(52)을 다이 패드(62)에 접착시키는 공정은 종래의 칩 부착 공정과 동일하다. 즉, 절삭 공정이 완료된 제 1 웨이퍼를 준비한다.(41) 제 1 웨이퍼는 복수의 제 1 반도체 칩(52)이 형성된 웨이퍼이다. 다음으로, 다이 패드(62)에 도전성 접착제(56)를 도포한다.(42) 그리고, 제 1 웨이퍼에서 콜렛으로 하나의 제 1 반도체 칩(52)을 분리하여 도전성 접착제(56)가 도포된 다이 패드(62) 상에 제 1 반도체 칩(52)을 부착(43)함으로써, 제 1 반도체 칩(52)의 부착 공정이 완료한다.On the other hand, the process of adhering the first semiconductor chip 52 to the die pad 62 is the same as the conventional chip attaching process. That is, a first wafer having a cutting process completed is prepared. (41) The first wafer is a wafer on which a plurality of first semiconductor chips 52 are formed. Next, a conductive adhesive 56 is applied to the die pad 62. (42) Then, the first semiconductor chip 52 is separated from the first wafer by a collet, and the die coated with the conductive adhesive 56 is applied. By attaching 43 the first semiconductor chip 52 on the pad 62, the attaching process of the first semiconductor chip 52 is completed.
그리고, 제 1 반도체 칩(52)의 상부면의 제 2 반도체 칩(54)을 부착할 수 있도록, 제 1 반도체 칩(52)의 크기가 제 2 반도체 칩(54)의 크기보다는 크게 형성하는 것이 바람직하다. 그리고, 제 2 반도체 칩(54)이 부착되는 영역의 외측에 제 1 반도체 칩(52)의 전극 패드를 형성하는 것이 바람직하기 때문에, 제 1 반도체 칩(52)은 에지 패드(edge pad)형 반도체 칩이다. 특히, 제 2 반도체 칩(54)과 그 아래의 절연성 접착제(58)는 절삭 공정에 의해 함께 형성되기 때문에, 하부면의 면적이 동일하며, 젤리 상태의 절연성 접착제(58)를 이용하여 제 2 반도체 칩(54)을 접착하는 공정에서 절연성 접착제(58)가 제 1 반도체 칩(52)의 전극 패드 쪽으로 퍼지는 것을 방지할 수 있다. 또한, 소정의 두께로 형성된 절연성 접착제(58)는 제 1 반도체 칩(52)과 제 2 반도체 칩(54) 사이의 안정된 절연성을 확보할 수 있는 절연성 접착층을 형성한다.In addition, the size of the first semiconductor chip 52 is larger than that of the second semiconductor chip 54 so that the second semiconductor chip 54 on the upper surface of the first semiconductor chip 52 may be attached. desirable. In addition, since the electrode pad of the first semiconductor chip 52 is preferably formed outside the region where the second semiconductor chip 54 is attached, the first semiconductor chip 52 is an edge pad type semiconductor. Chip. In particular, since the second semiconductor chip 54 and the insulating adhesive 58 thereunder are formed together by a cutting process, the area of the lower surface is the same, and the second semiconductor chip is formed using the insulating adhesive 58 in the jelly state. In the process of adhering the chip 54, the insulating adhesive 58 may be prevented from spreading toward the electrode pad of the first semiconductor chip 52. In addition, the insulating adhesive 58 formed to a predetermined thickness forms an insulating adhesive layer that can ensure stable insulation between the first semiconductor chip 52 and the second semiconductor chip 54.
다음으로, 제 1 반도체 칩(52), 제 2 반도체 칩(54)과 리드 사이를 전기적 연결하기 위한 와이어 본딩 공정(49)이 진행한다. 그리고, 제 1 반도체 칩(52), 제 2 반도체 칩(54) 및 전기적 연결부분을 성형 수지로 성형하는 성형 공정(50) 순으로 반도체 패키지의 제조 공정은 진행된다.Next, a wire bonding process 49 for electrically connecting the first semiconductor chip 52, the second semiconductor chip 54 and the lead proceeds. The semiconductor package manufacturing process proceeds in order of the molding process 50 in which the first semiconductor chip 52, the second semiconductor chip 54, and the electrical connection part are formed of a molding resin.
그리고, 전술된 고정 이후에 반도체 패키지의 제조 공정에 필요한 리드 절단/절곡 공정, 테스트 공정 등이 진행된다.After the fixing as described above, a lead cutting / bending process, a test process, and the like necessary for the manufacturing process of the semiconductor package are performed.
도 7은 본 발명의 다른 실시예에 따른 폴리이미드 테이프(88)를 이용한 칩 온 칩 구조를 갖는 반도체 패키지(80)를 나타내는 평면도이고, 도 8은 도 7의 8-8선 단면도이다. 도 7 및 도 8에 도시된 본 발명의 다른 실시예에 따른 반도체 패키지(80)는 트랜지스터 패키지로서, 제 1 반도체 칩(82)과 제 2 반도체 칩(84) 사이의 접착제로서 균일한 두께와 양호한 절연성을 확보할 수 있는 양면 접착성이 있는 폴리이미드 테이프(88; polyimide tape)를 사용하고 있다.7 is a plan view illustrating a semiconductor package 80 having a chip-on-chip structure using a polyimide tape 88 according to another embodiment of the present invention, and FIG. 8 is a cross-sectional view taken along line 8-8 of FIG. 7. The semiconductor package 80 according to another embodiment of the present invention shown in FIGS. 7 and 8 is a transistor package, which has a uniform thickness and good adhesion as an adhesive between the first semiconductor chip 82 and the second semiconductor chip 84. A polyimide tape (88; polyimide tape) with double-sided adhesive that can ensure insulation is used.
좀더 상세히 설명하면, 트랜지스터 패키지(80)는 리드 프레임(90)의 다이 패드(92) 상에 도전성 접착제(86)에 의해 제 1 반도체 칩(82)이 부착되고, 제 2 반도체 칩(84)은 제 1 반도체 칩(82) 상에 양면 접착성이 있는 폴리이미드 테이프(88)에 의해 부착된다. 제 1 반도체 칩(82)과 제 2 반도체 칩(84)은 전기적 연결 수단인 본딩 와이어(98)에 의해 리드(93)와 전기적으로 연결된다. 그리고, 반도체 칩들(82, 84)과 본딩 와이어(98)를 포함한 전기적 연결 부분이 성형 수지에 의해 성형되어 패키지 몸체(96)를 형성한다. 트랜지스터 패키지(80)의 경우에, 제 1 반도체 칩(82)은 트랜지스터 소자이고, 제 2 반도체 칩(84)은 제어 소자이다.In more detail, in the transistor package 80, the first semiconductor chip 82 is attached to the die pad 92 of the lead frame 90 by the conductive adhesive 86, and the second semiconductor chip 84 is attached to the transistor package 80. It is attached by the polyimide tape 88 which has double-sided adhesiveness on the 1st semiconductor chip 82. FIG. The first semiconductor chip 82 and the second semiconductor chip 84 are electrically connected to the lead 93 by a bonding wire 98 which is an electrical connection means. In addition, an electrical connection portion including the semiconductor chips 82 and 84 and the bonding wire 98 is molded by the molding resin to form the package body 96. In the case of the transistor package 80, the first semiconductor chip 82 is a transistor element and the second semiconductor chip 84 is a control element.
트랜지스터 패키지(80)에 사용되는 리드 프레임(90)은 제 1 반도체 칩(82)이 부착되는 다이 패드(92)와, 다이 패드(92)의 일측을 향하여 형성된 복수의 리드부(94)로 구성된다. 리드부(94)는 다이 패드(92)와 연결된 연결 리드(95)와, 다이 패드(92)에 소정의 간격을 두고 형성된 접속 리드(93)를 포함한다. 접속 리드(93)는 제 1 반도체 칩의 전극 패드(83)와, 제 2 반도체 칩의 전극 패드(85)와 본딩 와이어(98)에 의해 전기적으로 연결된다.The lead frame 90 used for the transistor package 80 includes a die pad 92 to which the first semiconductor chip 82 is attached, and a plurality of lead parts 94 formed toward one side of the die pad 92. do. The lead portion 94 includes a connection lead 95 connected to the die pad 92, and a connection lead 93 formed at a predetermined interval on the die pad 92. The connection lead 93 is electrically connected by the electrode pad 83 of the first semiconductor chip, the electrode pad 85 of the second semiconductor chip, and the bonding wire 98.
이와 같은 칩 온 칩 구조를 갖는 트랜지스터 패키지(80)에 있어서, 제 1 반도체 칩(82) 상에 제 2 반도체 칩(84)을 부착시키는 공정은 제 2 반도체 칩(84)이 부착될 제 1 반도체 칩(82) 상에 폴리이미드 테이프(88)의 하부면을 부착시킨다. 그리고, 제 2 반도체 칩(84)을 제 1 반도체 칩(82) 상의 폴리이미드 테이프(88)의 상부면에 안착시킨 상태에서 약 200℃의 온도와, 150gr 내지 500gr의 압력으로 열압착하여 제 2 반도체 칩(84)을 제 1 반도체 칩(82)에 부착한다. 그리고, 제 1 반도체 칩(82)의 상부면의 제 2 반도체 칩(84)을 부착할 수 있도록, 제 1 반도체 칩(82)의 크기가 제 2 반도체 칩(84)의 크기보다는 크게 형성하는 것이 바람직하다. 그리고, 제 2 반도체 칩(84)이 부착되는 영역의 외측에 제 1 반도체 칩의 전극 패드(83)가 형성되기 때문에, 제 1 반도체 칩(82)은 에지 패드형 반도체 칩이다.In the transistor package 80 having such a chip-on-chip structure, the step of attaching the second semiconductor chip 84 to the first semiconductor chip 82 is performed by the first semiconductor to which the second semiconductor chip 84 is attached. The bottom surface of the polyimide tape 88 is attached onto the chip 82. The second semiconductor chip 84 is thermally pressed at a temperature of about 200 ° C. and a pressure of 150 gr to 500 gr in a state where the second semiconductor chip 84 is seated on the upper surface of the polyimide tape 88 on the first semiconductor chip 82. The semiconductor chip 84 is attached to the first semiconductor chip 82. In addition, the size of the first semiconductor chip 82 may be larger than that of the second semiconductor chip 84 so that the second semiconductor chip 84 on the upper surface of the first semiconductor chip 82 may be attached. desirable. Since the electrode pads 83 of the first semiconductor chip are formed outside the region where the second semiconductor chip 84 is attached, the first semiconductor chip 82 is an edge pad type semiconductor chip.
한편, 폴리이미드 테이프(88)는 폴리이미드 계통의 베이스 필름(87; base film)과, 베이스 필름(87)의 양면에 폴리이미드 계열의 접착제(89)가 형성된 양면 접착성이 있는 테이프로서, 상온에서 접착성을 갖지 않으며, 소정의 열을 가하면 양면 접착성을 갖는다. 여기서, 접착제(89)의 두께는 10㎛ 내지 30㎛이며, 베이스 필름(87)의 두께는 20㎛ 내지 60㎛ 정도이며, 접착력과 절연내압의 보증 수준에 따라 두께는 가변이 가능하다.Meanwhile, the polyimide tape 88 is a double-sided adhesive tape in which a polyimide-based base film 87 and a polyimide-based adhesive 89 are formed on both sides of the base film 87. Does not have adhesiveness, and if a predetermined heat is applied, it has double-sided adhesiveness. Here, the thickness of the adhesive agent 89 is 10㎛ to 30㎛, the thickness of the base film 87 is about 20㎛ to 60㎛, the thickness can be varied according to the assurance level of the adhesive strength and insulation breakdown voltage.
도 8에 도시된 바와 같이 본 발명의 다른 실시예에서는 다이 패드(92)의 하부면이 외부에 노출되도록 패키지 몸체(96)를 형성하였지만, 다이 패드의 하부면이 성형 수지로 덮이도록 패키지 몸체를 형성할 수도 있다. 그리고, 제 2 반도체 칩(84)의 하부면의 넓이에 대응하는 폴리이미드 테이프(88)가 부착되어 있지만, 제 1 반도체 칩 상에 형성되는 전극 패드 안쪽의 영역에 폴리이미드 테이프를 부착한다면, 제 2 반도체 칩보다 크게 폴리이미드 테이프를 부착할 수도 있다. 또한, 제 1 반도체 칩의 하부면의 면적보다 너무 작지 않는 범위에서 제 1 반도체 칩의 하부면의 면적보다 작은 폴리이미드 테이프를 부착할 수도 있다.As illustrated in FIG. 8, the package body 96 is formed such that the bottom surface of the die pad 92 is exposed to the outside, but the package body is covered with the molding resin so that the bottom surface of the die pad 92 is covered with a molding resin. It may be formed. And although the polyimide tape 88 corresponding to the area | region of the lower surface of the 2nd semiconductor chip 84 is affixed, if a polyimide tape is affixed to the area | region inside the electrode pad formed on a 1st semiconductor chip, Polyimide tape can also be attached larger than 2 semiconductor chips. In addition, a polyimide tape smaller than the area of the bottom surface of the first semiconductor chip may be attached in a range not smaller than that of the bottom surface of the first semiconductor chip.
한편, 본 발명의 실시예에서는 두 개의 반도체 칩(82, 84)이 적층된 구조를 도시하였지만, 제 3, 제 4 반도체 칩을 본 발명에 따른 젤리 상태의 절연성 접착제 또는 폴리이미드 테이프를 이용하여 다중의 칩 온 칩 구조를 형성하더라도 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.Meanwhile, in the exemplary embodiment of the present invention, a structure in which two semiconductor chips 82 and 84 are stacked is illustrated, but the third and fourth semiconductor chips may be formed by using a jelly-like insulating adhesive or polyimide tape according to the present invention. Forming a chip-on-chip structure does not depart from the scope of the present invention.
본 발명의 실시예에서는 트랜지스터 패키지(80)의 칩 온 칩 구조를 예를 들어 설명하였지만, 칩 온 칩 구조에서 젤리 상태의 절연성 접착제(58) 또는 폴리이미드 테이프(88)를 이용하여 다중의 칩 온 칩 구조를 형성한다면, 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다. 예를 들면, 인쇄회로기판 상에 적층되어 실장되는 반도체 칩들 사이의 접착 수단으로서 젤리 상태의 절연성 접착제 또는 폴리이미드 테이프를 이용하는 구성은 본 발명의 기술적 사상의 범위에 속한다.In the embodiment of the present invention, the chip-on-chip structure of the transistor package 80 has been described as an example. However, in the chip-on-chip structure, the multiple chip-on using the jelly-like insulating adhesive 58 or polyimide tape 88 is used. If the chip structure is formed, it does not depart from the scope of the technical idea of the present invention. For example, a configuration using a jelly-like insulating adhesive or polyimide tape as an adhesive means between semiconductor chips stacked and mounted on a printed circuit board is within the scope of the technical idea of the present invention.
이상과 같이 본 발명에 따른 반도체 패키지는 도 1에 도시된 종래의 반도체 패키지(10)와 그 구조면에 있어서는 별다른 차이가 없다. 그러나, 제 1 반도체 칩과 제 2 반도체 칩을 부착하는 접착 수단이 명백하게 다르다는 것을 알 수 있으며, 그에 따른 효과의 차이도 현저하다.As described above, the semiconductor package according to the present invention has no difference in structure from the conventional semiconductor package 10 shown in FIG. 1. However, it can be seen that the adhesion means for attaching the first semiconductor chip and the second semiconductor chip is clearly different, and the difference in effect thereof is also remarkable.
따라서, 본 발명의 구조를 따르면 제 1 반도체 칩과 제 2 반도체 칩 사이에 균일한 두께를 갖는 절연성 접착층을 형성할 수 있기 때문에, 양호한 절연성을 확보할 수 있다.Therefore, according to the structure of this invention, since the insulating adhesive layer which has a uniform thickness can be formed between a 1st semiconductor chip and a 2nd semiconductor chip, favorable insulation can be ensured.
그리고, 젤리 상태의 절연성 접착제와, 양면 접착성이 있는 폴리이미드 테이프는 형태의 변형이 크지 않기 때문에, 접착제가 퍼져 제 1 반도체 칩의 전극 패드를 덮는 불량을 방지할 수 있다.In addition, since the deformation | transformation of a form is not large for the insulating adhesive of a jelly state, and the polyimide tape with double-sided adhesiveness, the adhesive spreads and can prevent the defect which covers the electrode pad of a 1st semiconductor chip.
또한, 폴리이미드 테이프를 사용할 경우에 접착제 사이에 베이스 필름이 있기 때문에, 높은 절연내압이 요구되는 제품에도 대응이 가능하다.Moreover, when using a polyimide tape, since there is a base film between adhesives, it can respond to the product which requires high insulation breakdown voltage.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026610A KR20000007325A (en) | 1998-07-02 | 1998-07-02 | Semiconductor package having chip-on-chip structure and fabricating method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026610A KR20000007325A (en) | 1998-07-02 | 1998-07-02 | Semiconductor package having chip-on-chip structure and fabricating method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000007325A true KR20000007325A (en) | 2000-02-07 |
Family
ID=19542839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980026610A KR20000007325A (en) | 1998-07-02 | 1998-07-02 | Semiconductor package having chip-on-chip structure and fabricating method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000007325A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471254B1 (en) * | 2002-09-05 | 2005-03-08 | 현대자동차주식회사 | Dual mass flywheel |
| KR100484088B1 (en) * | 2002-12-06 | 2005-04-20 | 삼성전자주식회사 | Die attach and cure in line apparatus for multi chip package |
| US7239022B2 (en) | 2004-03-11 | 2007-07-03 | Denso Corporation | Sensor device |
-
1998
- 1998-07-02 KR KR1019980026610A patent/KR20000007325A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471254B1 (en) * | 2002-09-05 | 2005-03-08 | 현대자동차주식회사 | Dual mass flywheel |
| KR100484088B1 (en) * | 2002-12-06 | 2005-04-20 | 삼성전자주식회사 | Die attach and cure in line apparatus for multi chip package |
| US7074646B2 (en) | 2002-12-06 | 2006-07-11 | Samsung Electronics Co., Ltd. | In-line die attaching and curing apparatus for a multi-chip package |
| US7239022B2 (en) | 2004-03-11 | 2007-07-03 | Denso Corporation | Sensor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3499202B2 (en) | Method for manufacturing semiconductor device | |
| KR100219791B1 (en) | Semiconductor device manufacture thereof and manufacture of leadframe | |
| KR100294719B1 (en) | Molded semiconductor device and method for manufacturing the same, lead frame | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| KR100460063B1 (en) | Stack ball grid arrary package of center pad chips and manufacturing method therefor | |
| US4396936A (en) | Integrated circuit chip package with improved cooling means | |
| JP3526788B2 (en) | Method for manufacturing semiconductor device | |
| KR20040024163A (en) | Semiconductor chip package that adhesive tape is attached on the bonding wire | |
| US20120217657A1 (en) | Multi-chip module package | |
| KR20020053739A (en) | Integrated electronic device and integration method | |
| US7498195B2 (en) | Multi-chip semiconductor connector assembly method | |
| JP2000332055A (en) | Flip-chip mounting structure and mounting method | |
| JPH10256470A (en) | Semiconductor device | |
| US6528343B1 (en) | Semiconductor device its manufacturing method and electronic device | |
| KR20010062698A (en) | Semiconductor device | |
| KR20000007325A (en) | Semiconductor package having chip-on-chip structure and fabricating method of the same | |
| KR100207902B1 (en) | Multi chip package using lead frame | |
| KR100769204B1 (en) | Semiconductor Package and Manufacture Method The Same | |
| JP2001094046A (en) | Semiconductor device | |
| JPH04171970A (en) | Semiconductor device | |
| US20220406980A1 (en) | Semiconductor device, method for manufacturing same, and substrate | |
| JP2975782B2 (en) | Hybrid integrated circuit device and case material used therefor | |
| JPH06275675A (en) | Tab package and its connection | |
| CN114695299A (en) | Chip packaging method and chip module | |
| JPH04115540A (en) | Manufacture of semiconductor device having heat sink |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |