KR100377467B1 - lamination method of circuit tape for semiconductor package - Google Patents
lamination method of circuit tape for semiconductor package Download PDFInfo
- Publication number
- KR100377467B1 KR100377467B1 KR10-1999-0065923A KR19990065923A KR100377467B1 KR 100377467 B1 KR100377467 B1 KR 100377467B1 KR 19990065923 A KR19990065923 A KR 19990065923A KR 100377467 B1 KR100377467 B1 KR 100377467B1
- Authority
- KR
- South Korea
- Prior art keywords
- elastomer
- circuit tape
- window
- circuit
- tape
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
이 발명은 반도체패키지용 써킷테이프의 라미네이션 방법에 관한 것으로, MCSP(Memory Chip Scale Package), ACSP(Advanced Wafer Scale Chip Scale Package) 및 μBGA(Micro Ball Grid Array) 패키지 등에 이용되는 얇은 두께의 써킷테이프에 라미네이션 및 펀칭 공정을 보다 용이하게 실시할 수 있도록, 상,하면에 접착성이 있는 동시에 보호필름이 부착되어 있는 일정길이의 일레스토머를 제공하는 단계와; 상기 일레스토머에 다수의 윈도우를 형성하는 단계와; 회로패턴 유닛이 다수의 행과 열로 형성된 써킷테이프를 제공하는 단계와; 상기 일레스토머의 일면에 접착된 보호필름을 떼어내고 상기 써킷테이프를 상기 일레스토머에 라미네이션시키는 단계와; 상기 써킷테이프에 일레스토머에 형성된 윈도우와 대응되는 영역에 일정크기의 윈도우를 형성하는 단계와; 상기 일레스토머의 타면에 접착된 보호필름을 떼어내는 단계로 이루어진 것을 특징으로 함.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lamination method of a circuit tape for semiconductor packages. The present invention relates to a thin circuit circuit used for a memory chip scale package (MCSP), an advanced wafer scale chip scale package (ACSP), a micro ball grid array (μBGA) package, and the like. Providing an elastomer of a certain length having adhesiveness on the upper and lower surfaces and a protective film attached thereto so as to more easily perform lamination and punching processes; Forming a plurality of windows in the elastomer; Providing a circuit tape formed of a plurality of rows and columns by a circuit pattern unit; Removing the protective film adhered to one surface of the elastomer and laminating the circuit tape to the elastomer; Forming a window having a predetermined size in an area corresponding to the window formed in the elastomer on the circuit tape; And removing the protective film adhered to the other surface of the elastomer.
Description
본 발명은 반도체패키지용 써킷테이프의 라미네이션 방법에 관한 것으로, 더욱 상세하게 설명하면 MCSP(Memory Chip Scale Package), ACSP(Advanced Wafer Scale Chip Scale Package) 및 μBGA(Micro Ball Grid Array) 패키지 등에 이용되는 얇은 두께의 써킷테이프에 라미네이션 및 펀칭 공정을 보다 용이하게 실시할 수 있는 반도체패키지용 써킷테이프의 라미네이션 방법에 관한 것이다.The present invention relates to a lamination method of a circuit tape for a semiconductor package, and more specifically, to a thin film used for a memory chip scale package (MCSP), an advanced wafer scale chip scale package (ACSP), a micro ball grid array (μBGA) package, or the like. The present invention relates to a lamination method of a circuit tape for a semiconductor package that can more easily perform lamination and punching processes on a thick circuit tape.
최근 반도체칩의 집적도 증가에 따라 점차 입출력 핀 수가 증가되고 있음과 동시에 그 실장면적은 최소한으로 할 수 있도록 소형화되고 있는 추세이다. 이에 따라 개발된 반도체패키지중의 하나가 BGA(Ball Grid Array) 반도체패키지이다.Recently, as the integration of semiconductor chips increases, the number of input / output pins is gradually increasing, and the mounting area is miniaturized to minimize the mounting area. One of the semiconductor packages developed accordingly is a ball grid array (BGA) semiconductor package.
이러한 BGA 반도체패키지는 리드프레임을 이용한 통상의 반도체패키지에 비하여, 마더보드에 실장될 때의 실장 면적이 대폭 축소될 수 있으며, 전기적 특성이 우수하다는 장점을 가지고 있다.Such a BGA semiconductor package has a merit that the mounting area when mounted on the motherboard can be significantly reduced, and excellent electrical characteristics, compared to a conventional semiconductor package using a lead frame.
상기 BGA 반도체패키지가 통상적인 리드프레임을 이용하는 반도체패키지와다른 점은, 반도체칩과 마더보드간의 전기적 접속이 상기 리드프레임 대신에 회로패턴과, 외부 접속단자인 도전성볼이 형성된 인쇄회로기판에 의해 실현된다는 점이다. 또한, 반도체칩이 부착되는 인쇄회로기판의 반대면에 외부 접속 단자들이 형성될 수 있어서, 종래의 반도체패키지에 비하여 실장 면적인 대폭 줄어든다.The difference between the BGA semiconductor package and the semiconductor package using a conventional lead frame is that the electrical connection between the semiconductor chip and the motherboard is realized by a printed circuit board having a circuit pattern and conductive balls as external connection terminals instead of the lead frame. Is that. In addition, external connection terminals may be formed on the opposite side of the printed circuit board to which the semiconductor chip is attached, thereby greatly reducing the mounting area compared with the conventional semiconductor package.
한편, 최근에는 반도체칩의 크기와 반도체패키지의 크기가 유사한 CSP(Chip Scale Package) 반도체패키지 예를 들면, MCSP(Memory Chip Scale Package), ACSP(Advanced Wafer Scale Chip Scale Package) 및 μBGA(Micro Ball Grid Array) 반도체 패키지 등이 개발되고 있으며, 이러한 CSP 반도체패키지는 종래 일반적인 반도체패키지 및 BGA 반도체패키지와 달리 리드프레임이나 인쇄회로기판대신 회로패턴이 형성된 써킷테이프 또는 써킷필름(이하, '써킷테이프'로 총칭함)을 이용하고 있다.Recently, a chip scale package (CSP) semiconductor package having a similar size to that of a semiconductor chip, for example, a memory chip scale package (MCSP), an advanced wafer scale chip scale package (ACSP), and a micro ball grid (μBGA) Array) Semiconductor packages are being developed, and CSP semiconductor packages are collectively referred to as circuit tapes or circuit films (hereinafter referred to as 'circuit tapes') in which circuit patterns are formed instead of lead frames or printed circuit boards, unlike conventional semiconductor packages and BGA semiconductor packages. Is used).
이하, 상기한 써킷테이프를 이용한 반도체패키지중에서 도1에 도시된 MCSP형 반도체패키지(PKG)를 예로 하여 그 구조를 설명하면 다음과 같다.Hereinafter, a structure of the MCSP-type semiconductor package (PKG) shown in FIG. 1 in the semiconductor package using the above-described circuit tape will be described.
상기한 반도체패키지(PKG)는 도시된 바와 같이 상면 중앙부에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)의 상면에는 그보다 넓이가 더 크며, 상기 입출력패드(2a)와 대응하는 영역에는 일정 크기의 윈도우(16)가 형성된 써킷테이프(10)가 일레스토머(20)에 의해 접착되어 있다. 상기 써킷테이프(10)는 주지된 바와 같이 폴리이미드필름(11)을 기본층으로 하여 그 상면에 본드핑거(12) 및 볼랜드(13)를 포함하는 도전성 회로패턴이 형성되어 있으며, 상기 본드핑거(12) 및 볼랜드(13)를 제외한 상면은 커버코트(14)에 의해 코팅되어있다.As illustrated, the semiconductor package PKG includes a semiconductor chip 2 having a plurality of input / output pads 2a formed at the center of an upper surface thereof, and the width of the semiconductor package PKG is larger than that of the semiconductor package 2. In the region corresponding to the input / output pad 2a, the circuit tape 10 having the window 16 having a predetermined size is bonded by the elastomer 20. As is known, the circuit tape 10 has a polyimide film 11 as a base layer, and a conductive circuit pattern including a bond finger 12 and a ball land 13 is formed on an upper surface thereof. 12) and the upper surface except for the borland 13 are coated by a cover coat 14.
상기 반도체칩(2)의 입출력패드(2a)와 써킷테이프(10)의 본드핑거(12)는 골드와이어 또는 알루미늄와이어와 같은 도전성와이어(30)에 의해 서로 전기적으로 접속되어 있으며, 상기 써킷테이프(10)의 윈도우(16)는 에폭시 몰딩 컴파운드 또는 액상봉지재 등과 같은 봉지재(40)에 의해 봉지되어 있다. 또한 상기 써킷테이프(10)의 볼랜드(13)에는 납과 주석으로 이루어지는 솔더볼과 같은 도전성볼(50)이 융착되어 있으며, 이 도전성볼(50)이 차후 마더보드에 실장되어 반도체칩(2)과 마더보드가 상호 전기적으로 도통가능하게 한다.The input / output pads 2a of the semiconductor chip 2 and the bond fingers 12 of the circuit tape 10 are electrically connected to each other by conductive wires 30 such as gold wires or aluminum wires. The window 16 of 10) is sealed by an encapsulant 40 such as an epoxy molding compound or a liquid encapsulant. In addition, the ball land 13 of the circuit tape 10 is welded with a conductive ball 50, such as a solder ball made of lead and tin, and the conductive ball 50 is subsequently mounted on a motherboard to provide a semiconductor chip 2 and Motherboards are electrically conductive to each other.
한편, 상기와 같은 써킷테이프(10)는 통상 다수의 반도체패키지가 동시에 형성되도록 다수의 유닛이 행과 열로 대략 매트릭스 형상으로 형성되어 있으며, 이러한 써킷테이프(10)는 제조 공정중 워페이지(Warpage) 현상이나 취급의 용이성을 위해 반도체칩 접착 공정 전에 메탈프레임(60) 및 일레스토머(20)에 의한 라미네이션 공정을 따른다. 이러한 종래의 라미네이션 방법을 도2를 참조하여 설명하면 다음과 같다.On the other hand, the circuit tape 10 as described above is typically formed in a plurality of units in a substantially matrix shape in a row and a column so that a plurality of semiconductor packages are formed at the same time, the circuit tape 10 is a warpage (Warpage) during the manufacturing process In order to facilitate development and handling, the lamination process by the metal frame 60 and the elastomer 20 is followed before the semiconductor chip bonding process. This conventional lamination method will be described with reference to FIG.
상기한 바와 같이 다수의 유닛(차후 낱개의 반도체패키지로 싱귤레이션 되는 영역)이 매트릭스 형상으로 형성된 써킷테이프(10)가 제공되고, 상기 써킷테이프(10)는 일정한 사각틀 형상의 메탈프레임(60)상에 접착테이프(70)로 접착된다. 상기 접착테이프(70)는 통상 써킷테이프(10)의 양측 장변 방향과 동일한 방향으로 형성되어 써킷테이프(10)의 양측 장변을 메탈프레임(60)상에 접착시킨다. 이 상태에서 상기 메탈프레임(60)의 후면에 일레스토머(20)가 접착되는데 상기 일레스토머(20)는 최초에 상,하단에 얇은 보호필름(20a,20b)(비접착성)이 접착되어 있기 때문에 일측(써킷테이프(10)에 접착되는 면)의 보호필름(20a)을 떼어내면서 상기 메탈프레임(60)의 후면인 써킷테이프(10)의 후면에 접착시킨다.As described above, a circuit tape 10 having a plurality of units (regions singulated later by a single semiconductor package) in a matrix shape is provided, and the circuit tape 10 is formed on a metal frame 60 having a constant rectangular frame shape. To the adhesive tape 70. The adhesive tape 70 is usually formed in the same direction as both sides of the circuit tape 10 to adhere both sides of the circuit tape 10 to the metal frame 60. In this state, the elastomer 20 is bonded to the rear surface of the metal frame 60. The elastomer 20 is initially attached to the upper and lower thin protective films 20a and 20b (non-adhesive). Since the protective film 20a of one side (the surface adhered to the circuit tape 10) is removed, it is bonded to the rear surface of the circuit tape 10, which is the rear surface of the metal frame 60.
상기와 같이 써킷테이프(10)가 메탈프레임(60) 및 일레스토머(20)에 라미네이션된 후에는 상기 써킷테이프(10)의 각 유닛에 일정 크기의 윈도우(16)를 형성하며, 이어서 통상적인 반도체칩 접착, 와이어 본딩, 봉지, 도전성볼 융착 및 싱귤레이션 단계를 거쳐서 낱개의 반도체패키지가 제조 된다.After the circuit tape 10 is laminated to the metal frame 60 and the elastomer 20 as described above, a window 16 having a predetermined size is formed in each unit of the circuit tape 10, and then a conventional Each semiconductor package is manufactured through semiconductor chip bonding, wire bonding, encapsulation, conductive ball fusion and singulation steps.
그러나 이러한 종래의 라미네이션 공정은 통상, 써킷테이프와 일레스토머가 라미네이션된 상태에서 윈도우 펀치 공정에 투입됨으로써 다음과 같은 문제점이 있다.However, such a conventional lamination process is usually put into the window punch process in a state where the circuit tape and the elastomer are laminated, there are the following problems.
즉, 상기 써킷테이프는 경질의 재료로 이루어지고, 상기 일레스토머는 연질의 재료로 이루어짐으로써 상기 써킷테이프 및 일레스토머를 동시에 펀칭하게 되면 어느 하나는 그 윈도우가 깨끗하게 형성되지 않는 단점이 있다. 즉, 펀치의 재질을 상기 써킷테이프의 재질에 맞추어 설계하면 일레스토머의 윈도우가 불완전하게 형성되고, 또한 일레스토머의 재질에 맞추어 펀치의 재질을 설계하면 써킷테이프의 윈도우가 불완전하게 형성되는 문제가 있다.That is, the circuit tape is made of a hard material, and the elastomer is made of a soft material, so that if the circuit tape and the elastomer are simultaneously punched, any one of the windows does not have a clean window. In other words, if the punch material is designed according to the circuit tape, the window of the elastomer is incompletely formed, and if the punch material is designed according to the material of the elastomer, the window of the circuit tape is incompletely formed. There is.
더우기, 최근에는 상기 윈도우의 형성시 기계적 펀칭에 의해 발생하는 많은 먼지 및 펀치 찌꺼기를 억제하기 위해 레이저를 이용하는 경우가 많은데, 상기와 같이 서로 다른 재질의 물질이 라미네이션된 경우에는 그 두물질을 동시에 관통하는 윈도우의 형성이 불가능한 문제도 있다.Moreover, in recent years, the laser is often used to suppress a lot of dust and punch residues caused by mechanical punching during the formation of the window. When the materials of different materials are laminated as described above, the two materials are simultaneously penetrated. Another problem is that it is impossible to form a window.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, MCSP, ACSP 및 μBGA 반도체패키지 등에 이용되는 얇은 두께의 써킷테이프에 미리 윈도우가 형성된 일레스토머를 라미네이션시키거나 또는 써킷테이프의 윈도우 형성 영역을 제외하여 다수의 일레스토머를 라미네이션시킴으로써, 써킷테이프 및 일레스토머에 모두 깨끗한 윈도우가 형성된 자재를 제공할 수 있는 반도체패키지용 써킷테이프의 라미네이션 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, laminating the elastomer in which the window is formed on the circuit tape of a thin thickness used in the MCSP, ACSP and μBGA semiconductor package, or the window of the circuit tape. The present invention provides a method of laminating a circuit tape for a semiconductor package by laminating a plurality of elastomers except for a forming region, thereby providing a material having a clean window formed on both the circuit tape and the elastomer.
도1은 통상적인 MCSP(Memory Chip Scale Package)형 반도체패키지를 도시한 단면도이다.1 is a cross-sectional view showing a conventional memory chip scale package (MCSP) type semiconductor package.
도2는 종래 반도체패키지용 써킷테이프의 라미네이션 방법을 도시한 사시도이다.2 is a perspective view showing a lamination method of a circuit tape for a conventional semiconductor package.
도3a 및 도3b는 본 발명에 의한 반도체패키지용 써킷테이프의 라미네이션 방법을 도시한 순차 설명도이다.3A and 3B are sequential explanatory diagrams showing a lamination method of a circuit tape for a semiconductor package according to the present invention.
도4a 내지 도4f는 본 발명에 의한 반도체패키지용 써킷테이프의 라미네이션 방법을 도시한 것으로,4A to 4F illustrate a lamination method of a circuit tape for a semiconductor package according to the present invention.
도4a는 일레스토머 제공 단계를 도시한 것이고,4A illustrates an elastomer providing step,
도4b는 메탈프레임에 일레스토머를 부착하여 제공하는 단계를 도시한 것이며,Figure 4b shows the step of providing an elastomer attached to the metal frame,
도4c는 일레스토머에 윈도우를 형성하는 단계를 도시한 것이며,4C illustrates the step of forming a window in the elastomer,
도4d는 상기 메탈프레임의 일레스토머에 써킷테이프를 라미네이션하는 단계를 도시한 것이며,Figure 4d shows a step of laminating a circuit tape to the elastomer of the metal frame,
도4e는 상기 써킷테이프에 다수의 윈도우 형성 단계를 도시한 것이며,4E illustrates a number of window forming steps on the circuit tape;
도4f는 상기 일레스토머에서 보호필름을 제거하는 단계를 도시한 것이다.Figure 4f shows the step of removing the protective film from the elastomer.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
10; 써킷테이프 18; 써킷테이프에 형성된 윈도우10; Circuit tape 18; Windows formed on the circuit tape
20; 일레스토머 20a,20b; 보호필름20; Elastomers 20a, 20b; Protective film
28; 일레스토머에 형성된 윈도우 60; 메탈프레임28; A window 60 formed in the elastomer; Metal frame
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 써킷테이프의 라미네이션 방법은 상,하면에 접착성이 있는 동시에 보호필름이 부착되어 있는 일정길이의 일레스토머를 제공하는 단계와; 상기 일레스토머에 다수의 윈도우를 형성하는 단계와; 회로패턴 유닛이 다수의 행과 열로 형성된 써킷테이프를 제공하는 단계와; 상기 일레스토머의 일면에 접착된 보호필름을 떼어내고 상기 써킷테이프를 상기 일레스토머에 라미네이션시키는 단계와; 상기 써킷테이프에 일레스토머에 형성된 윈도우와 대응되는 영역에 일정크기의 윈도우를 형성하는 단계와; 상기 일레스토머의 타면에 접착된 보호필름을 떼어내는 단계로 이루어진 것을 특징으로 한다.In order to achieve the above object, a method of laminating a circuit tape for a semiconductor package according to the present invention includes the steps of providing an elastomer of a predetermined length having an adhesive film on the upper and lower surfaces and a protective film attached thereto; Forming a plurality of windows in the elastomer; Providing a circuit tape formed of a plurality of rows and columns by a circuit pattern unit; Removing the protective film adhered to one surface of the elastomer and laminating the circuit tape to the elastomer; Forming a window having a predetermined size in an area corresponding to the window formed in the elastomer on the circuit tape; Characterized in that the step consisting of peeling off the protective film adhered to the other surface of the elastomer.
상기 일레스토머 제공 단계는 내측에 사각의 공간부가 형성된 대략 사각틀 형상의 메탈프레임에 상기 일레스토머의 일면에 접착된 보호필름을 떼어낸 채로 접착하여 제공할 수도 있다.The elastomer providing step may be provided by attaching a protective film adhered to one surface of the elastomer to a metal frame having a substantially rectangular frame having a rectangular space formed therein.
상기 써킷테이프 제공 단계는 상기 일레스토머에 형성된 윈도우와 대응되는 영역에 미리 윈도우가 형성된 써킷테이프를 제공할 수도 있다.The circuit tape providing step may provide a circuit tape in which a window is formed in advance in an area corresponding to the window formed in the elastomer.
상기 써킷테이프에 형성되는 윈도우의 크기는 일레스토머에 형성된 윈도우보다 작게 형성됨이 바람직하다.The size of the window formed on the circuit tape is preferably smaller than the window formed on the elastomer.
상기 써킷테이프는 롤 상태에서 일정길이로 컷팅되어 제공될 수 있다.The circuit tape may be provided to be cut to a predetermined length in a roll state.
상기 써킷테이프는 롤 상태에서 길게 제공되는 동시에, 상기 일레스토머도 롤 상태로 제공되어 상호 접착되며, 상기 써킷테이프의 펀칭이 완료된 후 일정 길이로 컷팅될 수 있다.The circuit tape is provided long in a roll state, the elastomer is also provided in a roll state to be bonded to each other, and may be cut to a predetermined length after the punching of the circuit tape is completed.
상기 일레스토머에 윈도우를 형성하는 단계는 상기 일레스토머가 상기 써킷테이프의 윈도우가 형성되는 영역을 회피하여 라미네이션되도록 함으로써 이루어질 수도 있다.The forming of the window in the elastomer may be performed by allowing the elastomer to avoid the area in which the window of the circuit tape is formed.
상기와 같이 하여 본 발명에 의한 반도체패키지용 써킷테이프의 라미네이션 방법에 의하면 일레스토머에 미리 일정 크기의 윈도우를 형성한 후 써킷테이프를 라미네이션하고, 그 라미네이션된 써킷테이프에만 윈도우를 형성할 수 있음으로써 펀칭이 깨끗하고 완벽하게 이루어진다.According to the lamination method of the circuit tape for semiconductor package according to the present invention as described above, by forming a window of a predetermined size in the elastomer in advance, by laminating the circuit tape, by forming a window only on the laminated circuit tape Punching is done cleanly and perfectly.
또한, 일레스토머 및 써킷테이프에 각각 소정의 윈도우를 형성한 후 라미네이션을 할 수도 있음으로써 펀칭시 발생되는 불량을 대폭 저하시킬 수 있다.In addition, since a predetermined window is formed on the elastomer and the circuit tape, respectively, lamination may be performed to significantly reduce the defects generated during punching.
더구나, 써킷테이프의 윈도우가 형성될 영역을 회피하여 다수의 일레스토머를 라미네이션시킬 수도 있음으로써, 일레스토머에 펀치등을 이용한 윈도우 형성 공정을 생략할 수도 있다.In addition, a plurality of elastomers may be laminated by avoiding an area where a window of the circuit tape is to be formed, thereby eliminating a window forming process using punches or the like for the elastomers.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.
도3a 및 도3b는 본 발명에 의한 반도체패키지용 써킷테이프의 라미네이션 방법을 도시한 순차 설명도이고, 도4a 내지 도4f는 본 발명에 의한 반도체패키지용 써킷테이프의 라미네이션 방법을 도시한 것으로, 도4a는 일레스토머 제공 단계를 도시한 것이고, 도4b는 메탈프레임에 일레스토머를 부착하여 제공하는 단계를 도시한 것이며, 도4c는 일레스토머에 윈도우를 형성하는 단계를 도시한 것이며, 도4d는 상기 메탈프레임의 일레스토머에 써킷테이프를 라미네이션하는 단계를 도시한 것이며, 도4e는 상기 써킷테이프에 다수의 윈도우 형성 단계를 도시한 것이며, 도4f는 상기 일레스토머에서 보호필름을 제거하는 단계를 도시한 것이다.3A and 3B are sequential explanatory diagrams showing a lamination method of a circuit tape for a semiconductor package according to the present invention, and FIGS. 4A to 4F illustrate lamination methods of a circuit tape for a semiconductor package according to the present invention. 4a illustrates an elastomer providing step, FIG. 4b illustrates attaching an elastomer to a metal frame, and FIG. 4c illustrates forming a window in the elastomer. 4d illustrates laminating circuit tape on the elastomer of the metal frame, FIG. 4e illustrates a plurality of window forming steps on the circuit tape, and FIG. 4f removes a protective film from the elastomer. The steps are shown.
먼저 상,하면에 접착성이 있는 동시에 보호필름(20a,20b)이 부착되어 있는 일정 길이의 일레스토머(20)를 제공한다.(도3a에서 S1 및 도4a)First, the elastomer 20 having a predetermined length having adhesiveness on the upper and lower surfaces and having the protective films 20a and 20b attached thereto is provided (S1 and 4A in FIG. 3A).
상기 일레스토머(20)는 주지된 바와 같이 상,하면에 접착성이 있으며, 외부 환경으로부터 상기 일레스토머(20)의 상,하면을 보호하기 위해 얇은 보호필름(20a,20b)이 각각 부착되어 있다.The elastomer 20 is adhesively attached to the upper and lower surfaces as is well known, and the thin protective films 20a and 20b are respectively attached to protect the upper and lower surfaces of the elastomer 20 from the external environment. It is.
상기 일레스토머(20)에 다수의 윈도우(28)가 행과 열로 대략 매트릭스 형상이 되도록 형성한다.(도3a에서 S2)A plurality of windows 28 are formed in the elastomer 20 so as to have a substantially matrix shape in rows and columns (S2 in Fig. 3A).
상기 윈도우(28)는 통상적인 펀치를 이용하거나 또는 레이저를 이용하여 형성할 수 있다.The window 28 may be formed using a conventional punch or using a laser.
한편, 상기 일레스토머(20)는 내측에 직사각의 공간부를 갖는 대략 직사각틀 형상의 메탈프레임(60)에 접착된 상태로 제공되어 윈도우(28)가 형성될 수도 있다.(도4b)Meanwhile, the elastomer 20 may be provided in a state in which the elastomer 20 is attached to a metal frame 60 having a substantially rectangular frame shape having a rectangular space portion therein to form a window 28 (FIG. 4B).
이때, 상기 일레스토머(20)의 상면에 접착되어 있는 보호필름(20a)을 떼어낸 채로 상기 메탈프레임(60) 저면에 접착하며, 물론 윈도우(28)의 형성은 상기 메탈프레임(60)에 일레스토머(20)를 접착한 상태로 실시한다. 상기와 같이 메탈프레임(60)이 제공된 경우에는 하기할 써킷테이프(10)가 소프트(Soft)한 경우에 적절하며, 따라서 상기 일레스토머(20) 및 차후의 써킷테이프(10)의 취급이 용이한 잇점이 있다. 그러나 상기 써킷테이프(10)를 소프트(Soft)하지 않고, 리지드(Rigid)한 것을 이용할 경우에는 상기 메탈프레임(60)이 절대적으로 필요한 것은 아니다.At this time, the protective film 20a adhered to the upper surface of the elastomer 20 is attached to the bottom surface of the metal frame 60 while the protective film 20a is removed, and the formation of the window 28 is, of course, formed on the metal frame 60. It is performed in the state which the elastomer 20 adhere | attached. In the case where the metal frame 60 is provided as described above, the circuit tape 10 to be described below is suitable for soft, so that the elastomer 20 and the subsequent circuit tape 10 can be easily handled. There is one advantage. However, if the circuit tape 10 is not soft and rigid is used, the metal frame 60 is not absolutely necessary.
계속해서, 상기 일레스토머(20) 상면에 회로패턴이 다수의 행과 열로 대략 매트릭스 형상으로 형성된 써킷테이프(10)를 라미네이션한다.(도3a에서 S4 및 도4d)Subsequently, the circuit tape 10 is laminated on the upper surface of the elastomer 20 in a substantially matrix form in a plurality of rows and columns (S4 and 4D in Fig. 3A).
물론, 이때 메탈프레임(60)이 제공되지 않은 상태라면, 상기 일레스토머(20) 상면의 보호필름(20a)을 떼어 낸 후 써킷테이프(10)를 라미네이션한다.Of course, if the metal frame 60 is not provided at this time, the protective tape 20a of the upper surface of the elastomer 20 is removed and the circuit tape 10 is laminated.
계속해서, 상기 라미네이션된 써킷테이프(10)에 다수의 윈도우(18)를 펀치나 레이저 등을 이용하여 형성한다.(도3a에서 S5 및 도4e)Subsequently, a plurality of windows 18 are formed in the laminated circuit tape 10 using punches, lasers, or the like. (S5 and 4E in Fig. 3A).
물론, 상기 써킷테이프(10)에 형성되는 윈도우(18)는 일레스토머(20)에 미리 형성된 윈도우(28)와 대응되는 위치이다.Of course, the window 18 formed on the circuit tape 10 is a position corresponding to the window 28 formed in advance in the elastomer 20.
또한 상기 써킷테이프(10)에 형성되는 윈도우(18)의 크기는 일레스토머(20)에 미리 형성된 윈도우(28)의 크기보다 작도록 하여, 써킷테이프(10)의 윈도우(18) 형성시 일레스토머(20)와 간섭되지 않토록 함이 바람직하다. 즉, 상기와 같이 일레스토머(20)에 미리 윈도우(28)를 형성하여 제공하는 이유는 종래 써킷테이프(10) 및 일레스토머(20)를 동시에 펀칭함으로써 윈도우(18,28)의 형성이 불완전하고 또한 동일한 레이저를 이용하여 두물질(써킷테이프(10), 일레스토머(20))을 동시에 관통시켜 윈도우(18,28)를 형성할 수 없었기 때문이므로, 상기 일레스토머(20)와 서로 간섭되지 않는 상태로 써킷테이프(10)에 윈도우(18)를 형성함이 바람직하다.In addition, the size of the window 18 formed on the circuit tape 10 is smaller than the size of the window 28 previously formed on the elastomer 20, so that the window 18 of the circuit tape 10 is formed. It is desirable not to interfere with the restorant 20. That is, the reason why the window 28 is formed in advance in the elastomer 20 as described above is provided by forming the windows 18 and 28 by simultaneously punching the circuit tape 10 and the elastomer 20 at the same time. Since the windows 18 and 28 could not be formed by simultaneously passing two materials (circuit tape 10 and elastomer 20) using an incomplete and identical laser, the elastomer 20 and It is preferable to form the window 18 in the circuit tape 10 without interfering with each other.
또한, 상기 써킷테이프(10)에는 미리 윈도우(18)를 형성한 후, 일레스토머(20)에 라미네이션 시킴으로써, 상기 단계 S5를 생략할 수도 있을 것이다. 물론, 이때에는 상기 일레스토머(20)와 써킷테이프(10)의 얼라인을 정밀하게 맞출 필요가 있다.In addition, after the window 18 is formed in the circuit tape 10 in advance, the step 20 may be omitted by laminating the elastomer 20. Of course, in this case, it is necessary to precisely align the alignment of the elastomer 20 and the circuit tape 10.
마지막으로, 상기 일레스토머(20) 저면에 부착되어 있던 보호필름(20b)을 떼어내고, 상기 자재를 매거진 등에 수납하여 다음 공정으로 이송시킨다.(도3a의 S6 및 도4f)Finally, the protective film 20b attached to the bottom surface of the elastomer 20 is removed, and the material is stored in a magazine or the like and transferred to the next step (S6 and 4F in FIG. 3A).
한편, 상기 설명한 써킷테이프(10) 및 일레스토머(20)는 일정 길이의 스트립(Strip)으로 제공된 것을 이용한 것이나, 롤(Roll) 형태로 제공될 수도 있다.Meanwhile, the circuit tape 10 and the elastomer 20 described above may be provided using strips having a predetermined length, or may be provided in a roll form.
즉, 도3b의 순서도에서와 같이 상기 써킷테이프(10)를 롤 형태로 구비하여 이를 일정 길이로 컷팅하면서 제공하고, 상기 컷팅된 써킷테이프(10)를일레스토머(20)와 라미네이션 시킨 후 윈도우(18,28)를 형성함도 가능하다.That is, as shown in the flowchart of FIG. 3B, the circuit tape 10 is provided in a roll shape and provided while cutting the circuit tape 10 to a predetermined length. The cut circuit tape 10 is laminated with the elastomer 20 and then the window ( It is also possible to form 18,28.
더불어, 상기 써킷테이프(10)를 롤 형태로 제공하는 동시에 상기 써킷테이프(10)에 역시 롤 형태의 일레스토머(20)를 제공하면서 서로를 라미네이션시키고, 상기와 같이 라미네이션된 후에는 통상적인 방법으로 다수의 윈도우(18,28)를 형성하며, 상기와 같이 소정의 윈도우(18,28)가 모두 형성된 후 상기 일체의 써킷테이프(10) 및 일레스토머(20)를 일정길이로 컷팅할 수 있다.In addition, the circuit tape 10 is provided in a roll form, and the circuit tape 10 is also provided with a roll-type elastomer 20 while laminating each other, and after lamination as described above, a conventional method. A plurality of windows 18 and 28 are formed, and after the predetermined windows 18 and 28 are formed as described above, the integrated circuit tape 10 and the elastomer 20 can be cut to a predetermined length. have.
한편, 도5에 도시된 바와 같이 상기 일레스토머(20)는 써킷테이프(10)의 윈도우(18)가 형성될 영역을 회피하여 다수개를 라미네이션시킴으로써 일레스토머(20)에 윈도우를 형성하지 않아도 된다. 즉, 상기 써킷테이프(10)중에서 윈도우(18)가 형성될 영역 사이에만 길게 형성된 다수의 일레스토머(20)를 접착시킴으로써, 상기 일레스토머(20) 사이에 소정의 공간이 생기도록 하고, 상기 일레스토머(20) 사이의 공간인 써킷테이프(10)에 윈도우(18)가 형성되도록 하는 방법이다.Meanwhile, as shown in FIG. 5, the elastomer 20 avoids an area where the window 18 of the circuit tape 10 is to be formed and laminates a plurality of the windows so as not to form a window in the elastomer 20. You don't have to. That is, by adhering a plurality of elastomers 20 formed long only between the regions where the window 18 is to be formed in the circuit tape 10, a predetermined space is created between the elastomers 20, The window 18 is formed on the circuit tape 10, which is a space between the elastomers 20.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modifications may be made without departing from the scope and spirit of the present invention.
상기와 같이 하여 본 발명에 의한 반도체패키지용 써킷테이프의 라미네이션 방법에 의하면 일레스토머에 미리 일정 크기의 윈도우를 형성한 후 써킷테이프를 라미네이션하고, 그 라미네이션된 써킷테이프에만 윈도우를 형성할 수 있음으로써펀칭이 깨끗하고 완벽하게 이루어지는 효과가 있다.According to the lamination method of the circuit tape for semiconductor package according to the present invention as described above, by forming a window of a predetermined size in the elastomer in advance, by laminating the circuit tape, by forming a window only on the laminated circuit tape Punching is clean and perfect.
또한, 일레스토머 및 써킷테이프에 각각 소정의 윈도우를 형성한 후 라미네이션할 수도 있음으로써 펀칭시 발생되는 불량을 대폭 저하시킬 수 있는 효과가 있다.In addition, since a predetermined window may be formed on the elastomer and the circuit tape, respectively, the lamination may be performed to significantly reduce the defects generated during punching.
더구나, 써킷테이프의 윈도우가 형성될 영역을 회피하여 다수의 일레스토머를 라미네이션시킬 수도 있음으로써, 일레스토머에 펀치 등을 이용한 윈도우 형성 공정을 생략할 수 있는 효과가 있다.In addition, by avoiding the area where the window of the circuit tape is to be formed and laminating a plurality of elastomers, there is an effect that the window forming process using punch or the like in the elastomer can be omitted.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0065923A KR100377467B1 (en) | 1999-12-30 | 1999-12-30 | lamination method of circuit tape for semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0065923A KR100377467B1 (en) | 1999-12-30 | 1999-12-30 | lamination method of circuit tape for semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058573A KR20010058573A (en) | 2001-07-06 |
| KR100377467B1 true KR100377467B1 (en) | 2003-03-26 |
Family
ID=19633078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0065923A KR100377467B1 (en) | 1999-12-30 | 1999-12-30 | lamination method of circuit tape for semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100377467B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099392A (en) * | 1990-04-02 | 1992-03-24 | Hewlett-Packard Company | Tape-automated bonding frame adapter system |
| JPH11204680A (en) * | 1998-01-09 | 1999-07-30 | Hitachi Cable Ltd | Carrier for semiconductor device |
-
1999
- 1999-12-30 KR KR10-1999-0065923A patent/KR100377467B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099392A (en) * | 1990-04-02 | 1992-03-24 | Hewlett-Packard Company | Tape-automated bonding frame adapter system |
| JPH11204680A (en) * | 1998-01-09 | 1999-07-30 | Hitachi Cable Ltd | Carrier for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010058573A (en) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2916915B2 (en) | Method of manufacturing ball grid array semiconductor package | |
| KR100347706B1 (en) | New molded package having a implantable circuits and manufacturing method thereof | |
| US5849608A (en) | Semiconductor chip package | |
| KR20020078931A (en) | Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method | |
| WO2003098687A1 (en) | Semiconductor device and its manufacturing method | |
| US6574858B1 (en) | Method of manufacturing a chip package | |
| JP2001035998A (en) | Wafer level stack package and its manufacturing method | |
| JPH08279591A (en) | Semiconductor device and its manufacture | |
| US20120286410A1 (en) | Semiconductor device packaging method and semiconductor device package | |
| US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| KR100377467B1 (en) | lamination method of circuit tape for semiconductor package | |
| KR20000028840A (en) | Process for manufacturing semiconductor device using film substrate | |
| JP2001077266A (en) | Manufacture of resin sealed semiconductor device | |
| US6413796B1 (en) | Tape for semiconductor package, method of manufacturing the same, and method of manufacturing the package using the tape | |
| JP4485210B2 (en) | Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device | |
| JP2001077279A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| KR100377466B1 (en) | lamination apparatus of circuit film for semiconductor package and its method | |
| JP3418106B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004221555A (en) | Semiconductor element with film pasted, semiconductor device, and manufacturing method therefor | |
| JP4473668B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2884837B2 (en) | Semiconductor device | |
| KR100639203B1 (en) | Method for stacking a semiconductor device with plastic package and a semiconductor device with bga package | |
| JP3689355B2 (en) | Manufacturing method of semiconductor device | |
| KR100308393B1 (en) | Semiconductor Package and Manufacturing Method | |
| KR100365054B1 (en) | substrate for semiconductor package and manufacturing method of semiconductor package using it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130307 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140311 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150306 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160311 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170306 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180309 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190307 Year of fee payment: 17 |