JPS63147352A - Ultra thin module - Google Patents

Ultra thin module

Info

Publication number
JPS63147352A
JPS63147352A JP29580886A JP29580886A JPS63147352A JP S63147352 A JPS63147352 A JP S63147352A JP 29580886 A JP29580886 A JP 29580886A JP 29580886 A JP29580886 A JP 29580886A JP S63147352 A JPS63147352 A JP S63147352A
Authority
JP
Japan
Prior art keywords
semiconductor chip
module
resin
thin
ultra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29580886A
Other languages
Japanese (ja)
Inventor
Koichi Takegawa
光一 竹川
Atsuhiko Izumi
和泉 篤彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29580886A priority Critical patent/JPS63147352A/en
Publication of JPS63147352A publication Critical patent/JPS63147352A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable the thickness of a semiconductor chip and a container thereof to be specified in required minimum values subject to no manufactural restriction by a method wherein the semiconductor chip is face-bonded by film carrier process. CONSTITUTION:The title thin module is composed of wiring layers 4 and externally leading out terminals 6 respectively on the surface and back surface and a module substrate 7 internally connected to wiring layers 4a, 4b and externally leading out terminals 6a, 6b; resin dams 8 formed into the module substrate 7 and a cavity part 2 as a semiconductor container laminated on the end of module substrate 7; a semiconductor chip 1 provided with leads 11 of film carrier tape connecting to electrode terminals and face-bonded onto the wiring layers 4 of module substrate 7; and a sealing resin 9 with resin dams 8 wherein the semiconductor chip 1 is buried. Furthermore, the rear of semiconductor chip 1 face-bonded is ground near the element functional part together with the surfaces of resin dams 8 and the sealing resin 9 for thinning the title module.

Description

【発明の詳細な説明】 し産業上の利用分野〕 本発明は、半導体チップを内蔵した超薄型モジュールに
関し、特にICカード等の超薄型電子装置に内蔵する超
薄型モジュールの構造に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an ultra-thin module containing a semiconductor chip, and particularly to the structure of an ultra-thin module built into an ultra-thin electronic device such as an IC card.

〔従来の技術〕[Conventional technology]

第7図は従来のこの種薄型モジュールの代表的構造を示
す断面図で、例えば半導体チップ1をキャビティ部2内
に載置し、その電極端子をボンディングワイヤ3、配線
Jii4a、4bおよびスルー・ホール5を介し外部導
出用端子6a、6bに導くモジュール基板7と、樹脂ダ
ム8内を埋める封止用樹脂9とから成る。ここで、10
は銀ペースト等から成る接着剤である。すなわち、半導
体チ・ツブ1はモジュール基板7上に通常のワイヤ・ボ
ンディング手法によってマウンI〜され、全体の厚みが
薄くなるように封止用樹脂9および樹脂ダム8の表面の
一部が研削される。
FIG. 7 is a sectional view showing a typical structure of a conventional thin module of this type. It consists of a module substrate 7 that leads to external lead-out terminals 6a and 6b via 5, and a sealing resin 9 that fills the inside of a resin dam 8. Here, 10
is an adhesive made of silver paste or the like. That is, the semiconductor chip 1 is mounted on the module substrate 7 by the usual wire bonding method, and a part of the surface of the sealing resin 9 and the resin dam 8 is ground so as to reduce the overall thickness. Ru.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、この従来の薄型モジュールは最近の電卓
やICカードに代表される半導体装置の薄型化の要求に
対して十分ではなく種々の問題が生じている。
However, this conventional thin module is not sufficient to meet the recent demands for thinning of semiconductor devices such as calculators and IC cards, and various problems have arisen.

すなわち、超薄型の電卓やICカード等の超薄型電子装
置の厚さは約0.8+amであるので内蔵すべき薄型モ
ジュールには約0.5〜0.6anの厚さのものが要求
される。従って、これを従来の超薄型モジュール構造で
実現しようとすると、モジュール全体の厚さが0.5〜
0.61となるように半導体チップ1を裏面研削等によ
り0.3mm以下まで薄くし、さらにボンディング・ワ
イヤ3のループ高を低く制御する必要が生じる。しかし
、上記の諸条件を満たすには製造上いろいろと問題点が
多い。
In other words, since the thickness of ultra-thin electronic devices such as ultra-thin calculators and IC cards is about 0.8+am, the thin module to be built into them is required to have a thickness of about 0.5 to 0.6 am. be done. Therefore, if you try to realize this with a conventional ultra-thin module structure, the thickness of the entire module will be 0.5~
It becomes necessary to reduce the thickness of the semiconductor chip 1 to 0.3 mm or less by back grinding or the like so that the thickness becomes 0.61 mm, and further to control the loop height of the bonding wire 3 to be low. However, there are many problems in manufacturing in order to satisfy the above conditions.

すなわち、 (1)モジュール基板7の厚さが薄いので、樹脂ダム8
の高さおよび半導体チップ1の入るキャビティ部2の深
さなどの寸法制御が難しく、またそのバラツキも無視で
きない大きさとなる。
That is, (1) Since the module board 7 is thin, the resin dam 8
It is difficult to control dimensions such as the height of the semiconductor chip 1 and the depth of the cavity 2 into which the semiconductor chip 1 is placed, and the variation thereof is too large to be ignored.

り2)通常、ウェハー状態で行なう裏面研削については
、最近のウェハーの大口径化により0゜3關以下に薄く
することは勿論、厚さの制御が困難で、また、バラツキ
も大きい。
2) Normally, when back grinding is performed on a wafer, it is difficult to reduce the thickness to 0.3 degrees or less due to the recent increase in the diameter of wafers, and it is difficult to control the thickness, and the variation is large.

(3)ボンディング・ワイヤ3のループ高を低くする場
合についても、高さを制御することが困難であり、同じ
ようにバラツキも大きい。
(3) When lowering the loop height of the bonding wire 3, it is difficult to control the height, and the variation is similarly large.

従って、樹脂ダム8の高さが低く、半導体チップ1の厚
さが厚ずぎ、また、ボンディング・ワイヤ3のループ高
さが高い場合は、ボンディング・ワイヤ3の一部が被覆
封止した樹脂9から露出し、他方半導体チップ1が入る
キャビティ部2の深さが浅く、半導体チップ1の厚さが
厚く、ボンディング・ワイヤ3のループ高さが低い場合
は、ボンディング・ワイヤ3が半導体チップ1の端縁と
接触してショートする。すなわち、半導体チップのエッ
ヂタッチ事故を生じる。
Therefore, if the height of the resin dam 8 is low, the thickness of the semiconductor chip 1 is large, and the loop height of the bonding wire 3 is high, a part of the bonding wire 3 may be covered with the resin covered and sealed. When the depth of the cavity 2 exposed from the semiconductor chip 9 and into which the semiconductor chip 1 is inserted is shallow, the thickness of the semiconductor chip 1 is thick, and the loop height of the bonding wire 3 is low, the bonding wire 3 is connected to the semiconductor chip 1. Contact with the edge of the battery and cause a short circuit. That is, an edge touch accident of the semiconductor chip occurs.

これらの問題点は、モジュール基板7の各部寸法、半導
体チップ1の厚さおよびボンディング・ワイヤ3のルー
プ高さをそれぞれ厳しく制御すればよいが、歩留の著し
い低下を引き起こすので根本的な解決策とはならない。
These problems can be solved by strictly controlling the dimensions of each part of the module substrate 7, the thickness of the semiconductor chip 1, and the loop height of the bonding wire 3, but since this causes a significant decrease in yield, there is no fundamental solution. It is not.

また、ワイヤ・ボンディング法の代わりにフィルム・キ
ャリヤ法によりボンディングを行えば接続線であるリー
ド(図示しない)の高さを低く制御できるが、その他の
問題点は依然として残るので十分な対策とはならない。
Also, if bonding is performed using the film carrier method instead of the wire bonding method, the height of the connecting leads (not shown) can be controlled low, but other problems still remain and this is not a sufficient solution. .

特に研削等により半導体チップ1を薄型化した場合には
ボンディング・ワイヤまたはフィルム・キャリア・テー
プのリードが露出するとか、または切断するなどの事故
が生じ易い。
In particular, when the semiconductor chip 1 is made thinner by grinding or the like, accidents such as bonding wires or leads of the film carrier tape being exposed or cut are likely to occur.

本発明の目的は、上記の状況に鑑み、製造上の制約を受
けることなく半導体チップおよび収納容器の厚さを必要
最小限に設定し得る構造を備えた超薄型モジュールを提
供することである。
In view of the above circumstances, an object of the present invention is to provide an ultra-thin module having a structure that allows the thickness of semiconductor chips and storage containers to be set to the minimum necessary without being subject to manufacturing constraints. .

〔問題点を解決するための手段〕[Means for solving problems]

本発明によれば超薄型モジュールは、上面および底面に
配線層および外部導出用端子を備えスルーホールを介し
前記配線層と外部導出用端子を内部接続rるモジュール
基板と、前記モジュール基板の端部上に積層されモジュ
ール基板と半導体収納容器のキャビティ部を形成する樹
脂ダムと、電極端子と接続するフィルム・キャリア・テ
ープのリードを備え前記キャビティ部内においてモジュ
ール基板の配線層上にフェイス・ボンディングされる半
導体チップと、前記半導体チップを樹脂ダム内に埋める
封止用樹脂とを含む。
According to the present invention, an ultra-thin module includes a module substrate having a wiring layer and an external lead-out terminal on the top and bottom surfaces and internally connecting the wiring layer and the external lead-out terminal via a through hole, and an end of the module board. A resin dam is laminated on the module substrate and forms a cavity of the semiconductor storage container, and a film carrier tape lead is connected to the electrode terminal, and face bonding is performed on the wiring layer of the module substrate within the cavity. and a sealing resin for burying the semiconductor chip in a resin dam.

また、フェイス・ボンディングされた半導体チップの裏
面は樹脂ダム面および封止用樹脂面と共に素子機能部近
くまで研削され超薄型化される。
Further, the back surface of the face-bonded semiconductor chip is ground together with the resin dam surface and the sealing resin surface close to the element functional part to make it ultra-thin.

〔実施例〕〔Example〕

以下、図面を参照して本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例を示す断面構造図である。本
実施例によれば、本発明の超薄型モジュールは、フィル
ム・キャリア方式で製造され表面にフィルム・キャリア
・テープのリード1 t a 。
FIG. 1 is a cross-sectional structural diagram showing one embodiment of the present invention. According to this embodiment, the ultra-thin module of the present invention is manufactured by a film carrier method and has a film carrier tape lead 1 ta on the surface.

1 ]、 bを備える半導体チップ1をキャビティ部2
内で配線層4a、4b上にフェイス・ボンディングし、
且つスルー・ホール5を介し外部導出用端子6a、6b
に導く一つのモジュール基板7と、このモジュール基板
7と2層構造の半導体収納容器を形成する樹脂ダム8と
、樹脂ダム8内に半導体チップ1を埋める封止用樹脂9
とを含む。ここで、12は半導体チップ1の表面にコー
ティングされたコーティング樹脂、lOは接着剤である
1], b is placed in the cavity part 2.
Face bonding is performed on the wiring layers 4a and 4b within the
In addition, external lead-out terminals 6a and 6b are provided through the through hole 5.
A resin dam 8 that forms a two-layer semiconductor storage container with the module substrate 7, and a sealing resin 9 that buries the semiconductor chip 1 in the resin dam 8.
including. Here, 12 is a coating resin coated on the surface of the semiconductor chip 1, and lO is an adhesive.

本実施例によれば半導体チップ1の裏面、樹脂ダム8お
よび封止用樹脂9の一部は研削により削られ、更に超薄
化される。
According to this embodiment, the back surface of the semiconductor chip 1, a portion of the resin dam 8 and the sealing resin 9 are removed by grinding, and are further made extremely thin.

本実施例に示した超薄型モジュールは、以下の方法で容
易に製造することができる。
The ultra-thin module shown in this example can be easily manufactured by the following method.

第2図〜第5図は本発明超薄型モジュールの製造方法の
工程順序を示す平面図および断面図である。まず、第2
図に示すように、搬送および位置決め用のスプロケット
・ホール13とデバイス・ホール14を有する絶縁フィ
ルム上に銅等の金属箔を接着し、金属箔をエツチングし
て所望の形状のリードlla、llbと電気選別用のパ
ッド15等を形成したフィルム・キャリア・テープ16
と、あらかじめ電極端子上にバンブ電極17を設けた半
導体チップ1とをそれぞれ準備し、リード11a、ll
bと半導体チップのバンブ電極17とをフィルム・キャ
リア・テープ16上でインナーリードボンディングする
2 to 5 are a plan view and a cross-sectional view showing the process sequence of the method for manufacturing an ultra-thin module according to the present invention. First, the second
As shown in the figure, metal foil such as copper is bonded onto an insulating film having sprocket holes 13 and device holes 14 for conveyance and positioning, and the metal foil is etched to form leads lla and llb in the desired shape. Film carrier tape 16 on which electrical sorting pads 15 etc. are formed
and a semiconductor chip 1 in which bump electrodes 17 are provided on the electrode terminals are prepared respectively, and leads 11a, ll are prepared.
b and the bump electrode 17 of the semiconductor chip are bonded to each other on the film carrier tape 16 by inner lead bonding.

つぎにこの状態で表面保護と半導体チップのエッヂタッ
チ防止を目的として少なくとも半導体チップ1の表面お
よびリードlla、llbと半導体チップ縁との間を埋
めるようにシリコン樹脂等からなるコーティング樹脂1
2をコーテイング後、第3図に示すようにリードlla
、llbを切断し、半導体チップ1をフィルム・キャリ
ア・テープ16から分離する。この際、通常はリード切
断前にフィルム・キャリア・テープの電気選別用パッド
15に接触子を接触させて半導体チップの電気選別が実
施されるが薄型モジュールが完成後も電気選別が可能で
あるのでフィルム・キャリア・テープ上での電気選別を
省略してもよい。ついで、第4図に示すようにキャビテ
ィ部2、樹脂ダム8、配線層4a、4b、、外部導出用
端子6a。
Next, in this state, a coating resin 1 made of silicone resin or the like is applied to at least the surface of the semiconductor chip 1 and between the leads lla and llb and the edge of the semiconductor chip for the purpose of surface protection and prevention of edge touching of the semiconductor chip.
After coating 2, lead lla as shown in Figure 3.
, llb is cut to separate the semiconductor chip 1 from the film carrier tape 16. At this time, electrical selection of the semiconductor chips is normally carried out by bringing a contact into contact with the electrical selection pad 15 of the film carrier tape before cutting the leads, but electrical selection is possible even after the thin module is completed. Electrical screening on the film carrier tape may be omitted. Next, as shown in FIG. 4, the cavity portion 2, the resin dam 8, the wiring layers 4a, 4b, and the external lead-out terminal 6a.

6b等を形成したモジュール基板7を準備し、前記リー
ド切断済みの半導体チップ1を接着剤10を介して表面
を下にしたフェイスダウンでキャビティ部2に固着しリ
ードlla、llbをモジュール基板7の配線層4a、
4bにそれぞれアウター・リードボンディングする。
6b etc. is prepared, the semiconductor chip 1 with the leads cut off is fixed to the cavity part 2 face down with the surface facing down via the adhesive 10, and the leads lla and llb are attached to the module board 7. wiring layer 4a,
Outer lead bonding is performed on each of 4b.

ここで、配線層4a、4bと外部導出用端子6a、6b
とは従来と同じくモジュール基板7内を貫通するスルー
ホール5を介してそれぞれ接続されているが、モジュー
ル構造としては両面に配線層4a、4bと外部導出用端
子6a、6bとを設けたモジュール基板7と、この上に
直かに樹脂ダム8の絶縁性基板を貼り合わせた2層構造
となっており、第7図に示す如き従来の半導体チップを
搭載する絶縁性基板と、キャビティ部を構成する絶縁性
基板と、樹脂ダムとなる絶縁性基板から成る3層構造の
ものと比較すれば製造工程が簡略化され歩留の向上をは
かることができる。
Here, wiring layers 4a, 4b and external lead-out terminals 6a, 6b
are connected to each other via through holes 5 penetrating inside the module board 7 as in the past, but the module structure is a module board with wiring layers 4a, 4b and external lead-out terminals 6a, 6b provided on both sides. 7 and an insulating substrate of a resin dam 8 directly bonded thereon, forming a two-layer structure, such as the insulating substrate on which a conventional semiconductor chip is mounted and the cavity portion as shown in FIG. Compared to a three-layer structure consisting of an insulating substrate serving as a resin dam and an insulating substrate serving as a resin dam, the manufacturing process can be simplified and the yield can be improved.

つぎに第5図に示すように、封止用樹脂9により半導体
チップ1の全体を被覆封止し、更に封圧用樹脂9の表面
、半導体チップ1の裏面および樹脂ダム8を研削または
研磨により削りとれば第1図に示した実施例の超薄型モ
ジュールが完成する。
Next, as shown in FIG. 5, the entire semiconductor chip 1 is covered and sealed with a sealing resin 9, and the surface of the sealing resin 9, the back surface of the semiconductor chip 1, and the resin dam 8 are ground or polished. Once removed, the ultra-thin module of the embodiment shown in FIG. 1 is completed.

この研削による薄型化を行なう場合では、研削される部
分が半導体チップの裏面、樹脂ダムおよび封止用樹脂層
であるので、研削は半導体チップの機能部かリードまた
はモジュール基板上の配線層に達する深さ迄可能である
。一般に半導体チップの機能部は表面から数μm以下の
浅い位置に形成されているのでモジュール全体の厚さと
しては0.2〜0.3+n程度の超薄型化の実現が可能
である。さらに従来問題となっていたモジュール絶縁基
板厚、半導体チップ厚およびリード高さのバラツキはす
べて研削することにより吸収され、従来のような厳しい
制御が不要となるので製造歩留りを向上せしめる利点が
ある。勿論、ここで研削による薄型化を省略しても良い
。この場合には絶縁性基板の2層化による厚さ低減の効
果とフィルム・キャリア方式の使用によるリード高さの
低減効果とによって従来通常に用いられているモジュー
ルよりもなお薄型化が可能である。なお、上記実施例で
は配線層が1層である場合を説明したが、配線が多層化
された場合の実施も容易である。
When thinning by this grinding, the parts to be ground are the back side of the semiconductor chip, the resin dam, and the sealing resin layer, so the grinding reaches the functional parts of the semiconductor chip, the leads, or the wiring layer on the module board. Possible up to depth. Generally, the functional parts of a semiconductor chip are formed at a shallow position of several μm or less from the surface, so it is possible to realize an ultra-thin module with an overall thickness of about 0.2 to 0.3+n. Furthermore, variations in the module insulating substrate thickness, semiconductor chip thickness, and lead height, which have been problems in the past, are all absorbed by grinding, which eliminates the need for strict control as in the past, which has the advantage of improving manufacturing yields. Of course, the thinning process by grinding may be omitted here. In this case, it is possible to make the module even thinner than conventionally used modules due to the effect of reducing the thickness by using two layers of insulating substrates and the effect of reducing the lead height by using the film carrier method. . In addition, although the case where the wiring layer is one layer was explained in the above-mentioned Example, implementation when wiring is multilayered is also easy.

第6図は本発明の他の実施例を示す断面m遣口で、上記
の如く配線が多層化され新らなに第2層配線4c、4d
が形成された場合を示したものである。この場合でも薄
型化に伴なう絶縁性基板厚、半導体チップ厚およびリー
ド高さのバラツキの閏題点は解決され、きわめて特性の
安定した超薄型モジュールを形成し得る。
FIG. 6 is a cross-sectional view showing another embodiment of the present invention, in which the wiring is multilayered as described above, and the second layer wiring 4c, 4d is newly added.
This figure shows the case where a is formed. Even in this case, the problems of variations in insulating substrate thickness, semiconductor chip thickness, and lead height due to thinning can be solved, and an ultra-thin module with extremely stable characteristics can be formed.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明によれば半導体チッ
プをフィルム・キャリア方式によりフェイスダウン・ボ
ンディングすることによりモジュール基板構造の簡略化
とモジュール厚の薄型化とが製造歩留りの向上と共には
かられ、またモジュールを研削することにより、従来の
研削による薄型構造よりもさらに薄型化した超薄型モジ
ュールとなし得る効果を有する。
As explained in detail above, according to the present invention, by face-down bonding semiconductor chips using the film carrier method, the module substrate structure can be simplified and the module thickness can be reduced, while improving the manufacturing yield. Furthermore, by grinding the module, it is possible to obtain an ultra-thin module that is thinner than a thin structure obtained by conventional grinding.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す断面構造図、第2図〜
第5図は本発明超薄型モジュールの製造方法の工程順序
を示す平面図および断面図、第6図は本発明の他の実施
例を示す断面構造図、第7図は従来のこの種薄型モジュ
ールの代表的構造を示す断面図である。 1・・・半導体チップ、2・・・キャビティ部、3・・
・ボンディングワイヤ、4a〜4d・・・配線層、5・
・・スルーホール、6a、6b・−・外部導出用端子、
7・・・モジュール基板、8・・・樹脂ダム、9・・・
封止用樹脂、10・・・接着剤、lla、llb・・・
リード、12・・・コーティング樹脂、13・・・スプ
ロケット・ホール、14・・・デバイス・ホール、15
・・・電気選別用パッド、16・・・フィルム・キャリ
ア・テープ、17・・・バンブ電極。 13ズゴUケ、2トホール /!>7’jt37に、措3凹 牛4 凹 信S回 批67
Figure 1 is a cross-sectional structural diagram showing one embodiment of the present invention, Figures 2-
FIG. 5 is a plan view and a cross-sectional view showing the process sequence of the method for manufacturing an ultra-thin module according to the present invention, FIG. 6 is a cross-sectional structural view showing another embodiment of the present invention, and FIG. 7 is a conventional thin module of this kind. FIG. 3 is a cross-sectional view showing a typical structure of a module. 1... Semiconductor chip, 2... Cavity part, 3...
・Bonding wires, 4a to 4d...wiring layer, 5・
...Through hole, 6a, 6b ---External lead-out terminal,
7...Module board, 8...Resin dam, 9...
Sealing resin, 10...adhesive, lla, llb...
Lead, 12... Coating resin, 13... Sprocket hole, 14... Device hole, 15
... Electrical sorting pad, 16... Film carrier tape, 17... Bump electrode. 13 Zugo Uke, 2 Tohole/! >7'jt37, Measure 3 Kogyu 4 Koshin S circular criticism 67

Claims (2)

【特許請求の範囲】[Claims] (1)上面および底面に配線層および外部導出用端子を
備えスルーホールを介し前記配線層と外部導出用端子を
内部接続するモジュール基板と、前記モジュール基板の
端部上に積層されモジュール基板と半導体収納容器のキ
ャビティ部を形成する樹脂ダムと、電極端子と接続する
フィルム・キャリア・テープのリードを備え前記キャビ
ティ部内においてモジュール基板の配線層上にフェイス
・ボンディングされる半導体チップと、前記半導体チッ
プを樹脂ダム内に埋める封止用樹脂とを含むことを特徴
とする超薄型モジュール。
(1) A module board that has a wiring layer and external lead-out terminals on the top and bottom surfaces and internally connects the wiring layer and external lead-out terminals via through holes, a module board that is laminated on the end of the module board, and a semiconductor. A resin dam forming a cavity of a storage container, a semiconductor chip having a film carrier tape lead connected to an electrode terminal, and face bonding onto a wiring layer of a module board within the cavity; An ultra-thin module characterized by comprising a sealing resin buried in a resin dam.
(2)前記フェイス・ボディングされる半導体チップの
裏面が樹脂ダム面および封止用樹脂面と共に素子機能部
近くまで研削または研磨されていることを特徴とする特
許請求の範囲第(1)項記載の超薄型モジュール。
(2) The back surface of the semiconductor chip to be face-bonded is ground or polished together with the resin dam surface and the sealing resin surface close to the element functional part. ultra-thin module.
JP29580886A 1986-12-11 1986-12-11 Ultra thin module Pending JPS63147352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29580886A JPS63147352A (en) 1986-12-11 1986-12-11 Ultra thin module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29580886A JPS63147352A (en) 1986-12-11 1986-12-11 Ultra thin module

Publications (1)

Publication Number Publication Date
JPS63147352A true JPS63147352A (en) 1988-06-20

Family

ID=17825433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29580886A Pending JPS63147352A (en) 1986-12-11 1986-12-11 Ultra thin module

Country Status (1)

Country Link
JP (1) JPS63147352A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0365251U (en) * 1989-10-31 1991-06-25
WO1998026453A1 (en) * 1996-12-11 1998-06-18 David Finn Chip module and manufacture of same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0365251U (en) * 1989-10-31 1991-06-25
WO1998026453A1 (en) * 1996-12-11 1998-06-18 David Finn Chip module and manufacture of same
AU739164B2 (en) * 1996-12-11 2001-10-04 Smartrac Ip B.V. A chip module and process for the production thereof
DE19651566B4 (en) * 1996-12-11 2006-09-07 Assa Abloy Identification Technology Group Ab Chip module and method for its production and a chip card

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US4693770A (en) Method of bonding semiconductor devices together
JP2953899B2 (en) Semiconductor device
KR101007595B1 (en) Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device
JPH03112688A (en) Ic card
US6794762B2 (en) Electronic component and fabrication method thereof
JP2001035998A (en) Wafer level stack package and its manufacturing method
US4907061A (en) Electronic device
JP2893522B2 (en) BGA semiconductor package and manufacturing method thereof
JP3061014B2 (en) Semiconductor device and manufacturing method thereof
JPS63147352A (en) Ultra thin module
JPS6365632A (en) Manufacture of thin type module
JPS63204635A (en) Memory module
CN212542424U (en) Semiconductor device with a plurality of transistors
JPH0493051A (en) Thin module
JP3362007B2 (en) Semiconductor device, method of manufacturing the same, and tape carrier
JP4454422B2 (en) Lead frame
JP2868779B2 (en) TAB tape
KR100377467B1 (en) lamination method of circuit tape for semiconductor package
JPS6158248A (en) Thin type semiconductor device
JP3855627B2 (en) Semiconductor device, electronic device and manufacturing method thereof
KR200148753Y1 (en) Semiconductor package
JPS60262434A (en) Semiconductor device
JPH01207937A (en) Lead structure of semiconductor device
JPH04154157A (en) Manufacture of semiconductor device