JPS6361870B2 - - Google Patents

Info

Publication number
JPS6361870B2
JPS6361870B2 JP14454782A JP14454782A JPS6361870B2 JP S6361870 B2 JPS6361870 B2 JP S6361870B2 JP 14454782 A JP14454782 A JP 14454782A JP 14454782 A JP14454782 A JP 14454782A JP S6361870 B2 JPS6361870 B2 JP S6361870B2
Authority
JP
Japan
Prior art keywords
transistor
power supply
voltage
base
main transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14454782A
Other languages
Japanese (ja)
Other versions
JPS5935566A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14454782A priority Critical patent/JPS5935566A/en
Publication of JPS5935566A publication Critical patent/JPS5935566A/en
Publication of JPS6361870B2 publication Critical patent/JPS6361870B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、トランジスタを可聴周波数以上の繰
り返し周波数でスイツチ動作させることにより、
電力の伝達を行うスイツチング電源装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention provides the following advantages: by operating a transistor at a repetition frequency higher than an audible frequency,
The present invention relates to a switching power supply device that transmits electric power.

従来例の構成とその問題点 第1図は従来のスイツチング電源装置のパワー
段、ドライブ段の回路の一例であり、1はトラン
ス、W1はトランス1の一次巻線、W2はトランス
1の二次巻線であり、出力整流回路へ接続されて
いる。2は主トランジスタであり、そのコレクタ
は一次巻線W1に接続されエミツタは接地されて
いる。主トランジスタ2のベースにエミツタが接
続されたNPN型のトランジスタ3のコレクタは
抵抗4を介して正極性のバイアス電源5に接続さ
れている。主トランジスタ2のベースにエミツタ
が接続されたPNP型のトランジスタ6のコレク
タは負極性のバイアス電源7に接続されている。
トランジスタ3と6とのベースはともに抵抗8を
介して一次巻線W1とともに、入力電源端子9に
接続され、かつエミツタがバイアス電源7に接続
されたNPN型のトランジスタ10のコレクタに
接続されている。トランジスタ10のベースとエ
ミツタとはトランジスタ10の保護用のダイオー
ド11と抵抗12との並列回路により接続されて
いる。またトランジスタ10のベースはコンデン
サ13と抵抗14との直列回路を介して、電源端
子9に接続されている。コンデンサ13と抵抗1
4との接続点はエミツタが接地されたNPN型の
トランジスタ15のコレクタに接続されている。
なお16は入力電源端子である。
Conventional configuration and its problems Figure 1 shows an example of the power stage and drive stage circuits of a conventional switching power supply, where 1 is the transformer, W1 is the primary winding of the transformer 1, and W2 is the It is the secondary winding and is connected to the output rectifier circuit. 2 is a main transistor whose collector is connected to the primary winding W1 and whose emitter is grounded. The collector of an NPN type transistor 3 whose emitter is connected to the base of the main transistor 2 is connected to a positive polarity bias power supply 5 via a resistor 4. The collector of a PNP type transistor 6 whose emitter is connected to the base of the main transistor 2 is connected to a bias power supply 7 of negative polarity.
The bases of the transistors 3 and 6 are both connected to the input power supply terminal 9 via a resistor 8 together with the primary winding W1 , and the emitters are connected to the collector of an NPN type transistor 10 connected to the bias power supply 7. There is. The base and emitter of the transistor 10 are connected by a parallel circuit including a diode 11 and a resistor 12 for protection of the transistor 10. Further, the base of the transistor 10 is connected to the power supply terminal 9 via a series circuit of a capacitor 13 and a resistor 14. capacitor 13 and resistor 1
The connection point with 4 is connected to the collector of an NPN type transistor 15 whose emitter is grounded.
Note that 16 is an input power supply terminal.

トランジスタ15のベースにパルスaのような
パルスを印加すると、トランジスタ15のベース
がハイレベルでは主トランジスタ2はオンとな
り、トランジスタ15のベースがローの時は主ト
ランジスタ2はオフとなる。主トランジスタ2の
ベースに逆バイアスを印加することにより、蓄積
時間ターンオフ時間を短縮でき、また主トランジ
スタ2のコレクタ、エミツタ間耐圧を向上させる
ことができ、スイツチング電源の性能が著しく向
上することは一般的に知られている。そこで第1
図のように主トランジスタ2のドライブ用のバイ
アス電源として正極性のバイアス電源5の他に負
極性のバイアス電源7を設置し、その正極性のバ
イアス電源5と負極性バイアス電源7との間に
NPN型のトランジスタ3とPNP型のトランジス
タ6とをトーテムポール型に配置し、トランジス
タ15のベースに印加するパルスがローの時、ト
ランジスタ2のベースに負電圧を印加することに
より主トランジスタ2に逆バイアスを印加するこ
とができる。この回路の欠点としては、負極性の
バイアス電源7が必要なことであり、入力が正極
性の電源であるので、負極性の電源を得るために
は、トランス1に負極性の電源用の巻線が余分に
必要であり、また整流回路も必要となる。もうひ
とつの欠点は主トランジスタ2のドライブ回路
(トランジスタ3,6,10、抵抗4,8で構成
される)のコモンラインの電位と接地の電位が負
極性のバイアス電源7の電圧分だけ異なるためコ
ンデンサ13、抵抗12、ダイオード11で構成
されるレベルシフト回路が必要となる。この場合
のダイオード11は、コンデンサ13を使用する
ことにより発生する過大な逆電圧によりトランジ
スタ10が破壊するのを防止するものである。以
上のように従来のスイツチング電源装置は主トラ
ンジスタ2に逆バイアスを印加するために、必要
な部品点数が多なり、またトランス1の巻線W1
またはW2の複雑化によつてコストアツプおよび
信頼性の低下を招くという問題点があつた。
When a pulse such as pulse a is applied to the base of the transistor 15, the main transistor 2 is turned on when the base of the transistor 15 is at a high level, and the main transistor 2 is turned off when the base of the transistor 15 is at a low level. By applying a reverse bias to the base of the main transistor 2, the accumulation time and turn-off time can be shortened, and the withstand voltage between the collector and emitter of the main transistor 2 can be improved, which generally improves the performance of the switching power supply significantly. is known for. Therefore, the first
As shown in the figure, in addition to the positive polarity bias power supply 5, a negative polarity bias power supply 7 is installed as a bias power supply for driving the main transistor 2, and between the positive polarity bias power supply 5 and the negative polarity bias power supply 7.
NPN type transistor 3 and PNP type transistor 6 are arranged in a totem pole type, and when the pulse applied to the base of transistor 15 is low, by applying a negative voltage to the base of transistor 2, the main transistor 2 is inverted. A bias can be applied. The disadvantage of this circuit is that it requires a negative polarity bias power supply 7, and since the input is a positive polarity power supply, in order to obtain a negative polarity power supply, a negative polarity power supply winding must be added to the transformer 1. Extra wires are required and a rectifier circuit is also required. Another drawback is that the common line potential of the drive circuit of the main transistor 2 (consisting of transistors 3, 6, 10, and resistors 4, 8) and the ground potential differ by the voltage of the negative bias power supply 7. A level shift circuit consisting of a capacitor 13, a resistor 12, and a diode 11 is required. The diode 11 in this case prevents the transistor 10 from being destroyed by an excessive reverse voltage generated by using the capacitor 13. As described above, in order to apply a reverse bias to the main transistor 2, the conventional switching power supply device requires a large number of parts, and the winding W 1 of the transformer 1
Another problem was that the complication of W2 led to increased costs and decreased reliability.

第2図は第1図の回路から負極性のバイアス電
源7を除き、トランジスタ3および6のエミツタ
と主トランジスタ2のベースとの間に、コンデン
サ17と抵抗18との並列回路を接続したもので
ある。この回路は主トランジスタ2のドライブ用
の、負極性のバイアス電流を必要としない、従来
の逆バイアス印加法の一例であり、コンデンサ1
7は一般にスピードアツプコンデンサと呼ばれて
いる。そして第3図A,B,Cは、第2図の回路
のコンデンサ17と抵抗18との時定数をパルス
の繰り返し周期よりも大きく設定した時の、主ト
ランジスタ2のベースに印加されるベース、エミ
ツタ間のVBEの波形を図示したものである。
In Figure 2, the negative bias power supply 7 is removed from the circuit in Figure 1, and a parallel circuit of a capacitor 17 and a resistor 18 is connected between the emitters of transistors 3 and 6 and the base of main transistor 2. be. This circuit is an example of a conventional reverse bias application method that does not require a negative bias current to drive the main transistor 2, and is an example of a conventional reverse bias application method for driving the main transistor 2.
7 is generally called a speed-up capacitor. 3A, B, and C show the base applied to the base of the main transistor 2 when the time constant of the capacitor 17 and the resistor 18 in the circuit of FIG. 2 is set larger than the pulse repetition period. This figure shows the waveform of V BE between emitters.

第3図Aは第2図の入力パルスaのデユテイサ
イクルが小さい場合の電圧VBE波形であり、第3
図Bは入力パルスaのデユテイサイクルが大きい
場合の電圧VBE波形である。主トランジスタ2の
ベースに印加される逆バイアスは、第3図A,B
のように入力パルスaのデユテイサイクルに比例
して変化する。これはコンデンサ17に充電され
る電圧が、主トランジスタ2のドライブ回路(ト
ランジスタ3,6および抵抗4によりなる回路)
より供給されるパルス電流の積分値に比例するこ
とに起因するためである。また、入力パルスaの
デユテイサイクルが同じであつても、正極性のバ
イアス電源5の電圧が変動すれば、主トランジス
タ2のドライブ回路の出力電流も比例して変動
し、逆バイアス電圧は比例して変動してしまう。
現実には正極性のバイアス電源5が単独で設けて
あるのではなく入力電源9を正極性のバイアス電
源として使用したりトランス1にバイアス用巻線
(図示しない)を設け、それを整流したものを正
極性のバイアス電源として使用したりするので、
入力電源9の電圧が低下すれば、逆バイアス電圧
も第3図cのように比例して低下してしまう。
Figure 3A shows the voltage V BE waveform when the duty cycle of input pulse a in Figure 2 is small;
Figure B shows the voltage V BE waveform when the duty cycle of input pulse a is large. The reverse bias applied to the base of the main transistor 2 is
It changes in proportion to the duty cycle of input pulse a, as shown in FIG. This means that the voltage charged in the capacitor 17 is the drive circuit of the main transistor 2 (a circuit consisting of transistors 3, 6 and resistor 4).
This is because it is proportional to the integral value of the pulse current supplied by the pulse current. Furthermore, even if the duty cycle of the input pulse a is the same, if the voltage of the positive polarity bias power supply 5 changes, the output current of the drive circuit of the main transistor 2 will also change proportionally, and the reverse bias voltage will change proportionally. and it fluctuates.
In reality, the positive polarity bias power supply 5 is not provided alone, but the input power supply 9 is used as a positive polarity bias power supply, or a bias winding (not shown) is provided in the transformer 1, and it is rectified. Since it is used as a positive polarity bias power supply,
If the voltage of the input power source 9 decreases, the reverse bias voltage also decreases proportionally as shown in FIG. 3c.

第4図A,Bは第2図のコンデンサ17と抵抗
18との時定数をパルスのくり返し周期より小さ
く設定した場合の主トランジスタ2のベース、エ
ミツタ間の電圧VBEの波形を図示したものであ
る。この場合は入力パルスaのデユテイサイクル
の逆バイアスのピーク値に対する影響がほととん
どない。しかし逆バイアスのピーク値は次式で表
わされるので正極性のバイアス電源の電圧に比例
してしまう。
Figures 4A and 4B illustrate the waveform of the voltage V BE between the base and emitter of the main transistor 2 when the time constant of the capacitor 17 and resistor 18 in Figure 2 is set smaller than the pulse repetition period. be. In this case, the duty cycle of the input pulse a has almost no influence on the peak value of the reverse bias. However, since the peak value of the reverse bias is expressed by the following equation, it is proportional to the voltage of the positive polarity bias power supply.

(逆バイアス電圧ピーク値)=(正極性のバイ
アス電源5の電圧)×(抵抗18の抵抗値)/(抵抗4
の抵抗値)+(抵抗18の抵抗値) すなわち第3図B,Cと同様にし入力電圧が低
下した場合、逆バイアス電圧のピーク値は第4図
のAからBへと変動してしまう。
(Reverse bias voltage peak value) = (Voltage of positive polarity bias power supply 5) x (Resistance value of resistor 18) / (Resistance 4
) + (resistance value of the resistor 18) In other words, similarly to FIGS. 3B and 3C, when the input voltage decreases, the peak value of the reverse bias voltage changes from A to B in FIG. 4.

このように入力端子9の電圧の変動、入力パル
スaのデユテイサイクルの変動により逆バイアス
電圧が変動してしまう。一般に主トランジスタ2
コレクタ開放時のエミツタ、ベース間耐圧VEBO
比較的低い(5V〜7V)ので、逆バイアス電圧が
大きく変化する第2図の回路では充分な逆バイア
スが印加できないという点があつた。
In this way, the reverse bias voltage fluctuates due to fluctuations in the voltage at the input terminal 9 and fluctuations in the duty cycle of the input pulse a. Generally main transistor 2
Since the emitter-to-base breakdown voltage V EBO when the collector is open is relatively low (5V to 7V), the circuit shown in FIG. 2, in which the reverse bias voltage changes greatly, cannot apply a sufficient reverse bias.

またスイツチング電源装置の要求としては入力
パルスのデユテイサイクルが小さい時ほどより蓄
積時間を短くする必要があり、そのためにはより
大きな逆バイアスを印加する必要がある。それに
対し第3図の動作では、入力パルスのデユテイサ
イクルが小さい時には、逆バイアスはほとんど印
加されない状態であり致命的な欠陥と言える。
Further, as a requirement of the switching power supply device, the smaller the duty cycle of the input pulse, the shorter the storage time is required, and for this purpose, it is necessary to apply a larger reverse bias. In contrast, in the operation shown in FIG. 3, when the duty cycle of the input pulse is small, almost no reverse bias is applied, which can be said to be a fatal defect.

また第4図の動作では、主トランジスタ2がオ
フの状態全ての領域にわたつて逆バイアスがかか
つておらず、オンからオフに移る過渡期のみであ
る。
In addition, in the operation shown in FIG. 4, the reverse bias remains unchanged throughout the entire range in which the main transistor 2 is off, but only during the transition period from on to off.

そのため主トランジスタ2のコレクタ、エミツ
タ間耐圧は、ベース開放時のコレクタ、エミツタ
間耐圧VCEOで詳価する必要がある。またトランジ
スタ6のコレクタ、エミツタ間の電圧が0.7V程
度以下になると、トランジスタ6のコレクタエミ
ツタ間はほぼ開放状態になるから、トランジスタ
6のコレクタ、エミツタ間に抵抗を挿入した場合
を考えてもVCERで詳価する必要がある。すなわち
コレクタ、エミツタ間の耐圧から考えた場合、第
4図の動作は逆バイアスがかかつていないのと同
じである。
Therefore, the breakdown voltage between the collector and emitter of the main transistor 2 needs to be evaluated in detail by the breakdown voltage V CEO between the collector and emitter when the base is open. Furthermore, when the voltage between the collector and emitter of transistor 6 becomes about 0.7V or less, the collector and emitter of transistor 6 becomes almost open, so even if we consider the case where a resistor is inserted between the collector and emitter of transistor 6, V CER must be used for detailed pricing. That is, when considering the withstand voltage between the collector and the emitter, the operation shown in FIG. 4 is the same as if there was no reverse bias.

発明の目的 本発明は上記欠点に鑑み、従来より非常に少な
い素子数で、主トランジスタのベースに逆バイア
スを与えることができ、かつ構成素子の多くがモ
ノリシツクIC化し易いスイツチング電源装置を
提供するものである。
Purpose of the Invention In view of the above-mentioned drawbacks, the present invention provides a switching power supply device that can apply a reverse bias to the base of the main transistor with a much smaller number of elements than conventional ones, and in which many of the constituent elements can be easily fabricated into monolithic ICs. It is.

発明の構成 上記目的を達成するために、本発明は2個のト
ランジスタをコレクタまたはエミツタによつて電
源に直列接続し、その2個のトランジスタのベー
スには、その2個のトランジスタを交互にオン、
オフさせるパルスを入力し、その2個のトランジ
スタの接続点と主トランジスタのベースとの間に
は定電圧素子とコンデンサとの並列回路を接続し
た構成としたものである。
Structure of the Invention In order to achieve the above object, the present invention connects two transistors in series to a power supply through their collectors or emitters, and connects the bases of the two transistors to the bases of the two transistors. ,
A pulse to turn it off is input, and a parallel circuit of a constant voltage element and a capacitor is connected between the connection point of the two transistors and the base of the main transistor.

このように構成したことにより、コンデンサの
容量がある程度大きな場合、定電圧素子によつて
定まる電圧によつてコンデンサは充電され、その
コンデンサによつて主トランジスタの逆バイアス
が印加される。その結果主トランジスタの逆バイ
アスは定電圧素子のみによつて定まり、入力パル
スのデユテイサイクルの変動には影響を受けな
い。また同様の理由で、主トランジスタの逆バイ
アスは入力電源の電圧変動に対しても、影響を受
けないので、定電圧素子の選択によつて主トラン
ジスタのエミツタベース間耐圧にほぼ等しい逆バ
イアスを印加することができ、従来のスイツチン
グ電源装置より簡単な回路で主トランジスタのベ
ースに最良の逆バイアス電圧を常に印加すること
ができ、最良の条件のもとで主トランジスタを可
聴周波数以上の繰り返し周波数でスイツチ動作さ
せることができる。
With this configuration, when the capacitor has a certain large capacity, the capacitor is charged by the voltage determined by the constant voltage element, and the reverse bias of the main transistor is applied by the capacitor. As a result, the reverse bias of the main transistor is determined only by the constant voltage element and is not affected by variations in the duty cycle of the input pulse. For the same reason, the reverse bias of the main transistor is not affected by voltage fluctuations of the input power supply, so by selecting a constant voltage element, a reverse bias approximately equal to the emitter-base breakdown voltage of the main transistor can be applied. It is possible to always apply the best reverse bias voltage to the base of the main transistor with a simpler circuit than conventional switching power supplies, and under the best conditions it is possible to switch the main transistor at a repetition rate above the audio frequency. It can be made to work.

実施例の説明 以下本発明の一実施例におけるスイツチング電
源装置について図面とともに説明する。
DESCRIPTION OF EMBODIMENTS A switching power supply device according to an embodiment of the present invention will be described below with reference to the drawings.

第5図は本発明の一実施例におけるスイツチン
グ電源装置要部の電気回路図であり、図において
1は一次巻線W1と二次巻線W2とを有するトラン
ス、2は主トランジスタ、5は正極性のバイアス
電源である。19はコレクタがバイアス電源5に
接続されたNPN型のトランジスタ、20はコレ
クタがトランジスタ19のエミツタに接続され、
エミツタが主トランジスタ2のエミツタとともに
入力電圧の電源端子16に接続されたNPN型の
トランジスタであるそしてトランジスタ19のエ
ミツタおよびトランジスタ20のコレクタと、主
トランジスタ2のベースとの間にはコンデンサ2
1と定電圧素子22との並列回路が接続してあ
る。トランジスタ19のベースにはパルスaのよ
うなパルスを印加し、トランジスタ20のベース
には、パルスbのようにパルスaがハイのときに
はロー、ローのときにはハイになるような逆のバ
ルスを印加する。その結果、トランジスタ19の
ベースがハイレベルの時にはトランジスタ19が
オン、トランジスタ20がオフで主トランジスタ
2には順バイアスが印加され同時にコンデンサ2
1には定電圧素子22で決まる電圧まで充電が行
われる。トランジスタ19のベースがローレベル
になるとトランジスタ19はオフ、トランジスタ
20はオンで、主トランジスタ2にはコンデンサ
21に充電された電圧だけ逆バイアスを印加する
ことができる。主トランジスタ2のベース電圧波
形を第6図A,Bに示す。第6図Aは入力パルス
a,bのデユテイサイクルが小さい場合、第6図
Bは入力パルスa,bのデユテイサイクルが大き
い場合の波形を示す。本実施例の回路では、逆バ
イアス電圧はコンデンサ21の容量がある程度以
上大きければ定電圧素子のみにより決定されるの
で、入力パルスa,bのデユテイサイクルの変動
に対して第6図のように逆バイアス電圧に変動が
ない。また入力電源の電圧変動に対しても影響が
ないので、常に主トランジスタ2のコレクタ開放
時のエミツタベース間耐圧VEBOぎりぎりまで逆バ
イアス印加することができる。また主トランジス
タ2のコレクタ、エミツタ間の耐圧はベースに逆
バイアスを印加した場合のコレクタエミツタ間耐
圧VCEXとなり、同時に安全動作領域も広くなる。
トランジスタによつては逆バイアスをかけ過ぎる
と安全動作領域が狭くなるものもあるが、本実施
例の場合、定電圧素子の電圧を選択することによ
り最良の条件にすることができる。
FIG. 5 is an electrical circuit diagram of the main parts of a switching power supply device in an embodiment of the present invention, in which 1 is a transformer having a primary winding W1 and a secondary winding W2, 2 is a main transistor, and 5 is a transformer having a primary winding W1 and a secondary winding W2. is a positive polarity bias power supply. 19 is an NPN type transistor whose collector is connected to the bias power supply 5; 20 is a collector whose collector is connected to the emitter of the transistor 19;
It is an NPN type transistor whose emitter is connected to the input voltage power supply terminal 16 together with the emitter of the main transistor 2. A capacitor 2 is connected between the emitter of the transistor 19 and the collector of the transistor 20 and the base of the main transistor 2.
1 and a constant voltage element 22 are connected in parallel. A pulse such as pulse a is applied to the base of transistor 19, and a reverse pulse such as pulse b is applied to the base of transistor 20, such that when pulse a is high, it becomes low and when pulse a is low, it becomes high. . As a result, when the base of the transistor 19 is at a high level, the transistor 19 is on, the transistor 20 is off, and a forward bias is applied to the main transistor 2, and at the same time, the capacitor 2
1, charging is performed to a voltage determined by the constant voltage element 22. When the base of the transistor 19 becomes low level, the transistor 19 is turned off and the transistor 20 is turned on, so that a reverse bias equal to the voltage charged in the capacitor 21 can be applied to the main transistor 2. The base voltage waveform of the main transistor 2 is shown in FIGS. 6A and 6B. FIG. 6A shows the waveform when the duty cycle of input pulses a and b is small, and FIG. 6B shows the waveform when the duty cycle of input pulses a and b is large. In the circuit of this embodiment, if the capacitance of the capacitor 21 is larger than a certain level, the reverse bias voltage is determined only by the constant voltage element. There is no change in reverse bias voltage. Further, since there is no effect on voltage fluctuations of the input power supply, a reverse bias can always be applied up to the emitter-base withstand voltage V EBO when the collector of the main transistor 2 is open. Further, the breakdown voltage between the collector and emitter of the main transistor 2 is the collector-emitter breakdown voltage V CEX when a reverse bias is applied to the base, and at the same time, the safe operation area is widened.
For some transistors, if the reverse bias is applied too much, the safe operation area becomes narrower, but in the case of this embodiment, the best conditions can be achieved by selecting the voltage of the constant voltage element.

このように本実施例は従来の回路に比べて非常
に少ない部品点数で、安価に、在トランジスタの
ターンオフ特性、コレクタエミツタ耐圧、安全動
作領域において、トランジスタ発揮でき得る最高
に近い性能を引き出すことができる。
In this way, this embodiment uses a very small number of parts compared to conventional circuits, and can bring out near the best performance that a transistor can exhibit in terms of turn-off characteristics, collector-emitter breakdown voltage, and safe operation area at low cost. I can do it.

第7図は本発明の一実施例におけるスイツチン
グ電源装置の電気回路図であり、発振器24から
送られたパルスは、パルス幅変調器23によりパ
ルスのオン、オフ間隔が定められて、電流制限用
抵抗4とともに入力電源の電源端子9に直列接続
されたトランジスタ19,20は交互にオン、オ
フする。27は主トランジスタ2のコレクタ、エ
ミツタ間逆電圧保護ダイオードであり、28はス
ナバー用コンデンサ、29はスナバー用抵抗であ
る。そして出力電圧は2次側整流ダイオード30
およびフイルターコンデンサ31を介して出力端
子35と36とから出力される。抵抗32と33
とは出力電圧分圧用の抵抗であり、抵抗32と3
3とによつて分圧された出力電圧は、基準電源2
6の電圧と誤差増幅器25によつて比較される。
そして出力端子35と36とから常に一定の出力
電圧が出力されるように誤差増幅器25はパルス
幅変調器23から送られるパルスを補正する構成
である。
FIG. 7 is an electrical circuit diagram of a switching power supply device according to an embodiment of the present invention, in which the pulses sent from the oscillator 24 have pulse on/off intervals determined by the pulse width modulator 23, and are used for current limiting. Transistors 19 and 20 connected in series with the resistor 4 and the power supply terminal 9 of the input power source are alternately turned on and off. 27 is a reverse voltage protection diode between the collector and emitter of the main transistor 2, 28 is a snubber capacitor, and 29 is a snubber resistor. And the output voltage is the secondary side rectifier diode 30
and output from output terminals 35 and 36 via filter capacitor 31. Resistors 32 and 33
is a resistor for output voltage division, and resistors 32 and 3
The output voltage divided by the reference power supply 2 and
6 by an error amplifier 25.
The error amplifier 25 is configured to correct the pulse sent from the pulse width modulator 23 so that a constant output voltage is always output from the output terminals 35 and 36.

第7図に示す回路は一般的なフライバツク型の
スイツチング電源回路であり、この場合主トラン
ジスタ2のドライブ用の正極性バイアス電源とし
て入力電源を使用しているが、第6図の説明と同
様の理由で主トランジスタ2への逆バイアス電圧
は、入力電源の変動に影響されない。
The circuit shown in FIG. 7 is a general flyback type switching power supply circuit, in which the input power supply is used as a positive polarity bias power supply for driving the main transistor 2, but the circuit shown in FIG. For this reason, the reverse bias voltage to the main transistor 2 is not affected by variations in the input power supply.

第8図は本発明の他の実施例におけるスイツチ
ング電源装置の回路図で、第7図のスイツチング
電源装置と異なり、トランス1にバイアス用巻線
W3を巻回し、その出力をダイオード37で整流
し主トランジスタ2のドライブ用の正極性バイア
ス電源としている。その結果第7図のスイツチン
グ電源回路に比べて、抵抗4の消費電力を落とす
ことができる。なお、抵抗38は起動電流を流す
ための抵抗である。
FIG. 8 is a circuit diagram of a switching power supply according to another embodiment of the present invention, and unlike the switching power supply shown in FIG.
W 3 is wound, and its output is rectified by a diode 37 to serve as a positive bias power source for driving the main transistor 2. As a result, the power consumption of the resistor 4 can be reduced compared to the switching power supply circuit shown in FIG. Note that the resistor 38 is a resistor for flowing a starting current.

第9図はコレクタ電流帰還ベースドライブ方式
に応用した例であり、主トランジスタ2のコレク
タ電流をカレントトランス43を介して流すこと
により、コレクタ電流に比例した電流源を得、そ
の電流をダイオード37で整流し、主トランジス
タ2のドライブ用の正極性のバイアス電源として
いる。この回路であると、主トランジスタ2には
必要以上のベース電流が流れないようにすること
が可能であり、スイツチングスピードを上げるこ
とができ、スイツチングロスを少なくすることが
できる。なおカレントトランス43は主トランジ
スタ2のエミツタに設けた場合も、言うまでもな
く同様の効果を有する。
FIG. 9 shows an example in which the collector current feedback base drive method is applied. By flowing the collector current of the main transistor 2 through the current transformer 43, a current source proportional to the collector current is obtained, and the current is transmitted by the diode 37. It is rectified and serves as a positive bias power source for driving the main transistor 2. With this circuit, it is possible to prevent more base current than necessary from flowing through the main transistor 2, and the switching speed can be increased and switching loss can be reduced. Needless to say, the same effect can be obtained even when the current transformer 43 is provided at the emitter of the main transistor 2.

第10図はチヨツパ型スイツチング電源に応用
した例であり、40はチヨークインダクター、4
1はフライホイールダイオード、42はフイルタ
コンデンサである。この場合主トランジスタ2、
トランジスタ19,20はともにPNP型である
が、トランジスタ19,20はNPN型でも構成
可能である。
Figure 10 shows an example of application to a chip type switching power supply, where 40 is a chiyo inductor, 4
1 is a flywheel diode, and 42 is a filter capacitor. In this case the main transistor 2,
Both transistors 19 and 20 are of PNP type, but transistors 19 and 20 can also be configured of NPN type.

なお第1図に示す従来のスイツチング電源装置
は、パワー段以外をモノリシツクIC化する場合
コモンラインの電位がドライブ段とそれより前段
では異なるため、破線14で示した部分より前段
しかIC化不可能である。ところが本考案の場合
第7図〜第10図の破線34で示す部分がモノリ
シツクIC化可能である。
In addition, in the conventional switching power supply shown in Figure 1, when converting parts other than the power stage into monolithic ICs, the potential of the common line is different between the drive stage and the stages preceding it, so it is only possible to use ICs in the stage before the part indicated by the broken line 14. It is. However, in the case of the present invention, the portion indicated by the broken line 34 in FIGS. 7 to 10 can be made into a monolithic IC.

発明の効果 以上のように本発明は、2個のトランジスタを
コレクタまたはエミツタによつて電源に直列接続
し、その2個のトランジスタのベースには、その
2個のトランジスタを交互にオン、オフさせるパ
ルスを入力し、その2個のトランジスタの接続点
と主トランジスタのベースとの間には、定電圧素
子とコンデンサとの並列回路を接続することによ
り従来ドライブ段のIC化が不可能であつたのに
対してドライブ段をも含めてワンチツプIC化が
可能であり、部品数の少ない簡単な構成の逆バイ
アス回路とあいまつて、小型、軽量で高効率のス
イツチング電源を安価に供給することができる。
Effects of the Invention As described above, the present invention connects two transistors in series to a power supply through their collectors or emitters, and connects the bases of the two transistors to alternately turn on and off. By inputting pulses and connecting a parallel circuit of a constant voltage element and a capacitor between the connection point of the two transistors and the base of the main transistor, it was impossible to convert the drive stage into an IC. In contrast, it is possible to use a single-chip IC, including the drive stage, and in combination with a simple reverse bias circuit with a small number of components, it is possible to supply a small, lightweight, and highly efficient switching power supply at low cost. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のスイツチング電源装置の電気回
路図、第2図は第2の従来例におけるスイツチン
グ電源装置の要部の電気回路図、第3図、第4図
は同装置の動作を説明する波形図、第5図は本発
明の基本となるスイツチング電源装置の要部の電
気回路図、第6図は同装置の動作を説明する波形
図、第7図は本発明の実施例のスイツチング電源
装置の電気回路図、第8図は本発明の第2の実施
例におけるスイツチング電源装置の電気回路図、
第9図は本発明の第3の実施例におけるスイツチ
ング電源装置の電気回路図、第10図は本発明の
第4の実施例におけるスイツチング電源装置の電
気回路図である。 2……主トランジスタ、19,20……トラン
ジスタ、21……コンデンサ、22……定電圧素
子。
Fig. 1 is an electric circuit diagram of a conventional switching power supply device, Fig. 2 is an electric circuit diagram of main parts of a switching power supply device in a second conventional example, and Figs. 3 and 4 explain the operation of the same device. Waveform diagram, Figure 5 is an electrical circuit diagram of the main part of the switching power supply device which is the basis of the present invention, Figure 6 is a waveform diagram explaining the operation of the same device, and Figure 7 is a switching power supply according to an embodiment of the present invention. An electric circuit diagram of the device, FIG. 8 is an electric circuit diagram of a switching power supply device in a second embodiment of the present invention,
FIG. 9 is an electrical circuit diagram of a switching power supply device according to a third embodiment of the present invention, and FIG. 10 is an electrical circuit diagram of a switching power supply device according to a fourth embodiment of the present invention. 2... Main transistor, 19, 20... Transistor, 21... Capacitor, 22... Constant voltage element.

Claims (1)

【特許請求の範囲】[Claims] 1 第1のトランジスタのコレクタ、エミツタと
第2のトランジスタのコレクタ、エミツタとを電
源に直列接続し、前記第1のトランジスタと第2
のトランジスタとのベースには前記第1のトラン
ジスタと第2のトランジスタとが交互にオン、オ
フするようにパルスを入力し、前記第1のトラン
ジスタと第2のトランジスタとの接続点と主トラ
ンジスタのベースとの間に定電圧素子とコンデン
サとの並列回路を接続したスイツチング電源装
置。
1 The collector and emitter of the first transistor and the collector and emitter of the second transistor are connected in series to a power supply, and the first transistor and the second transistor are connected in series to a power supply.
A pulse is input to the base of the transistor so that the first transistor and the second transistor are turned on and off alternately, and the connection point between the first transistor and the second transistor is connected to the base of the main transistor. A switching power supply device with a parallel circuit of a constant voltage element and a capacitor connected between the base and the base.
JP14454782A 1982-08-19 1982-08-19 Switching power source Granted JPS5935566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14454782A JPS5935566A (en) 1982-08-19 1982-08-19 Switching power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14454782A JPS5935566A (en) 1982-08-19 1982-08-19 Switching power source

Publications (2)

Publication Number Publication Date
JPS5935566A JPS5935566A (en) 1984-02-27
JPS6361870B2 true JPS6361870B2 (en) 1988-11-30

Family

ID=15364829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14454782A Granted JPS5935566A (en) 1982-08-19 1982-08-19 Switching power source

Country Status (1)

Country Link
JP (1) JPS5935566A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682081A (en) * 1985-11-04 1987-07-21 Tomar Electronics, Inc. Single-ended, self-oscillating DC-DC converter for intermittently energized load having VBE responsive current limit circuit
JP4103868B2 (en) * 2004-08-05 2008-06-18 コニカミノルタビジネステクノロジーズ株式会社 Image forming apparatus and developing apparatus

Also Published As

Publication number Publication date
JPS5935566A (en) 1984-02-27

Similar Documents

Publication Publication Date Title
US3986052A (en) Power switching control circuit with enhanced turn-off drive
JPS6361870B2 (en)
US5412332A (en) Drive circuit for a flyback converter with switching transistors in bridge arrangement
JPS635436Y2 (en)
JP2687289B2 (en) DC-DC converter
JPS6029240Y2 (en) Transistor drive circuit
KR900006072Y1 (en) Supersonic vibrator's operation control circuit
JPH0715213Y2 (en) Switching transistor drive circuit
JPH0527342B2 (en)
JPS631592Y2 (en)
JPH0246117Y2 (en)
JPH03876Y2 (en)
JPH0713435Y2 (en) Inverter device
JPS5941665Y2 (en) horizontal drive circuit
JPS5838068B2 (en) Single-stone DC-DC converter
JPS60154712A (en) Transmission driving circuit
JPS61266070A (en) Converter circuit
JPS6158480A (en) Drive circuit of transistor inverter
JPS59181825A (en) Current circulating circuit
JPH01194606A (en) Mosfet driving circuit
JPS5822581A (en) Self-excited converter circuit
JPH0834699B2 (en) Power supply
JPS6258875A (en) Driving circuit for switching transistor
JPS6327947B2 (en)
JPH07123221B2 (en) Switching transistor drive circuit