JPS631592Y2 - - Google Patents
Info
- Publication number
- JPS631592Y2 JPS631592Y2 JP1514080U JP1514080U JPS631592Y2 JP S631592 Y2 JPS631592 Y2 JP S631592Y2 JP 1514080 U JP1514080 U JP 1514080U JP 1514080 U JP1514080 U JP 1514080U JP S631592 Y2 JPS631592 Y2 JP S631592Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transformer
- transistor
- stage
- darlington
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007935 neutral effect Effects 0.000 claims description 5
- 238000004804 winding Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
この考案はプツシユプルコンバータ回路に係
り、特に初段トランジスタの保護に関する。[Detailed Description of the Invention] This invention relates to a push-pull converter circuit, and particularly relates to protection of a first-stage transistor.
スイツチング素子の負荷回路にトランスの巻線
を備え、このトランスに流す電流を断続あるいは
転流して2次側に直流の電圧を誘起するコンバー
タに、トランジスタをスイツチング作用に基づき
プツシユプルに形成したコンバータがある。従
来、このようなコンバータに第1図の回路図に示
されるものがある。図によつて以下に説明する。 There is a converter that has a transformer winding in the load circuit of the switching element, and induces a DC voltage on the secondary side by intermittent or commutating the current flowing through the transformer.There is a converter in which the transistor is formed into a push-pull type based on the switching action. . Conventionally, there is a converter shown in the circuit diagram of FIG. 1 as such a converter. This will be explained below with reference to the figures.
まず、図において1はトランスで1a,1a′は
1次側コイル、1bは2次側コイル、2aはこの
回路の入力側端子、2bは出力側端子である。次
に3a,4aはいずれもダーリントン回路の前段
トランジスタで、そのコレクタは前記トランスの
1次側コイル1aの第1端子に接続され、また、
ベースは前記トランスの別の1次側コイル1a′の
第1端子に接続され、さらにエミツタは接地され
る。一方前記ダーリントン接続されたNPNトラ
ンジスタ3a,4aとともにダーリントン回路を
形成する後段のNPNトランジスタ3b,4bは
各コレクタを前記トランスの1次側コイル1aの
第1端子に前段トランジスタのコレクタとともに
接続され、また、ベースはそれぞれが隣接する前
段のトランジスタのエミツタにそれぞれ接続さ
れ、さらに、エミツタは接地される。そして、前
記トランスの1次側コイル1aの中性端子と、他
の1次側コイル1a′の中性端子(接地で後段トラ
ンジスタのエミツタに接続されている)との間に
入力電圧EINが印加され、トランスの2次側コイ
ル1bは出力電圧EOUTが発生する。 First, in the figure, 1 is a transformer, 1a and 1a' are primary coils, 1b is a secondary coil, 2a is an input terminal of this circuit, and 2b is an output terminal. Next, 3a and 4a are both front-stage transistors of the Darlington circuit, the collectors of which are connected to the first terminal of the primary coil 1a of the transformer, and
The base is connected to the first terminal of another primary coil 1a' of the transformer, and the emitter is grounded. On the other hand, the subsequent NPN transistors 3b and 4b forming a Darlington circuit together with the Darlington-connected NPN transistors 3a and 4a have their respective collectors connected to the first terminal of the primary coil 1a of the transformer together with the collector of the preceding transistor. , the bases of each transistor are connected to the emitters of the adjacent preceding transistors, and the emitters are grounded. Then, an input voltage E IN is applied between the neutral terminal of the primary coil 1a of the transformer and the neutral terminal of the other primary coil 1a' (grounded and connected to the emitter of the subsequent transistor). is applied, and the secondary coil 1b of the transformer generates an output voltage E OUT .
上述したプツシユプルコンバータ回路の動作は
次のとおりである。 The operation of the push-pull converter circuit described above is as follows.
今、仮に入力電圧EINを印加した時にダーリン
トン接続したトランジスタのうち4a,4b側が
オンしたとする。やがて、磁束の増加によつてト
ランスの磁気飽和が生じ、ダーリントントランジ
スタ4aのベースに接続された1次巻線での誘
起々電圧が零となり、トランジスタ4a,4b側
がオフ状態になる。 Now, suppose that when the input voltage E IN is applied, the 4a and 4b sides of the Darlington-connected transistors are turned on. Eventually, magnetic saturation of the transformer occurs due to the increase in magnetic flux, and the induced voltage in the primary winding connected to the base of Darlington transistor 4a becomes zero, turning transistors 4a and 4b into an OFF state.
そして、逆に磁束が減少しはじめると誘起々電
圧の極性が反転し、反対側のトランジスタ3a,
3b側がオンすることになる。 Conversely, when the magnetic flux begins to decrease, the polarity of the induced voltage is reversed, and the transistors 3a on the opposite side,
The 3b side will be turned on.
これらの動作が繰り返されて、いわゆる自励式
発振が行なわれることになる。 These operations are repeated, resulting in so-called self-excited oscillation.
この発振動作におけるダーリントン接続された
トランジスタ3a,3b及び4a,4b側のコレ
クタ電流波形を示したのが第3図である。これは
実測に基づくものである。 FIG. 3 shows the collector current waveforms of the Darlington-connected transistors 3a, 3b and 4a, 4b in this oscillation operation. This is based on actual measurements.
図から明らかなようにトランジスタ3a,3b
側4a,4b側が交互にオンしているが、各々タ
ーンオフする瞬間にラツシユカレントIc、いわゆ
るスパイク電流が流れることがわかる。 As is clear from the figure, transistors 3a and 3b
Although the sides 4a and 4b are turned on alternately, it can be seen that a rush current Ic, a so-called spike current, flows at the moment each turns off.
そして、これに応じ、他方側のトランジスタに
は負のスパイク電流が流れることがわかる。スパ
イク電流は実測により確認されたものであるが、
これは、オンしていたトランジスタがターンオフ
する瞬間に、オン時にトランジスタ素子のベース
領域(P導電型領域)に蓄積された電荷が瞬時に
放出され、これがスパイク電流として流れ、例え
ば、トランジスタ4a,4b側がオンからオフに
変化する場合には第1図に点線で示すように、ト
ランジスタ4a,4b→トランジスタ3b,3a
を循環して流れるためと考えられる。この循環電
流はトランジスタ3a,3bに対しては逆モード
の電流である。 Accordingly, it can be seen that a negative spike current flows through the transistor on the other side. Although the spike current was confirmed through actual measurements,
This is because at the moment when a transistor that has been on turns off, the charge accumulated in the base region (P conductivity type region) of the transistor element when it is on is instantly released, and this flows as a spike current.For example, transistors 4a and 4b When the side changes from on to off, as shown by the dotted line in FIG.
This is thought to be because the water circulates through the water. This circulating current is a reverse mode current for transistors 3a and 3b.
又、ダーリントントランジスタ接続においては
前段トランジスタ3a,4aとして後段トランジ
スタ3b,4bよりも小さい電力容量のものを用
いるが、上述した逆モードの電流時にダーリント
ントランジスタの前段のトランジスタが破壊する
といつた事態が起こり問題となつていた。 Furthermore, in the Darlington transistor connection, the front stage transistors 3a and 4a are of smaller power capacity than the rear stage transistors 3b and 4b, but a situation may occur where the transistor at the front stage of the Darlington transistor is destroyed when the current is in the reverse mode as described above. It was becoming a problem.
なお、この逆モード時におけるダーリントント
ランジスタの前段トランジスタの破壊はスパイク
電流がダーリントントランジスタの前段のトラン
ジスタを介して流れることも示すものと考えられ
る。 It is considered that the breakdown of the transistor in the preceding stage of the Darlington transistor in the reverse mode also indicates that a spike current flows through the transistor in the preceding stage of the Darlington transistor.
この考案は上記従来の逆モード破壊に至る欠点
に対しこれを改良するコンバータ回路を提供する
ものである。 This invention provides a converter circuit that improves the above-mentioned conventional drawbacks that lead to reverse mode destruction.
この考案のプツシユプルコンバータ回路はトラ
ンジスタをダーリントン接続してなる回路を並列
配置し、各列のコレクタおよびベースをそれぞれ
反対位相の各電源に接続しエミツタを共通に接地
したものにおいて、前段トランジスタのコレクタ
回路にコレクタに対して順方向にダイオードを挿
入し初段トランジスタの逆モード破壊を軽減させ
るようにしたものである。 The push-pull converter circuit of this invention has circuits made of Darlington-connected transistors arranged in parallel, the collectors and bases of each column are connected to respective power supplies of opposite phase, and the emitters are commonly grounded. A diode is inserted in the collector circuit in the forward direction with respect to the collector to reduce reverse mode breakdown of the first stage transistor.
以下にこの考案を1実施例につき図を参照して
詳細に説明する。なお、コンバータ回路の基本的
部分は従来と変わらないので、改良部分について
のみ説明する。第2図は1実施例のプツシユプル
コンバータ回路を示し、図中1はトランスで1
a,1a′は1次側コイル、1bは2次側コイル、
2aはこの回路の入力側端子、2bは出力側端子
である。次に13a,14aはいずれもダーリン
トン回路を構成する前段のトランジスタで、その
コレクタはそれぞれがこれに向つて順方向のダイ
オード23,24を介してトランスの1次側コイ
ル1aの第1端子に接続され、またベースはトラ
ンスの他の1次側コイル1a′の第1端子に接続さ
れ、エミツタは接地される。一方前記ダーリント
ン接続されたNPNトランジスタ13a,14a
とともにダーリントン回路を形成する後段の
NPNトランジスタ13b,14bは各コレクタ
を前記トランスの1次側コイル1aの第1および
第2の各端子に、また、ベースはそれぞれが隣接
する前段トランジスタのエミツタに接続され、さ
らにエミツタは接地される。そして前記トランス
の1次側コイル1aの中性端子と、他の1次側コ
イル1a′の中性端子(接地で、後段トランジスタ
のエミツタに接続されている)との間に入力電圧
EINが印加され、トランスの2次側コイル1bは
出力側電圧EOUTが発生する。 This invention will be explained in detail below with reference to the drawings for one embodiment. The basic parts of the converter circuit are the same as before, so only the improved parts will be explained. Figure 2 shows a push-pull converter circuit according to one embodiment, in which 1 is a transformer.
a, 1a' are the primary coils, 1b is the secondary coil,
2a is an input side terminal of this circuit, and 2b is an output side terminal. Next, 13a and 14a are both front-stage transistors constituting the Darlington circuit, and their collectors are connected to the first terminal of the primary coil 1a of the transformer through forward diodes 23 and 24, respectively. The base is connected to the first terminal of the other primary coil 1a' of the transformer, and the emitter is grounded. On the other hand, the Darlington-connected NPN transistors 13a and 14a
together with the subsequent stage forming the Darlington circuit.
The NPN transistors 13b and 14b each have their collectors connected to the first and second terminals of the primary coil 1a of the transformer, their bases connected to the emitters of the adjacent preceding transistors, and their emitters grounded. . An input voltage is applied between the neutral terminal of the primary coil 1a of the transformer and the neutral terminal of the other primary coil 1a' (grounded and connected to the emitter of the subsequent transistor).
E IN is applied, and the secondary coil 1b of the transformer generates an output voltage E OUT .
上記の回路によれば、ダイオード23,24が
前段トランジスタ13a,14aの逆モード電流
を阻止する極性で接続されているため発振トラン
スにおけるコイルの磁束の切換時に発生するラツ
シユカレントがプツシユプルの前段トランジスタ
にベース−コレクタを通じて流れることがないの
で、このラツシユカレントが前段トランジスタの
ベース−コレクタに流れて生ずる逆モード破壊が
完全に防止できる顕蓄な利点がある。また、この
考案は実施がきわめて容易である利点もある。さ
らに前段トランジスタのエミツタと後段トランジ
スタのベース間にダイオードを挿入した場合に
は、ダーリントン接続されたトランジスタを駆動
するためのベース入力電圧はダイオードの順方向
電圧VF分だけ増加させざるを得ないが、本願構
成においては、かかる増加を必要とすることな
く、ラツシユカレントの防止が可能となる。 According to the above circuit, the diodes 23 and 24 are connected with a polarity that blocks the reverse mode current of the front stage transistors 13a and 14a, so that the rush current generated when switching the magnetic flux of the coil in the oscillation transformer is caused by the push-pull front stage transistors. Since the rush current does not flow through the base-collector of the previous stage transistor, there is a significant advantage that reverse mode damage caused by the rush current flowing to the base-collector of the previous stage transistor can be completely prevented. This idea also has the advantage of being extremely easy to implement. Furthermore, if a diode is inserted between the emitter of the front-stage transistor and the base of the rear-stage transistor, the base input voltage for driving the Darlington-connected transistor must be increased by the forward voltage V F of the diode. In the configuration of the present application, it is possible to prevent rush current without requiring such an increase.
なお、この考案は実施例に限定されることな
く、PNPトランジスタ、FET等を用いた回路に
も適用できる。 Note that this invention is not limited to the embodiments, but can also be applied to circuits using PNP transistors, FETs, etc.
第1図は従来のプツシユプルコンバータ回路の
回路図、第2図はこの考案の1実施例の回路図、
第3図は上記コンバータ回路における正、逆モー
ドのトランジスタの波形図である。
1……トランス、1a,1a′……トランスの1
次側コイル、1b……トランスの2次側コイル、
13a,14a……ダーリントン回路の前段トラ
ンジスタ、13b,14b……ダーリントン回路
の後段トランジスタ、23,24……ダイオー
ド。
Figure 1 is a circuit diagram of a conventional push-pull converter circuit, Figure 2 is a circuit diagram of an embodiment of this invention,
FIG. 3 is a waveform diagram of the positive and reverse mode transistors in the converter circuit. 1 ...transformer, 1a, 1a'...transformer 1
Secondary coil, 1b...Secondary coil of the transformer,
13a, 14a...transistors at the front stage of the Darlington circuit, 13b, 14b...transistors at the rear stage of the Darlington circuit, 23, 24...diodes.
Claims (1)
2の回路の各々の後段トランジスタのエミツタを
共通接続するとともに、後段トランジスタのコレ
クタ間にトランスの1次巻線を接続し、前記第
1、第2の回路の前段トランジスタのベースに
各々逆位相の電圧を供給し、前記1次巻線の中性
点および前記エミツタの共通接続間に入力電圧を
供給して、前記トランスの2次巻線から出力電圧
を得るプツシユプルコンバータ回路において、前
記前段トランジスタのコレクタ回路にコレクタに
対し順方向のダイオードを挿入したことを特徴と
するプツシユプルコンバータ回路。 The emitters of the rear-stage transistors of each of the first and second circuits having Darlington-connected transistors are commonly connected, and the primary winding of a transformer is connected between the collectors of the rear-stage transistors. An output voltage is obtained from the secondary winding of the transformer by supplying voltages of opposite phases to the bases of the front-stage transistors, and supplying an input voltage between the neutral point of the primary winding and the common connection of the emitter. 1. A push-pull converter circuit, characterized in that a forward diode with respect to the collector is inserted in the collector circuit of the preceding stage transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1514080U JPS631592Y2 (en) | 1980-02-12 | 1980-02-12 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1514080U JPS631592Y2 (en) | 1980-02-12 | 1980-02-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56118592U JPS56118592U (en) | 1981-09-10 |
JPS631592Y2 true JPS631592Y2 (en) | 1988-01-14 |
Family
ID=29611604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1514080U Expired JPS631592Y2 (en) | 1980-02-12 | 1980-02-12 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS631592Y2 (en) |
-
1980
- 1980-02-12 JP JP1514080U patent/JPS631592Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56118592U (en) | 1981-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0688194U (en) | Synchronous rectifier circuit | |
JP2638625B2 (en) | MOS-FET gate drive circuit | |
JPS631592Y2 (en) | ||
JPH055408B2 (en) | ||
JP3118424B2 (en) | Self-excited switching power supply | |
JP3379556B2 (en) | Circuit device having switching element | |
JP3469455B2 (en) | Switching power supply | |
JP2651971B2 (en) | Driver circuit for insulated gate power semiconductor device | |
JP2687289B2 (en) | DC-DC converter | |
JPS5952633B2 (en) | inverter circuit | |
JPS603677Y2 (en) | High voltage DC/DC converter | |
JP3499659B2 (en) | Self-excited switching power supply circuit | |
JP2607314Y2 (en) | Switching power supply | |
JP2000287460A (en) | Self-exciting switching power supply circuit | |
JPH0715213Y2 (en) | Switching transistor drive circuit | |
JPH0231911Y2 (en) | ||
JPS6040217B2 (en) | Semiconductor switch element drive circuit | |
JPH0530181Y2 (en) | ||
JPS6389052A (en) | Switching power circuit | |
JPS6127111Y2 (en) | ||
JPH0241275B2 (en) | ||
JPH03876Y2 (en) | ||
JPS6361870B2 (en) | ||
JPS63257311A (en) | Self oscillating circuit | |
JPS6027273B2 (en) | inverter circuit |