JP3379556B2 - Circuit device having switching element - Google Patents

Circuit device having switching element

Info

Publication number
JP3379556B2
JP3379556B2 JP35014893A JP35014893A JP3379556B2 JP 3379556 B2 JP3379556 B2 JP 3379556B2 JP 35014893 A JP35014893 A JP 35014893A JP 35014893 A JP35014893 A JP 35014893A JP 3379556 B2 JP3379556 B2 JP 3379556B2
Authority
JP
Japan
Prior art keywords
capacitor
switching element
transistor
diode
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35014893A
Other languages
Japanese (ja)
Other versions
JPH07203688A (en
Inventor
浩一 森田
真司 麻生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP35014893A priority Critical patent/JP3379556B2/en
Publication of JPH07203688A publication Critical patent/JPH07203688A/en
Application granted granted Critical
Publication of JP3379556B2 publication Critical patent/JP3379556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、インバータ、DC−D
Cコンバータ等のスイッチング素子を含む回路装置に関
する。
BACKGROUND OF THE INVENTION The present invention relates to an inverter, DC-D.
The present invention relates to a circuit device including a switching element such as a C converter.

【0002】[0002]

【従来の技術】インバータ又はコンバータのスイッチン
グ素子に対して並列にコンデンサを接続し、スイッチオ
フ時にスイッチング素子に過大な電圧が印加されること
を防ぐ方法は公知である。
2. Description of the Related Art A method is known in which a capacitor is connected in parallel with a switching element of an inverter or a converter to prevent an excessive voltage from being applied to the switching element when the switch is turned off.

【0003】[0003]

【発明が解決しようとする課題】ところで、スイッチン
グ素子のオフ期間にコンデンサに蓄積された電荷はスイ
ッチング素子のオン時にスイッチング素子を介して放出
されて電力損失を発生する。
By the way, the electric charge accumulated in the capacitor during the off period of the switching element is discharged through the switching element when the switching element is on, resulting in power loss.

【0004】そこで、本発明の目的はスイッチング素子
に実質的に並列に接続されたコンデンサの放電による電
力損失を簡単な構成で低減することができる回路装置を
提供することにある。
Therefore, an object of the present invention is to provide a circuit device capable of reducing power loss due to discharge of a capacitor connected in parallel to a switching element with a simple structure.

【0005】[0005]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明を、実施例を示す図面の符
号を参照して説明する。なお、ここでの参照符号は、本
願発明の理解を助けるために付されており、本願発明を
限定するものではない。上記目的を達成するための本発
明は、第1及び第2の直流電源(2、3)と第1及び第
2のスイッチング素子(Q1 、Q2 ) を有し、前記第1
の電源(2)の一端が前記第1のスイッチング素子(Q
1 )の一端に接続され、前記第1の電源(2)の他端が
前記第2の電源(3)の一端に接続され、前記第1のス
イッチング素子(Q1 )の他端が前記第2のスイッチン
グ素子(Q2 )の一端に接続され、前記第2の電源
(3)の他端が前記第2のスイッチング素子(Q2 )の
他端に接続され、前記第1及び第2の電源(2、3)の
接続中点と前記第1及び第2のスイッチング素子(Q1
、Q2 )の接続中点(8)との間に負荷回路(7)が
接続され、前記第1及び第2のスイッチング素子(Q1
、Q2 )の制御端子に前記第1及び第2のスイッチン
グ素子(Q1 、Q2 )を交互にオン・オフするための第
1及び第2の駆動信号供給回路(14、15)が接続さ
れたインバータ回路装置において、第1及び第2のコン
デンサ(C1,C2)と第1及び第2のトランジスタ(1
6,17)と第1及び第2のダイオード(D1,D2)とが
設けられ、 前記第1のコンデンサ(C1)の一端は前記第
1のスイッチング素子(Q1)の一端に接続され、 前記第
1のダイオード(D1)は前記第1のコンデンサ(C1)の
他端と前記第1のスイッチング素子(Q1)の他端との間
に接続され且つ前記第1のコンデンサ(C1)の充電電流
を流すことができる極性を有し、 前記第1のトランジス
タ(16)のコレクタは前記第1のスイッチング素子
(Q1)の制御端子に接続され、そのエミッタは前記第1
のコンデンサ(C1)と前記第1のダイオード(D1)との
相互接続点に接続され、そのベースは前記第1及び第2
のスイッチング素子(Q1,Q2)の接続中点(8)に接続
され、 前記第1のトランジスタ(16)はそのベース・エ
ミッタ間を通して前記第1のコンデンサ(C1)の放電電
流を流すことができる極性を有し、 前記第1のダイオー
ド(D1)及び前記第1のトランジスタ(16)は前記第
1のコンデンサ(C1)の放電時に前記第1のスイッチン
グ素子(Q1)の駆動信号をバイパスすることができるよ
うに互いに直列に接続され、 前記第2のコンデンサ(C
2)の一端は前記第2のスイッチング素子(Q2)の一端
に接続され、 前記第2のダイオード(D2)は前記第2の
コンデンサ(C2)の他端と前記第2のスイッチング素子
(Q2)の他端との間に接続され且つ前記第2のコンデン
サ(C2)の充電電流を流すことができる極性を有し、
記第2のトランジスタ(17)のコレクタは前記第2の
スイッチング素子(Q2)の制御端子に接続され、そのエ
ミッタは前記第2のコンデンサ(C2)と前記第2のダイ
オード(D2)との相互接続点に接続され、そのベースは
前記第2の電源(3)の他端に接続され、 前記第2のト
ランジスタ(17)はそのベース・エミッタ間を通して
前記第2のコンデンサ(C2)の放電電流を流すことがで
きる極性を有し、前記第2のダイオード(D2)及び前記
第2のトランジスタ(17)は前記第2のコンデンサ
(C2)の放電時に前記第2のスイッチング素子(Q2)
の駆動信号をバイパスすることができるように互いに直
列に接続されていることを特徴とするインバータ回路装
に係わるものである。本願発明における前記第1及び
第2の直流電源(2、3)は、直流電圧を供給できるも
のであればどのようなものでも良く、例えば実施例に示
す第1及び第2の電源用コンデンサ2、3でもよい。な
お、請求項2〜13に示すように構成することが望まし
い。
In order to solve the above problems and achieve the above objects, the present invention will be described with reference to the drawings.
This will be described with reference to No. In addition, the reference numeral here is the book
It is added to help understanding of the claimed invention and
It is not limited . The present invention for achieving the above object has first and second DC power supplies (2, 3) and first and second switching elements (Q1, Q2),
One end of the power supply (2) of the first switching element (Q
1), one end of the first power supply (2) is connected to one end of the second power supply (3), and the other end of the first switching element (Q1) is connected to the second end. Connected to one end of the switching element (Q2), the other end of the second power supply (3) is connected to the other end of the second switching element (Q2), and the first and second power supplies (2) 3) the connection midpoint and the first and second switching elements (Q1
, Q2) is connected to a connection midpoint (8) of the load circuit (7), and the first and second switching elements (Q1
, Q2) connected to first and second drive signal supply circuits (14, 15) for alternately turning on and off the first and second switching elements (Q1, Q2) In the circuit device, the first and second controllers are provided.
The capacitors (C1, C2) and the first and second transistors (1
6, 17) and the first and second diodes (D1, D2)
Provided, one end of said first capacitor (C1) is the first
Is connected to one end of the first switching element (Q1), said first
The first diode (D1) is connected to the first capacitor (C1).
Between the other end and the other end of the first switching element (Q1)
And the charging current of the first capacitor (C1) connected to
The first transistor having a polarity capable of flowing
The collector of the switch (16) is the first switching element.
It is connected to the control terminal of (Q1) and its emitter is the first
Between the first capacitor (C1) and the first diode (D1)
Connected to an interconnection point, the base of which is connected to the first and second
Connected to the connection midpoint (8) of the switching elements (Q1, Q2) of
It is, the first transistor (16) is the base-et
The discharge voltage of the first capacitor (C1) is passed between the mitters.
Has a polarity capable of flowing a current,
The first transistor (16) and the first transistor (16).
When the first capacitor (C1) is discharged, the first switch
It is possible to bypass the drive signal of the driving element (Q1).
Are connected in series with each other, and the second capacitor (C
One end of 2) is one end of the second switching element (Q2)
And the second diode (D2) is connected to the second diode (D2).
The other end of the capacitor (C2) and the second switching element
Is connected between the other end of (Q2) and the second capacitor.
It has a polarity which can flow a charging current of Sa (C2), before
The collector of the second transistor (17) is the second
It is connected to the control terminal of the switching element (Q2), and its emitter is connected to the second capacitor ( C2) and the second die.
Connected to the interconnection point with the ode (D2), whose base is
The second power source (3) is connected to the other end of the second power source (3) .
The transistor (17) is connected between its base and emitter
The discharge current of the second capacitor (C2) can flow.
The second diode (D2) and the second diode (D2)
The second transistor (17) is the second capacitor
When discharging (C2), the second switching element (Q2)
Drive signals directly to each other so that they can be bypassed
Inverter circuit device characterized by being connected to a column
It is related to the storage. The first and second DC power supplies (2, 3) in the present invention may be of any type as long as they can supply a DC voltage. For example, the first and second power supply capacitors 2 shown in the embodiment. It may be 3. In addition, it is desirable to configure as shown in claims 2 to 13.

【0006】[0006]

【発明の作用効果】本願の各請求項の発明によれば
ない回路要素からなる簡単な回路でゼロボルトスイッチ
ング用のコンデンサのスイッチング素子への放電を阻止
できる。これにより、スイッチング素子においてコンデ
ンサの電荷が無駄に消費されない。コンデンサの放電経
路には電源又は電源用コンデンサが含まれるので、コン
デンサの電荷は電源に帰還され、効率が上昇する。ま
た、コンデンサの放電電流が流れている時はスイッチン
グ素子の駆動が阻止されるため、スイッチング素子の両
端子間が低下した後にスイッチング素子がオンになり、
ターンオン時のゼロボルトスイッチングが可能になる。
According to the present invention of each claim [effects of the present invention, low
Zero volt switch with a simple circuit consisting of no circuit elements
Preventing discharge to the switching elements of the capacitor for ring
I can . As a result, the electric charge of the capacitor is not wasted in the switching element. Since the power supply or the power supply capacitor is included in the discharge path of the capacitor, the charge of the capacitor is fed back to the power supply and the efficiency is increased. Further, since the driving of the switching element is blocked when the discharge current of the capacitor is flowing, the switching element turns on after the voltage between both terminals of the switching element decreases,
Zero-volt switching at turn-on becomes possible.

【0007】[0007]

【第1の実施例】次に、図1及び図2を参照して第1の
実施例に係わるハーフブリッジ型インバータを説明す
る。図1において直流電源1に対して並列に第1及び第
2の電源用コンデンサ2、3の直列回路が接続されてい
る。これにより、第1の電源用コンデンサ2の上端に接
続されている第1の電源端子4に正の電圧が得られ、第
2の電源用コンデンサ3の下端に接続されている第2の
電源端子5に負の電圧が得られる。第1及び第2の電源
用コンデンサ2、3の接続中点は第3の電源端子即ちグ
ラド端子6に接続されている。第1及び第2の電源端子
4、5の間に絶縁ゲート型電界効果トランジスタから成
る第1及び第2のスイッチング素子Q1 、Q2 の直列回
路が接続されている。なお、第1及び第2のスイッチン
グ素子Q1 、Q2 は電界効果トランジスタであるため、
ゲート・ソース間に逆並列に接続された内蔵ダイオード
を有する。負荷回路7は第1及び第2のスイッチング素
子Q1 、Q2 の接続中点8とグランド端子6との間に接
続されている。負荷回路7は1次巻線7aと2次巻線7
bとを有するトランスと2次巻線7bに接続された負荷
7cとから成り、インダクタンスを有する。
[First Embodiment] Next, a half bridge type inverter according to the first embodiment will be described with reference to FIGS. In FIG. 1, a series circuit of first and second power supply capacitors 2 and 3 is connected in parallel to a DC power supply 1. Thereby, a positive voltage is obtained at the first power supply terminal 4 connected to the upper end of the first power supply capacitor 2 and the second power supply terminal connected to the lower end of the second power supply capacitor 3. A negative voltage is obtained at 5. The midpoint of connection between the first and second power supply capacitors 2 and 3 is connected to the third power supply terminal, that is, the grad terminal 6. A series circuit of first and second switching elements Q1 and Q2 formed of insulated gate field effect transistors is connected between the first and second power supply terminals 4 and 5. Since the first and second switching elements Q1 and Q2 are field effect transistors,
It has a built-in diode connected in antiparallel between the gate and the source. The load circuit 7 is connected between the connection midpoint 8 of the first and second switching elements Q1 and Q2 and the ground terminal 6. The load circuit 7 includes a primary winding 7a and a secondary winding 7
b and a load 7c connected to the secondary winding 7b, and has an inductance.

【0008】第1及び第2のスイッチング素子Q1 、Q
2 を交互にオン・オフ制御するための駆動信号供給回路
を構成するために、共通の制御信号発生回路9とトラン
ス10と抵抗11、12とが設けられている。トランス
10は共通の制御信号発生回路9に接続された1次巻線
13と、この1次巻線13に電磁結合された第1及び第
2のスイッチ駆動巻線14、15とから成る。巻線1
4、15は第1及び第2の駆動信号供給回路として機能
する。第1の極性を有する第1のスイッチ駆動巻線14
の一端は抵抗11を介して第1のスイッチング素子Q1
の制御端子(ゲート)に接続され、他端は接続中点8即
ち第1のスイッチング素子Q1 のソースに接続されてい
る。第1の極性と反対の第2の極性を有する第2のスイ
ッチ駆動巻線15の一端は抵抗12を介して第2のスイ
ッチング素子Q2 の制御端子(ゲート)に接続され、他
端は第2のスイッチング素子Q2 の下側電極即ちソース
に接続されている。共通の制御信号発生回路9は出力電
圧指令に従うパルス幅を有する正パルスと負パルスとを
交互に発生する。
First and second switching elements Q1 and Q
A common control signal generation circuit 9, a transformer 10, and resistors 11 and 12 are provided to configure a drive signal supply circuit for alternately controlling ON / OFF of the two. The transformer 10 comprises a primary winding 13 connected to a common control signal generating circuit 9 and first and second switch drive windings 14 and 15 electromagnetically coupled to the primary winding 13. Winding 1
Reference numerals 4 and 15 function as first and second drive signal supply circuits. First switch drive winding 14 having a first polarity
One end of the first switching element Q1 via the resistor 11.
Is connected to the control terminal (gate), and the other end is connected to the connection middle point 8, that is, the source of the first switching element Q1. One end of the second switch driving winding 15 having the second polarity opposite to the first polarity is connected to the control terminal (gate) of the second switching element Q2 via the resistor 12, and the other end is the second Is connected to the lower electrode or source of the switching element Q2. The common control signal generating circuit 9 alternately generates a positive pulse and a negative pulse having a pulse width according to the output voltage command.

【0009】ターンオフ時及びターンオン時のゼロボル
トスイッチングを達成するため、及び第1及び第2のス
イッチング素子Q1 、Q2 が同時にオンになることを防
ぐために、第1及び第2のコンデンサC1 、C2 とコン
デンサの充電回路形成用の第1及び第2のダイオードD
1 、D2 と、放電回路形成及びオン阻止手段としての第
1及び第2のトランジスタ16、17とが設けられてい
る。第1及び第2のコンデンサC1 、C2 の一端は第1
及び第2のスイッチング素子Q1 、Q2 の上端(ドレイ
ン)に接続され、それぞれの他端は第1及び第2のダイ
オードD1 、D2 を介して接続中点8に接続されてい
る。放電電流の経路を形成すると共にオン阻止手段とし
て機能する第1及び第2のトランジスタ16、17のコ
レクタは第1及び第2のスイッチング素子Q1 、Q2 の
制御端子(ゲート)に接続され、それぞれのエミッタは
第1及び第2のダイオードD1 、D2 のアノードに接続
されている。また、第1のトランジスタ16のベースは
接続中点8に接続され、第2のトランジスタ17のベー
スは第2のスイッチング素子Q2 のソース及び第2の電
源端子5に接続されている。
In order to achieve zero volt switching at turn-off and turn-on, and to prevent the first and second switching elements Q1 and Q2 from turning on at the same time, the first and second capacitors C1 and C2 and the capacitors And second diode D for forming the charging circuit of
1, D2 and first and second transistors 16 and 17 as discharge circuit forming and ON blocking means are provided. One ends of the first and second capacitors C1 and C2 are the first
And the second switching elements Q1 and Q2 are connected to the upper ends (drains), and the other ends thereof are connected to the connection middle point 8 through the first and second diodes D1 and D2. The collectors of the first and second transistors 16 and 17 that form a discharge current path and function as an ON blocking means are connected to the control terminals (gates) of the first and second switching elements Q1 and Q2, respectively. The emitters are connected to the anodes of the first and second diodes D1 and D2. The base of the first transistor 16 is connected to the connection midpoint 8, and the base of the second transistor 17 is connected to the source of the second switching element Q2 and the second power supply terminal 5.

【0010】[0010]

【動作】図1の回路において、制御信号発生回路9から
正常に制御信号が発生している時の各部の波形は図2の
t1 〜t7 区間に示すようになる。即ち、第1のスイッ
チ駆動巻線14の第1の駆動信号VS1は図2(A)に示
すようにt1 〜t2 区間、t5 〜t6 区間で第1のスイ
ッチング素子Q1 のオンを示す高レベル(正パルス)と
なり、第2のスイッチ駆動巻線15の第2の駆動信号V
S2は図2(B)に示すようにt3 〜t4 区間で第2のス
イッチング素子Q2 のオンを示す高レベル(正パルス)
となる。第1及び第2の駆動信号VS1、VS2のオン期間
(正パルス)の相互間隔t2 〜t3 、t4 〜t5 、t6
〜t7 がコンデンサC1 、C2 の充放電時間よりも長い
場合には図2(A)(B)の駆動信号VS1、VS2が第1
及び第2のスイッチング素子Q1 、Q2 のゲートに有効
に印加される。出力電圧の調整時には第1及び第2の駆
動信号VS1、VS2の正パルスの幅が変えられる。t1〜
t2 で第1のスイッチング素子Q1 がオンしている時に
は、第1の電源端子4と第1のスイッチング素子Q1 と
負荷回路7のトランス1次巻線7aとグランド端子6と
から成る回路で第1の方向の電流が負荷回路7に流れ
る。t3 〜t4 で第2のスイッチング素子Q2 がオンし
ている時には、グランド端子6と負荷回路7の1次巻線
7aと第2のスイッチング素子Q2 と第2の電源端子5
とから成る回路で負荷回路7に第2の方向の電流が流れ
る。
[Operation] In the circuit of FIG. 1, the waveform of each part when the control signal is normally generated from the control signal generation circuit 9 becomes as shown in the section from t1 to t7 of FIG. That is, the first drive signal VS1 of the first switch drive winding 14 is at a high level (ON) of the first switching element Q1 in the sections t1 to t2 and t5 to t6 as shown in FIG. Positive pulse), and the second drive signal V of the second switch drive winding 15
S2 is a high level (positive pulse) indicating that the second switching element Q2 is turned on in the section from t3 to t4 as shown in FIG. 2 (B).
Becomes Mutual intervals t2 to t3, t4 to t5, t6 of ON periods (positive pulses) of the first and second drive signals VS1 and VS2.
When t7 is longer than the charging / discharging time of the capacitors C1 and C2, the drive signals VS1 and VS2 shown in FIGS.
And the gates of the second switching elements Q1 and Q2 are effectively applied. At the time of adjusting the output voltage, the width of the positive pulse of the first and second drive signals VS1 and VS2 can be changed. t1 ~
When the first switching element Q1 is turned on at t2, the first circuit is composed of the first power supply terminal 4, the first switching element Q1, the transformer primary winding 7a of the load circuit 7, and the ground terminal 6. The current in the direction of flows through the load circuit 7. When the second switching element Q2 is turned on from t3 to t4, the ground terminal 6, the primary winding 7a of the load circuit 7, the second switching element Q2, and the second power supply terminal 5 are connected.
A current in the second direction flows through the load circuit 7 in the circuit composed of.

【0011】第1のスイッチング素子Q1 のオン期間に
は、第1のコンデンサC1 の電圧はほぼ零であり、第2
のコンデンサC2 は第2の電源用コンデンサ3の電圧と
負荷回路7の1次巻線7aの電圧との和の電圧即ち電源
1の電圧に充電されている。t2 時点で第1のスイッチ
ング素子Q1 のゲート信号が低レベルに立下り、ターン
オフ制御されると、第1のコンデンサC1 の第1のスイ
ッチング素子Q1 による短絡が解除され、第1のコンデ
ンサC1 は第1の電源用コンデンサ2の電圧と負荷回路
7の1次巻線7aの逆起電力とによって第1のダイオー
ドD1 を介して充電される。換言すれば電源1の電圧か
ら第2のスイッチング素子Q2 の電圧を差し引いた電圧
でコンデンサC1 は充電される。この時、第1のコンデ
ンサC1は1次巻線7aのインダクタンスとの共振によ
って又は時定数を有して充電されるために、図2(C)
に示すように、第1のコンデンサC1 の電圧及び第1の
スイッチング素子Q1 のドレイン・ソース間電圧は徐々
に増大する。これにより、第1のスイッチング素子Q1
にストレージによってt2 以後に電流が流れていたとし
ても、電流と電圧の積が小さくなり、ターンオフ時の電
力損失を低減することができる。また、ターンオフ時の
高周波ノイズの発生を抑制することができる。第1のス
イッチング素子Q1 及び第1のコンデンサC1 の電圧が
図2(C)のようにt2 からt3 に向って徐々に高くな
ると、第2のスイッチング素子Q2 及び第2のコンデン
サC2 の電圧は図2(D)に示すように徐々に低くな
る。この時、第2のコンデンサC2 の放電は第2のコン
デンサC2 と負荷回路7の1次巻線7aと第2の電源用
コンデンサ3とトランジスタ17のベース・エミッタ間
とから成る回路で行われる。1次巻線7aには第1のコ
ンデンサC1 の充電電流と第2のコンデンサC2 の放電
電流とが図1の左から右に向って流れる。この電流によ
って1次巻線7aに生じる電圧は第1の電源用コンデン
サ2の電圧と同じ向きを有し、第2の電源用コンデンサ
3の電圧と反対の向きを有する。そして、この1次巻線
7aの電圧は回路定数で決まる所定時間後に第1及び第
2の電源用コンデンサ2、3の電圧と同一になる。換言
すれば第2のコンデンサC2 が放電が完了してこの電圧
が零になり、第1のコンデンサC1 が電源1の電圧即ち
第1の電源用コンデンサ2の電圧の2倍になった時に負
荷回路7の1次巻線7aに第2の電源用コンデンサ3の
電圧のほぼ全部が印加される。図2のt4 〜t5 期間に
はt2 〜t3 期間と逆に第1のスイッチング素子Q1 が
ターンオン動作し、第2のスイッチング素子Q2 がター
ンオフ動作する。この時、第1のコンデンサC1の放電
は第1のコンデンサC1 と第1の電源用コンデンサ2と
1次巻線7aとトランジスタ16のベース・エミッタ間
とから成る回路で行われる。また、第2のコンデンサC
2 の充電は第2の電源用コンデンサ3と1次巻線7aと
第2のコンデンサC2 と第2のダイオードD2 とから成
る回路で行われる。
During the ON period of the first switching element Q1, the voltage of the first capacitor C1 is substantially zero and the voltage of the second capacitor C1 is
The capacitor C2 is charged to the sum of the voltage of the second power supply capacitor 3 and the voltage of the primary winding 7a of the load circuit 7, that is, the voltage of the power supply 1. When the gate signal of the first switching element Q1 falls to a low level and is turned off at time t2, the short circuit due to the first switching element Q1 of the first capacitor C1 is released, and the first capacitor C1 becomes The voltage of the first power supply capacitor 2 and the counter electromotive force of the primary winding 7a of the load circuit 7 are charged through the first diode D1. In other words, the capacitor C1 is charged with a voltage obtained by subtracting the voltage of the second switching element Q2 from the voltage of the power source 1. At this time, the first capacitor C1 is charged by resonance with the inductance of the primary winding 7a or with a time constant.
As shown in, the voltage of the first capacitor C1 and the drain-source voltage of the first switching element Q1 gradually increase. As a result, the first switching element Q1
Even if a current is flowing after t2 due to the storage, the product of the current and the voltage becomes small, and the power loss at turn-off can be reduced. Further, it is possible to suppress the generation of high frequency noise at the time of turn-off. When the voltages of the first switching element Q1 and the first capacitor C1 gradually increase from t2 to t3 as shown in FIG. 2 (C), the voltages of the second switching element Q2 and the second capacitor C2 become 2 (D), it gradually decreases. At this time, the discharge of the second capacitor C2 is performed by a circuit including the second capacitor C2, the primary winding 7a of the load circuit 7, the second power supply capacitor 3 and the base-emitter of the transistor 17. In the primary winding 7a, the charging current of the first capacitor C1 and the discharging current of the second capacitor C2 flow from left to right in FIG. The voltage generated in the primary winding 7a by this current has the same direction as the voltage of the first power supply capacitor 2 and has the opposite direction to the voltage of the second power supply capacitor 3. The voltage of the primary winding 7a becomes the same as the voltage of the first and second power supply capacitors 2 and 3 after a predetermined time determined by the circuit constant. In other words, when the second capacitor C2 is completely discharged and this voltage becomes zero, and the first capacitor C1 becomes twice the voltage of the power source 1, that is, the voltage of the first power source capacitor 2, the load circuit Almost all of the voltage of the second power supply capacitor 3 is applied to the primary winding 7 a of No. 7. In the period from t4 to t5 in FIG. 2, the first switching element Q1 turns on and the second switching element Q2 turns off, contrary to the period from t2 to t3. At this time, the discharging of the first capacitor C1 is performed by a circuit composed of the first capacitor C1, the first power supply capacitor 2, the primary winding 7a, and the base-emitter of the transistor 16. In addition, the second capacitor C
Charging of 2 is performed by a circuit composed of the second power supply capacitor 3, the primary winding 7a, the second capacitor C2, and the second diode D2.

【0012】この実施例では、第1及び第2のスイッチ
ング素子Q1 、Q2 のゼロボルトスイッチングを達成す
るために、第1及び第2のスイッチング素子Q1 、Q2
の電圧が実質的に零ボルトになった後にこれ等をオン駆
動している。これにより、ターンオフ時とターンオン時
との両方でゼロボルトスイッチングが達成され、電力損
失が少なくなる。
In this embodiment, in order to achieve zero volt switching of the first and second switching elements Q1 and Q2, the first and second switching elements Q1 and Q2.
These are turned on after the voltage of has become substantially zero volt. This achieves zero volt switching at both turn-off and turn-on, reducing power loss.

【0013】ところで、制御信号発生回路9の製作上の
バラツキ等によって、第1及び第2のスイッチング素子
Q1 、Q2 に並列のコンデンサC1 、C2 の電圧が実質
的に零ボルトになる前にスイッチング素子Q1 、Q2 の
オン駆動信号が発生することがある。また、スイッチン
グ素子Q1 、Q2 のストレージタイムのバラツキでオン
期間が延びることがある。もし、第1及び第2のスイッ
チング素子Q1 、Q2に並列のコンデンサC1 、C2 の
電圧が零ボルトになる前に第1及び第2のスイッチング
素子Q1 、Q2 がオンになると、ここを介して第1及び
第2のコンデンサC1 、C2 の放電電流が流れ、電力損
失が生じる。また、第1及び第2のスイッチング素子Q
1 、Q2 が同時にオンすれば電源1の短絡回路が形成さ
れる。しかし、図1の本発明に従う回路では、第1及び
第2のコンデンサC1 、C2 の電圧が実質的に零ボルト
になるまで、第1及び第2のスイッチング素子Q1 、Q
2のオンが阻止される。例えば図2(A)のt8 時点に
おいて第1のスイッチング素子Q1 の制御信号VS1の立
上りと第2のスイッチング素子Q2 の駆動信号VS2の立
下りとが一致したとしても、第1のコンデンサC1 の放
電電流が流れている間は、第1のスイッチング素子Q1
の駆動信号VS1がバイパスされ、第1のスイッチング素
子Q1 のオンが阻止される。即ち、第1のコンデンサC
1 の放電電流が第1のコンデンサC1 と第1の電源用コ
ンデンサ2と1次巻線7aとトランジスタ16のベース
・エミッタ間に流れている期間においては、第1のスイ
ッチング素子Q1 のゲートとソースとの間がトランジス
タ16とダイオードD1 で短絡され、第1のスイッチン
グ素子Q1 はt8 時点でオンにならない。t9 時点で第
1のコンデンサC1 の放電が終了すると、トランジスタ
16がオフになるため、第1のスイッチング素子Q1 の
ゲートに電圧が印加され、これがオンになる。この結
果、第1及び第2のスイッチング素子Q1 、Q2 が同時
にオンになることが阻止されると共に、ゼロボルトスイ
ッチングを確実に達成することができる。なお、第2の
スイッチング素子Q2 のターンオン時にも第1のスイッ
チング素子Q1 のターンオン時と同様な動作が生じる。
コンデンサC1 、C2 の電荷は電源2、3に帰還される
ので、効率が上昇する。
By the way, due to variations in manufacturing the control signal generating circuit 9, switching elements before the voltage of the capacitors C1 and C2 in parallel with the first and second switching elements Q1 and Q2 becomes substantially zero volt. On-drive signals for Q1 and Q2 may be generated. In addition, the ON period may be extended due to variations in the storage times of the switching elements Q1 and Q2. If the first and second switching elements Q1 and Q2 are turned on before the voltage of the capacitors C1 and C2 in parallel with the first and second switching elements Q1 and Q2 become 0 volt, the A discharge current flows through the first and second capacitors C1 and C2, causing power loss. Also, the first and second switching elements Q
When 1 and Q2 are turned on at the same time, a short circuit of the power supply 1 is formed. However, in the circuit according to the invention of FIG. 1, the first and second switching elements Q1, Q2 are applied until the voltage of the first and second capacitors C1, C2 is substantially zero volts.
2 is blocked. For example, even if the rising edge of the control signal VS1 of the first switching element Q1 and the falling edge of the drive signal VS2 of the second switching element Q2 coincide with each other at time t8 in FIG. 2 (A), the discharge of the first capacitor C1 is discharged. While the current is flowing, the first switching element Q1
Drive signal VS1 is bypassed, and the first switching element Q1 is prevented from turning on. That is, the first capacitor C
During the period in which the discharge current of 1 flows between the first capacitor C1, the first power supply capacitor 2, the primary winding 7a and the base-emitter of the transistor 16, the gate and source of the first switching element Q1 are Is short-circuited by the transistor 16 and the diode D1 and the first switching element Q1 is not turned on at the time t8. When the discharge of the first capacitor C1 is completed at time t9, the transistor 16 is turned off, so that a voltage is applied to the gate of the first switching element Q1 and it is turned on. As a result, it is possible to prevent the first and second switching elements Q1 and Q2 from being turned on at the same time, and it is possible to reliably achieve zero volt switching. When the second switching element Q2 is turned on, the same operation as when the first switching element Q1 is turned on occurs.
Since the charges of the capacitors C1 and C2 are fed back to the power supplies 2 and 3, the efficiency is increased.

【0014】[0014]

【第2の実施例】次に、図3を参照して第2の実施例の
ハーフブリッジ型インバータ回路を説明する。但し、図
3及び後述する図4〜図13において図1と共通する部
分には同一の符号を付してその説明を省略する。図3の
回路は接続中点8を中心に上下対称になるように変形さ
れている。但し、図3では第1及び第2のスイッチング
素子Q1 、Q2 及び第1及び第2のトランジスタ16、
17は互いに逆の導電型に形成れている。第2の実施例
によっても第1の実施例と同一の効果が得られる。
[Second Embodiment] Next, a half-bridge type inverter circuit according to a second embodiment will be described with reference to FIG. However, in FIG. 3 and FIG. 4 to FIG. 13 described later, portions common to FIG. The circuit of FIG. 3 is modified so as to be vertically symmetrical with respect to the connection middle point 8. However, in FIG. 3, the first and second switching elements Q1, Q2 and the first and second transistors 16,
Reference numerals 17 have opposite conductivity types. The same effects as those of the first embodiment can be obtained by the second embodiment.

【0015】[0015]

【第3の実施例】次に、図4に示す第3の実施例のフル
ブリッジ型インバータを説明する。 図においては、
図1のコンデンサ2、3の代りに第3及び第4のスイッ
チング素子Q3 、Q4 が接続されている。第3及び第4
のスイッチング素子Q3 、Q4 に関連してコンデンサC
3 、C4 、トランジスタ80、81、ダイオード82、
83、駆動巻線84、85、抵抗86、87が第1及び
第2のスイッチング素子Q1 、Q2 の場合と同様に設け
られている。駆動巻線84、85はトランス10に一体
に形成されている。図の回路では周知のように、第1
及び第4のスイッチング素子Q1 、Q4 が同時にオンに
なり、第2及び第3のスイッチング素子Q2、Q3 が同
時にオンになる。各スイッチング素子Q1 〜Q4 のオン
・オフ動作は図1のスイッチング素子Q1 、Q2 と同一
であるので、図の回路は図1の回路と同一の作用効果
を有する。なお、図のフルブリッジ型インバータ回路
において、第1の実施例以外の実施例の回路方式を適用
することができる。
[Third Embodiment] Next, a full bridge type inverter of a third embodiment shown in FIG. 4 will be described. In Figure 4,
Instead of the capacitors 2 and 3 of FIG. 1, third and fourth switching elements Q3 and Q4 are connected. Third and fourth
In connection with the switching elements Q3 and Q4 of the capacitor C
3, C4, transistors 80, 81, diode 82,
83, drive windings 84 and 85, and resistors 86 and 87 are provided as in the case of the first and second switching elements Q1 and Q2. The drive windings 84 and 85 are formed integrally with the transformer 10. As it is well known in the circuit of FIG. 4, the first
And the fourth switching elements Q1 and Q4 are simultaneously turned on, and the second and third switching elements Q2 and Q3 are simultaneously turned on. Since the ON / OFF operation of each switching element Q1 to Q4 is the same as that of the switching elements Q1 and Q2 of FIG. 1, the circuit of FIG. 4 has the same effect as the circuit of FIG. In addition, in the full bridge type inverter circuit of FIG. 4 , the circuit system of the embodiments other than the first embodiment can be applied.

【0016】[0016]

【第4の実施例】図5に示す第4の実施例では、第1及
び第2のコンデンサC1 、C2 の放電電流の通路にダイ
オードD5 、D6 を接続し、この電圧に基づいてオン制
御信号を制御している。即ち、ダイオードD5 が第1の
コンデンサC1 の放電でオンしている時に第1のスイッ
チング素子Q1 のオンを阻止するために、第1のスイッ
チング素子Q1 のゲートとソースの間にダイオード22
を介してトランジスタ20が接続され、このトランジス
タ20のベースとエミッタとの間にトランジスタ21が
接続され、バイアス電源25とトランジスタ20及び2
1のベースとエミッタとの間に抵抗23、24が接続さ
れ、トランジスタ21のベースとエミッタとの間にダイ
オードD5 が接続されている。同様に、第2のスイッチ
ング素子Q2のゲートとソースとの間にダイオード28
を介してトランジスタ26が接続され、このトランジス
タ26のベースとエミッタとの間にトランジスタ27が
接続され、バイアス電源31とトランジスタ26、27
のベースの間に抵抗29、30が接続され、トランジス
タ27のベースとエミッタとの間にダイオードD6 が接
続されている。
[Fourth Embodiment] In a fourth embodiment shown in FIG. 5, diodes D5 and D6 are connected to the paths of the discharge currents of the first and second capacitors C1 and C2, and an ON control signal is generated based on this voltage. Are in control. That is, in order to prevent the first switching element Q1 from being turned on when the diode D5 is turned on by discharging the first capacitor C1, the diode 22 is provided between the gate and the source of the first switching element Q1.
The transistor 20 is connected through the transistor 20, the transistor 21 is connected between the base and the emitter of the transistor 20, and the bias power supply 25 and the transistors 20 and 2 are connected.
The resistors 23 and 24 are connected between the base and the emitter of the transistor 1, and the diode D5 is connected between the base and the emitter of the transistor 21. Similarly, a diode 28 is provided between the gate and the source of the second switching element Q2.
The transistor 26 is connected via the transistor 26, the transistor 27 is connected between the base and the emitter of the transistor 26, and the bias power source 31 and the transistors 26, 27 are connected.
The resistors 29 and 30 are connected between the bases of the transistors, and the diode D6 is connected between the base and the emitter of the transistor 27.

【0017】第1のコンデンサC1 の放電でダイオード
D5 がオンしている時にはトランジスタ21がオフに制
御され、逆にトランジスタ20がオンになり、第1のス
イッチング素子Q1 のオン制御信号はダイオード22と
トランジスタ20にバイパスし、第1のスイッチング素
子Q1 のオンが阻止される。第1のコンデンサC1 の放
電が終了し、ダイオードD5 がオフになると、トランジ
スタ21がオンになり、逆にトランジスタ20がオフに
なり、オン駆動信号の阻止が解除される。同様に第2の
コンデンサC2 の放電による第2のスイッチング素子Q
2 のオン阻止動作が生じる。上述から明らかなように図
5の回路によっても図1の回路と同一の作用効果を得る
ことができる。
When the diode D5 is turned on by the discharge of the first capacitor C1, the transistor 21 is controlled to be turned off, while the transistor 20 is turned on, and the on control signal of the first switching element Q1 is supplied to the diode 22. Bypassing to the transistor 20, the first switching element Q1 is prevented from turning on. When the discharge of the first capacitor C1 is finished and the diode D5 is turned off, the transistor 21 is turned on, and conversely, the transistor 20 is turned off, and the blocking of the on drive signal is released. Similarly, the second switching element Q generated by discharging the second capacitor C2
2 ON blocking action occurs. As is apparent from the above, the circuit of FIG. 5 can also obtain the same effects as the circuit of FIG.

【0018】[0018]

【第5の実施例】次に、図6に示す第5の実施例のハー
フブリッジ型インバータを説明する。図6の回路は図1
の回路の2つのコンデンサC1 、C2 の代りに1つのコ
ンデンサCを設けたものである。図6でコンデンサCは
第1のダイオードD1 のアノードと第2のダイオードD
2 のアノードとの間に接続されている。図6においてこ
のコンデンサC以外は図1と同一に形成されている。
[Fifth Embodiment] A half-bridge type inverter according to a fifth embodiment shown in FIG. 6 will be described below. The circuit of FIG. 6 is shown in FIG.
In this circuit, one capacitor C is provided instead of the two capacitors C1 and C2. In FIG. 6, the capacitor C is the anode of the first diode D1 and the second diode D1.
It is connected between two anodes. In FIG. 6, except for this capacitor C, it is formed in the same manner as in FIG.

【0019】[0019]

【動作】図6においてコンデンサCの充放電以外の動作
は図1と同一であるので、その説明を省略する。まず、
スイッチング素子Q2 のオン期間はコンデンサCが第1
のダイオードD1 と第2のスイッチング素子Q2 とトラ
ンジスタ17のベース・エミッタ間とで短絡されている
ためにコンデンサCの電圧は零である。スイッチング素
子Q2 がオフ制御されると、この両端子間電圧VDS
上昇し、接続中点8の電位が第2のスイッチング素子Q
2 のソース電位よりも高くなる。これにより、第2の電
源用コンデンサ3と負荷1次巻線7aとトランジスタ1
6のベース・エミッタ間とコンデンサCと第2のダイオ
ードD2 とから成る回路でコンデンサCの充電電流が流
れる。この結果、図1の回路と同様にトランジスタ16
のオンで第1のスイッチング素子Q1 のオンが阻止され
る。コンデンサCが電源1の電圧と同一の値まで充電さ
れると、コンデンサCの充電電流が流れなくなり、第1
のスイッチング素子Q1 のドレイン電位とソース電位と
がほぼ等しくなり、このドレイン・ソース間電圧V
DS1 がほぼ零になる。コンデンサCの充電の終了に
同期してトランジスタ16がオフになるので、第1の駆
動巻線14による駆動が可能になり、第1のスイッチン
グ素子Q1 がオンになる。これにより、図1と同様にゼ
ロボルトスイッチングが達成される。第1のスイッチン
グ素子Q1 がオフ制御された時にはここで電圧降下が生
じ、接続中点8の電位が下る。このため、コンデンサC
と第1のダイオードD1 と負荷1次巻線7aと第2の電
源用コンデンサ3とトランジスタ17のベース・エミッ
タ間とから成る回路でコンデンサCの放電回路が形成さ
れ、この放電電流が流れている期間は図1と同様にトラ
ンジスタ17がオンになり、第2のスイッチング素子Q
2 のオン駆動が阻止される。コンデンサCの放電が終了
してこの電圧が零になると、トランジスタ17がオフに
なり、巻線15の制御信号VS2が第2のスイッチング
素子Q2 に有効に作用し、第2のスイッチング素子Q2
がオンになり、ゼロボルトスイッチングが達成される。
従って、図6の回路によっても図1の回路と同一の作用
効果が得ることができ、更にコンデンサの数を1個減ら
すことができる。
[Operation] In FIG. 6, operations other than charging and discharging of the capacitor C are the same as those in FIG. First,
During the ON period of the switching element Q2, the capacitor C is the first
Since the diode D1, the second switching element Q2, and the base-emitter of the transistor 17 are short-circuited, the voltage of the capacitor C is zero. When the switching element Q2 is controlled to be off, the voltage V DS between both terminals rises, and the potential at the connection middle point 8 becomes the second switching element Q2.
2 is higher than the source potential. As a result, the second power supply capacitor 3, the load primary winding 7a, and the transistor 1
A charging current for the capacitor C flows between the base-emitter 6 and the circuit composed of the capacitor C and the second diode D2. As a result, as in the circuit of FIG.
Is turned on, the turning on of the first switching element Q1 is blocked. When the capacitor C is charged to the same value as the voltage of the power source 1, the charging current of the capacitor C stops flowing and the first
The drain potential and the source potential of the switching element Q1 are substantially equal to each other, and the drain-source voltage V
DS1 becomes almost zero. Since the transistor 16 is turned off in synchronization with the end of the charging of the capacitor C, the driving by the first drive winding 14 becomes possible and the first switching element Q1 is turned on. This achieves zero volt switching as in FIG. When the first switching element Q1 is turned off, a voltage drop occurs here, and the potential at the connection middle point 8 drops. Therefore, the capacitor C
A discharge circuit for the capacitor C is formed by a circuit consisting of the first diode D1, the load primary winding 7a, the second power supply capacitor 3 and the base-emitter of the transistor 17, and this discharge current flows. During the period, as in FIG. 1, the transistor 17 is turned on and the second switching element Q
2 ON drive is blocked. When the discharge of the capacitor C ends and this voltage becomes zero, the transistor 17 is turned off, the control signal V S2 of the winding 15 effectively acts on the second switching element Q2, and the second switching element Q2.
Is turned on and zero volt switching is achieved.
Therefore, the circuit shown in FIG. 6 can obtain the same effects as the circuit shown in FIG. 1, and the number of capacitors can be reduced by one.

【0020】[0020]

【第6の実施例】図7は本発明に従うRCC型DC−D
Cコンバータ即ちスイッチングレギュレータを示す。こ
の図7において、直流電源40に接続された第1及び第
2の電源端子41、42との間にトランス43と図1と
同様の電界効果トランジスタから成るスイッチング素子
45との直列回路が接続されている。トランス43の2
次巻線46にはダイオード47とコンデンサ48とから
成る出力整流平滑回路50が接続されている。なお、2
次巻線46の極性はスイッチング素子45のオフ期間に
ダイオード49をオンにする向きに決定されている。ス
イッチング素子45を帰還によって自励でオン・オフ制
御するためにトランス43に駆動巻線51が設けられて
いる。この駆動巻線51は1次及び2次巻線44、46
に電磁結合されている。駆動巻線51の一端はコンデン
サ52と抵抗53とを介してスイッチング素子45の制
御端子(ゲート)に接続され、他端はスイッチング素子
45のソースに接続されている。起動抵抗54は一方の
電源端子41とスイッチング素子45のゲートとの間に
接続されている。
[Sixth Embodiment] FIG. 7 shows an RCC type DC-D according to the present invention.
A C converter or switching regulator is shown. In FIG. 7, a series circuit of a transformer 43 and a switching element 45 composed of a field effect transistor similar to that of FIG. 1 is connected between the first and second power supply terminals 41 and 42 connected to the DC power supply 40. ing. Transformer 43-2
An output rectifying / smoothing circuit 50 including a diode 47 and a capacitor 48 is connected to the secondary winding 46. 2
The polarity of the next winding 46 is determined so as to turn on the diode 49 during the off period of the switching element 45. A drive winding 51 is provided in the transformer 43 in order to control the switching element 45 on and off by feedback by self-excitation. The drive winding 51 includes primary and secondary windings 44 and 46.
Is electromagnetically coupled to. One end of the drive winding 51 is connected to the control terminal (gate) of the switching element 45 via the capacitor 52 and the resistor 53, and the other end is connected to the source of the switching element 45. The starting resistor 54 is connected between the one power supply terminal 41 and the gate of the switching element 45.

【0021】本発明に従う動作を可能にするために、ゼ
ロボルトスイッチング用コンデンサ55が充電用ダイオ
ード56を介してスイッチング素子45に並列に接続さ
れている。即ちコンデンサ55の一端はスイッチング素
子45の上端(ドレイン)に接続され、この他端はダイ
オード56を介してスイッチング素子45の下端(ソー
ス)に接続されている。また、スイッチング素子45の
制御端子(ゲート)とソースとの間にはオン阻止手段を
構成するためのPNP型のトランジスタ57が接続さ
れ、このトランジスタ57のベースとダイオード56の
アノードとの間に放電回路形成及びオン阻止手段として
機能するNPN型のトランジスタ58が接続されてい
る。トランジスタ58のコレクタは抵抗59を介してス
イッチング素子45のゲートに接続され、エミッタはダ
イオード56に接続され、べースは下側の電源端子(グ
ランド端子)42に接続されている。なお、トランジス
タ57のベースに例えば特公平3−57712号等で周
知な電圧制御回路60が接続されている。
To enable operation according to the invention, a zero volt switching capacitor 55 is connected in parallel with the switching element 45 via a charging diode 56. That is, one end of the capacitor 55 is connected to the upper end (drain) of the switching element 45, and the other end is connected to the lower end (source) of the switching element 45 via the diode 56. Further, a PNP-type transistor 57 for forming an ON blocking means is connected between the control terminal (gate) and the source of the switching element 45, and a discharge is made between the base of the transistor 57 and the anode of the diode 56. An NPN type transistor 58 which functions as a circuit forming and ON blocking means is connected. The collector of the transistor 58 is connected to the gate of the switching element 45 via the resistor 59, the emitter is connected to the diode 56, and the base is connected to the lower power supply terminal (ground terminal) 42. A well-known voltage control circuit 60 such as Japanese Patent Publication No. 3-57712 is connected to the base of the transistor 57.

【0022】図7のスイッチングレギュレータの基本的
動作は従来のRCC型スイッチングレギュレータと同一
であり、スイッチング素子45のオン期間にトランス4
3にエネルギーが蓄積され、スイッチング素子45がオ
フの期間にダイオード49が導通してトランス43のエ
ネルギーがコンデンサ48及び負荷に放出される。電圧
制御回路60は電圧制御信号に応答してトランジスタ5
7をオンにする時点を調整する。トランジスタ57がオ
ンになると、スイッチング素子45の制御端子(ゲー
ト)がグランド端子42に接続され、スイッチング素子
45はオフになる。
The basic operation of the switching regulator of FIG. 7 is the same as that of the conventional RCC type switching regulator, and the transformer 4 is turned on while the switching element 45 is on.
Energy is stored in 3, and the diode 49 conducts while the switching element 45 is off, and the energy of the transformer 43 is released to the capacitor 48 and the load. The voltage control circuit 60 responds to the voltage control signal by turning on the transistor 5
Adjust when to turn on 7. When the transistor 57 is turned on, the control terminal (gate) of the switching element 45 is connected to the ground terminal 42 and the switching element 45 is turned off.

【0023】スイッチング素子45のオフ時に電圧40
と1次巻線44の電圧との和によってコンデンサ55が
電源40の電圧の約2倍に充電される。コンデンサ55
の電圧即ちスイッチング素子45の電圧は図7に示すよ
うに徐々に増大するので、スイッチング素子45のゼロ
ボルトスイッチングが達成される。なお、コンデンサ5
5の充電電流はダイオード56を通って流れる。トラン
ス43のエネルギーの放出が図8のt3 時点で終了する
と、ダイオード47がオフになり、2次巻線46がコン
デンサ48から切り離される。これにより、電源40の
電圧Eと1次巻線44の電圧との和(2E)によるコン
デンサ55の充電電圧のクランプが解除され、コンデン
サ55と1次巻線44のインダクタンスとの共振によっ
てコンデンサ55の放電が開始し、t3 〜t4 区間に示
すようにコンデンサ55の電圧は徐々に低下する。コン
デンサ55の放電電流はコンデンサ55と1次巻線44
と電源40とトランジスタ58のベース・エミッタ間と
から成る回路で流れる。この結果、コンデンサ55の放
電電流が流れている期間においては、トランジスタ58
及び57がオンになり、スイッチング素子45のゲート
とソース間が短絡され、スイッチング素子45のオフが
維持される。このため、仮りに図8のt4 よりも前に制
御回路60からスイッチング素子45のオフ解除を示す
信号が発生してもオフ解除が達成されず、トランジスタ
57のオンが継続する。図8のt3 〜t4 区間はコンデ
ンサ55が電荷を有している期間であるので、もしこの
期間でスイッチング素子45がオンするとコンデンサ5
5がスイッチング素子45で短絡され、電力損失が生じ
ると共にノイズが発生する。これに対してt3 〜t4 期
間でのスイッチング素子45のオンを阻止してその後に
オンにすると、上述の電力損失及びノイズが発生しな
い。なお、コンデンサ55の電圧が図7のt3 〜t4 区
間で点線で示すようにt4 で零にならない場合であって
も、スイッチング素子45のオン時点をコンデンサ55
の働きで遅らせることによってそれなりの電力損失の低
減が達成される。
When the switching element 45 is turned off, the voltage 40
And the voltage of the primary winding 44 causes the capacitor 55 to be charged to approximately twice the voltage of the power supply 40. Capacitor 55
Voltage, that is, the voltage of the switching element 45 gradually increases as shown in FIG. 7, so that the zero-volt switching of the switching element 45 is achieved. The capacitor 5
The charging current of 5 flows through the diode 56. When the release of energy from the transformer 43 ends at time t3 in FIG. 8, the diode 47 is turned off and the secondary winding 46 is disconnected from the capacitor 48. Accordingly, the clamp of the charging voltage of the capacitor 55 due to the sum (2E) of the voltage E of the power supply 40 and the voltage of the primary winding 44 is released, and the capacitor 55 is resonated with the inductance of the primary winding 44. Discharge starts, and the voltage of the capacitor 55 gradually decreases as shown in the section from t3 to t4. The discharge current of the capacitor 55 is the same as that of the capacitor 55 and the primary winding 44.
And the power supply 40 and the base-emitter of the transistor 58. As a result, during the period when the discharge current of the capacitor 55 is flowing, the transistor 58
And 57 are turned on, the gate and the source of the switching element 45 are short-circuited, and the switching element 45 is kept off. Therefore, even if a signal indicating that the switching element 45 is turned off is generated from the control circuit 60 before t4 in FIG. 8, the off release is not achieved and the transistor 57 continues to be turned on. Since the period from t3 to t4 in FIG. 8 is a period in which the capacitor 55 has a charge, if the switching element 45 is turned on in this period, the capacitor 5
5 is short-circuited by the switching element 45, causing power loss and noise. On the other hand, if the switching element 45 is prevented from being turned on during the period t3 to t4 and then turned on, the above-mentioned power loss and noise do not occur. Even when the voltage of the capacitor 55 does not become zero at t4 as shown by the dotted line in the section from t3 to t4 in FIG.
By delaying by the action of, a certain reduction in power loss is achieved.

【0024】[0024]

【第7の実施例】図9は第7の実施例のDC−DCコン
バータを示す。この図9の回路は図7の回路を他励式に
変形し、スイッチング素子45の制御端子にPWMパル
ス発生回路60aを接続したものである。その他は図7
と同一に構成されており、図において図7と共通する
部分には同一の符号が付されている。なお、トランジス
タ57のベ−スは抵抗59を介してバイアス電源端子+V
ccに接続されている。PWMパルス発生回路60aは所
定周期でスイッチング素子45をオン・オフするパルス
列を発生する。その他の動作は図7と同一であり、同一
の効果が得られる。なお、図のスイッチング素子45
をバイポーラトランジスタにすることができる。
[Seventh Embodiment] FIG. 9 shows a DC-DC converter according to a seventh embodiment. The circuit of FIG . 9 is obtained by modifying the circuit of FIG. 7 into a separately excited type, and connecting the PWM pulse generation circuit 60a to the control terminal of the switching element 45. Others are shown in Figure 7.
Is configured in the same and, parts in common with FIG. 7 in FIG. 9 are denoted by the same reference numerals. In addition, Transis
The base of the data 57 is the bias power supply terminal + V via the resistor 59.
It is connected to cc. The PWM pulse generation circuit 60a generates a pulse train that turns on / off the switching element 45 at a predetermined cycle. Other operations are the same as those in FIG. 7, and the same effects are obtained. The switching element 45 in FIG. 9
Can be a bipolar transistor.

【0025】[0025]

【第8の実施例】次に、図10に示す第8の実施例の変
形ハーフブリッジ型即ちSEPP型インバータを説明す
る。 図10では第2のスイッチング素子Q2 に変換用
コンデンサ3aを介して負荷回路7が並列に接続されて
いる。その他は図1と同様に構成されている。第1及び
第2のスイッチング素子Q1 、Q2 の交互のオン・オフ
に対応した変換用コンデンサ3aの充放電によって負荷
回路7に交流が供給される。コンデンサC1 、C2 の放
電終了前のスイッチング素子Q1 、Q2 のオンの阻止は
図1と同様に達成される。従って、図1の回路と同様の
作用効果を得ることができる。なお、図10の変形ハー
フブリッジ型インバータ回路においても、第1の実施例
以外の別の実施例の方式を採用することができる。
[Eighth Embodiment] Next, a modified half-bridge type or SEPP type inverter of an eighth embodiment shown in FIG. 10 will be described. In FIG. 10, the load circuit 7 is connected in parallel to the second switching element Q2 via the conversion capacitor 3a. Others are the same as in FIG. An alternating current is supplied to the load circuit 7 by charging / discharging the conversion capacitor 3a corresponding to the alternating ON / OFF of the first and second switching elements Q1 and Q2. Blocking of the switching elements Q1 and Q2 before the discharge of the capacitors C1 and C2 is completed is achieved in the same manner as in FIG. Therefore, the same effect as that of the circuit of FIG. 1 can be obtained. In the modified half-bridge type inverter circuit shown in FIG. 10 , the first embodiment is also used .
Other embodiments can be adopted.

【0026】[0026]

【第9の実施例】図11は第9の実施例のインバータを
示す。この図11の回路は図1の回路をセンタタップ式
のプッシュプル回路に変形したものであって、センタタ
ップ型の出力トランス70が設けられ、この1次巻線7
1のセンタタップと接続中点8との間に直流電源1が接
続され、1次巻線71の一端が第1のスイッチング素子
Q1 に接続され、他端が第2のスイッチング素子Q2に
接続され、2次巻線72に負荷73が接続されている。
1のコンデンサC1 の充電電流は、直流電源1と1次
巻線71の上半分とコンデンサC1 とダイオードD1 の
回路で流れる。コンデンサC1 の放電電流は、コンデン
サC1 と1次巻線71のインダクタンスとの共振によっ
てコンデンサC1 と1次巻線71の上半分と電源1とト
ランジスタ16のベース・エミッタ間とから成る回路で
流れる。第2のコンデンサC2 の充電及び放電も同様に
達成される。コンデンサC1 、C2 は電源1の電圧の2
倍に充電される。図11のスイッチング素子Q1 、Q2
のゼロボルトスイッチングの動作は図1の回路と実質的
に同一であり、図1と同一の作用効果が得られる
[Ninth Embodiment] FIG. 11 shows an inverter according to a ninth embodiment. The circuit of FIG. 11 is a modification of the circuit of FIG. 1 to a center tap type push-pull circuit, in which a center tap type output transformer 70 is provided.
The DC power supply 1 is connected between the center tap of No. 1 and the connection middle point 8, one end of the primary winding 71 is connected to the first switching element Q1, and the other end is connected to the second switching element Q2. , the load in the secondary winding 72 73 is connected.
The charging current of the first capacitor C1 flows through the circuit of the DC power source 1, the upper half of the primary winding 71, the capacitor C1 and the diode D1. The discharge current of the capacitor C1 flows in a circuit composed of the capacitor C1 and the upper half of the primary winding 71, the power source 1, and the base-emitter of the transistor 16 due to resonance between the capacitor C1 and the inductance of the primary winding 71. Charging and discharging of the second capacitor C2 is likewise achieved. Capacitors C1 and C2 are 2 of the voltage of power supply 1.
Charged twice. Switching elements Q1 and Q2 of FIG.
The operation of zero-volt switching is substantially the same as that of the circuit of FIG. 1, and the same effect as that of FIG. 1 is obtained.

【0027】[0027]

【第10の実施例】図12は第10の実施例を示す。こ
の図12は図1の回路を1つのコンデンサCを使用する
方式に変形したものである。図12においては共通の駆
動信号入力端子13aが抵抗11、12を介して第1及
び第2のスイッチング素子Q1 、Q2 の制御端子(ゲー
ト)に接続されている。第1及び第2のスイッチング素
子Q1 、Q2 はNチャネル型とPチャネル型とに形成さ
れ、互いに逆の極性を有する。そして、第2のスイッチ
ング素子Q2 のドレインがグランドに接続されている。
ゼロボルトスイッチングを行うために、第1及び第2の
スイッチング素子Q1、Q2 の制御端子(ゲート)の相
互間にNPN型トランジスタ16とPNP型トランジス
タ17との直列回路が接続され、これ等のベースは接続
中点8にそれぞれ接続されている。コンデンサCは第1
のスイッチング素子Q1 の上端(ドレイン)と第1及び
第2のトランジスタ16及び17の接続点との間に接続
されている。共通の駆動信号供給端子13aは第1のス
イッチング素子Q1 をオンにするための正方向パルスV
S1と第2のスイッチング素子Q2 をオンにするための
負方向パルスVS2とを交互に発生する。
[Tenth Embodiment] FIG. 12 shows a tenth embodiment. The 12 Ru der a modification of a method in which use one capacitor C of the circuit of FIG. In FIG. 12, a common drive signal input terminal 13a is connected to the control terminals (gates) of the first and second switching elements Q1 and Q2 via resistors 11 and 12. The first and second switching elements Q1 and Q2 are formed into an N-channel type and a P-channel type and have polarities opposite to each other. The drain of the second switching element Q2 is connected to the ground.
In order to perform zero volt switching, a series circuit of an NPN type transistor 16 and a PNP type transistor 17 is connected between the control terminals (gates) of the first and second switching elements Q1 and Q2, and the bases of these are connected. Each of them is connected to the connection middle point 8. The capacitor C is the first
Is connected between the upper end (drain) of the switching element Q1 and the connection point of the first and second transistors 16 and 17. The common drive signal supply terminal 13a is a forward pulse V for turning on the first switching element Q1.
S1 and the negative pulse V S2 for turning on the second switching element Q2 are alternately generated.

【0028】第1及び第2のスイッチング素子Q1 、Q
2 の交互のオン・オフによってDC−AC変換する動作
は図1の回路と同一である。また、1つのコンデンサC
によってゼロボルトスイッチングを達成する動作は図6
とほぼ同一である。第2のスイッチング素子Q2 のオン
期間には接続中点8がグランドになるので、コンデンサ
Cは電源1の電圧に充電される。第2のスイッチング素
子Q2 がオフ制御されると、この両端子間電圧VDS
上昇し、接続中点8の電位が高くなる。これにより、コ
ンデンサCと第1の電源用コンデンサ2と負荷1次巻線
7aと第1のトランジスタ16のベース・エミッタ間と
から成る回路でコンデンサCの放電電流が流れる。この
結果、図1の回路と同様にトランジスタ16のオンで第
1のスイッチング素子Q1 のオンが阻止される。コンデ
ンサCの放電が終了すると、第1のスイッチング素子Q
1 のドレイン電位とソース電位とがほぼ等しくなり、こ
のドレイン・ソース間電圧VDS1 がほぼ零になる。
コンデンサCの放電の終了に同期してトランジスタ16
がオフになるので、駆動端子13aの駆動信号による駆
動が可能になり、第1のスイッチング素子Q1 がオンに
なる。これにより、図1と同様にゼロボルトスイッチン
グが達成される。第1のスイッチング素子Q1 がオフ制
御された時にはここで電圧降下が生じ、接続中点8の電
位が下る。このため、電源1とコンデンサCと第2のト
ランジスタ17のエミッタ・ベース間と負荷1次巻線7
aと第2の電源用コンデンサ3とから成る回路でコンデ
ンサCの充電回路が形成され、この充電電流が流れてい
る期間は図1と同様にトランジスタ17がオンになり、
第2のスイッチング素子Q2 のオン駆動が阻止される。
コンデンサCの充電が終了してこの電圧が電源1の電圧
になると、トランジスタ17がオフになり、駆動信号が
第2のスイッチング素子Q2 に有効に作用し、第2のス
イッチング素子Q2 がオンになり、ゼロボルトスイッチ
ングが達成される。従って、図12の回路によっても図
1の回路と同一の作用効果を得ることができ、更にコン
デンサの数を1個減らすことができる。
First and second switching elements Q1 and Q
The operation of performing DC-AC conversion by alternating ON / OFF of 2 is the same as the circuit of FIG. Also, one capacitor C
The operation of achieving zero volt switching by means of FIG.
Is almost the same as. During the ON period of the second switching element Q2, the connection middle point 8 becomes the ground, so that the capacitor C is charged to the voltage of the power source 1. When the second switching element Q2 is turned off, the voltage V DS between the both terminals rises, and the potential at the connection middle point 8 rises. As a result, the discharge current of the capacitor C flows in the circuit including the capacitor C, the first power supply capacitor 2, the load primary winding 7a, and the base-emitter of the first transistor 16. As a result, as in the circuit of FIG. 1, turning on the transistor 16 prevents turning on the first switching element Q1. When the discharge of the capacitor C is completed, the first switching element Q
The drain potential and the source potential of 1 become almost equal, and the drain-source voltage V DS1 becomes almost zero.
The transistor 16 is synchronized with the end of the discharge of the capacitor C.
Is turned off, it becomes possible to drive by the drive signal of the drive terminal 13a, and the first switching element Q1 is turned on. This achieves zero volt switching as in FIG. When the first switching element Q1 is turned off, a voltage drop occurs here, and the potential at the connection middle point 8 drops. Therefore, the power source 1, the capacitor C, the emitter-base of the second transistor 17, the load primary winding 7
A circuit including a and the second power supply capacitor 3 forms a charging circuit for the capacitor C, and the transistor 17 is turned on as in FIG. 1 while the charging current is flowing,
On-drive of the second switching element Q2 is blocked.
When this voltage reaches the voltage of the power supply 1 after the charging of the capacitor C is completed, the transistor 17 is turned off, the drive signal is effectively applied to the second switching element Q2, and the second switching element Q2 is turned on. , Zero volt switching is achieved. Therefore, the circuit of FIG. 12 can also obtain the same effects as the circuit of FIG. 1, and further reduce the number of capacitors by one.

【0029】[0029]

【第11の実施例】次に、図13を参照して第11の実
施例のRCC型DC−DCコンバータを説明する。但
し、図13において図7と共通する部分には同一符号を
付してその説明を省略する。図13の回路ではスイッチ
ング素子45としてバイポーラトランジスタが使用さ
れ、図7のトランジスタ58の代りにダイオード61が
接続されている。図9において、ダイオード61はスイ
ッチング素子(トランジスタ)45のベースとダイオー
ド56のアノードとの間に接続されている。また、駆動
巻線51とスイッチング素子45のベースとの間にはダ
イオード62とコンデンサ63との並列回路が接続され
ている。
[Eleventh Embodiment] Next, an RCC type DC-DC converter of an eleventh embodiment will be described with reference to FIG . However, in FIG. 13, the same parts as those in FIG. 7 are designated by the same reference numerals and the description thereof will be omitted. In the circuit of FIG. 13, a bipolar transistor is used as the switching element 45, and a diode 61 is connected instead of the transistor 58 of FIG. In FIG. 9, the diode 61 is connected between the base of the switching element (transistor) 45 and the anode of the diode 56. Further, a parallel circuit of a diode 62 and a capacitor 63 is connected between the drive winding 51 and the base of the switching element 45.

【0030】この実施例でもスイッチング素子45のオ
ン期間にトランス43にエネルギーが蓄積され、オフ期
間にダイオード47を介して放出される。出力電圧の調
整はトランジスタ57によるベース電流のバイパス量の
制御で達成している。スイッチング素子45のオン開始
は駆動巻線51の正方向電圧(上向き電圧)によって達
成される。スイッチング素子45のオフ開始はスイッチ
ング素子45の非飽和領域への移行又はトランス43の
飽和によって達成される。
Also in this embodiment, energy is stored in the transformer 43 during the ON period of the switching element 45 and is discharged through the diode 47 during the OFF period. The adjustment of the output voltage is achieved by controlling the bypass amount of the base current by the transistor 57. The on-start of the switching element 45 is achieved by the forward voltage (upward voltage) of the drive winding 51. The start of turning off the switching element 45 is achieved by shifting the switching element 45 to a non-saturation region or saturating the transformer 43.

【0031】スイッチング素子45がオフに転換する
と、コンデンサ55が電源40と1次巻線44とコンデ
ンサ55とダイオード56とから成る回路で充電され
る。この時、コンデンサ55は電源40の電圧Eの2倍
に充電される。コンデンサ55はインダクタンス44と
の共振によって充電されるので、徐々にこの電圧が高く
なり、スイッチング素子45のゼロボルトスイッチング
及びノイズ抑制が達成される。スイッチング素子45の
オフが継続してトランス43のエネルギーの放出が終了
してダイオード47がオフになると、コンデンサ55の
クランプが解除され、コンデンサ55と1次巻線44の
インダクタンスとの共振動作によってコンデンサ55と
1次巻線44と電源40と駆動巻線51とダイオード6
2と抵抗53とダイオード61とから成る放電回路で放
電電流が流れ、コンデンサ55の電圧が零ボルトまで低
下する。コンデンサ55の放電電流が流れている間はス
イッチング素子45のベースがグランドに近いレベルに
保たれるために、スイッチング素子45はオフに保たれ
る。コンデンサ55の放電が終了すると、駆動巻線51
の正方向電圧又は起動抵抗54の電流に基づいてスイッ
チング素子45はオンに転換する。スイッチング素子4
5がオンした時点でコンデンサ55の電圧は零であるの
で、コンデンサ55の電荷がスイッチング素子45を通
して放出される動作は生じない。これにより電力損失の
低減及びノイズの抑制が達成される。なお、図13で点
線で示すように第3のダイオード64をダイオード56
に逆並列接続すること、又は第3のダイオード64を
イオード61と56の直列回路に逆並列接続することが
できる。
When the switching element 45 is turned off, the capacitor 55 is charged by the circuit composed of the power supply 40, the primary winding 44, the capacitor 55 and the diode 56. At this time, the capacitor 55 is charged to twice the voltage E of the power supply 40. Since the capacitor 55 is charged by resonance with the inductance 44, this voltage gradually increases, and zero-volt switching of the switching element 45 and noise suppression are achieved. When the switching element 45 continues to be turned off and the energy of the transformer 43 is released to turn off the diode 47, the clamp of the capacitor 55 is released, and the capacitor 55 and the inductance of the primary winding 44 resonate to cause the capacitor to operate. 55, primary winding 44, power supply 40, drive winding 51, and diode 6
A discharge current flows in the discharge circuit including the resistor 2, the resistor 53, and the diode 61, and the voltage of the capacitor 55 drops to zero volt. While the discharging current of the capacitor 55 is flowing, the base of the switching element 45 is kept at a level close to the ground, so that the switching element 45 is kept off. When the capacitor 55 is completely discharged, the drive winding 51
The switching element 45 is turned on based on the positive voltage or the current of the starting resistor 54. Switching element 4
Since the voltage of the capacitor 55 is zero when 5 is turned on, the operation of discharging the charge of the capacitor 55 through the switching element 45 does not occur. This achieves reduction of power loss and suppression of noise. Note that the third diode 64 is connected to the diode 56 as shown by the dotted line in FIG.
Connected in antiparallel to that, or the third diode 64 Da to
It can be connected in anti-parallel to the series circuit of the ions 61 and 56 .

【0032】[0032]

【第12の実施例】次に、図14を参照して第12の実
施例のハーフブリッジ型インバータ回路を説明する。図
14の回路は図1の回路のトランジスタ16、17の代
りに第3及び第4のダイオードD3 、D4 を接続し、且
つ第5及び第6のダイオードD5 、D6 を付加し、且つ
第1及び第2のスイッチング素子Q1 、Q2 をバイポー
ラトランジスタとし、且つ第1及び第2のコンデンサC
1,C2の代りに図6と同様に1つコンデンサCを設けたた
ものである。第5及び第6のダイオードD5 、D6 は、
第1及び第2のダイオードD1 、D2 と第3及び第4の
ダイオードD3 、D4との直列回路に対してそれぞれ
並列接続されている。また、図1の電界効果トランジス
タのドレイン、ソース及びゲートがバイポーラトランジ
スタのコレクタ、エミッタ及びベースに置き換えられて
いる。
[Twelfth Embodiment] Next, a half-bridge type inverter circuit according to a twelfth embodiment will be described with reference to FIG . Figure
In the circuit of 14 , the third and fourth diodes D3 and D4 are connected in place of the transistors 16 and 17 of the circuit of FIG. 1, and the fifth and sixth diodes D5 and D6 are added, and The second switching elements Q1 and Q2 are bipolar transistors, and the first and second capacitors C
Instead of 1, C2, one capacitor C is provided as in FIG. The fifth and sixth diodes D5 and D6 are
The first and second diodes D1 and D2 and the third and fourth diodes D3 and D4 are connected in anti-parallel to the series circuit, respectively . Also, the drain, source and gate of the field effect transistor of FIG. 1 are replaced by the collector, emitter and base of the bipolar transistor.

【0033】図14の回路の基本的動作は図6と同一で
ある。第12の実施例によっても第5の実施例と同一の
作用効果を得ることができる。
The basic operation of the circuit of FIG. 14 is the same as that of FIG. The same working effect as that of the fifth embodiment can be obtained by the twelfth embodiment.

【0034】[0034]

【第13の実施例】図15に示す第13の実施例は図1
4の第12の実施例の一部を変えたものである。この実
施例では第5及び第6のダイオードD5 、D6 が第1及
び第2のダイオードD1 、D2 に逆並列接続されてい
る。
[Thirteenth Embodiment] The thirteenth embodiment shown in FIG. 15 is shown in FIG.
This is a modification of part of the twelfth embodiment of the fourth aspect. In this embodiment, the fifth and sixth diodes D5, D6 are anti-parallel connected to the first and second diodes D1, D2.

【0035】[0035]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。(1) 図7及び図13の回路をスイッチング素子45
がオンの時にダイオード47がオンになるフォワード型
のコンバータにも適用可能である。(2) 図2では駆動巻線14、15の駆動信号
S1、VS2の相互間に休止期間(t2 〜t3 )を設
けたが、この休止期間を設けない構成とすることができ
る。この休止期間を設けなくともコンデンサC1 、C2
の電流が流れる期間は自動的に休止期間となる。
MODIFICATION The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible. (1) a switching element 45 to the circuit of FIG. 7 and FIG. 13
It is also applicable to a forward type converter in which the diode 47 is turned on when is turned on. (2) In FIG. 2, the pause period (t2 to t3) is provided between the drive signals V S1 and V S2 of the drive windings 14 and 15, but the pause period may be omitted. Capacitors C1 and C2 can be provided without this rest period.
The period during which the current flows is automatically a rest period.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例のインバータを示す回路図であ
る。
FIG. 1 is a circuit diagram showing an inverter of a first embodiment.

【図2】図1の各部の波形図である。FIG. 2 is a waveform diagram of each part of FIG.

【図3】第2の実施例のインバータを示す回路図であ
る。
FIG. 3 is a circuit diagram showing an inverter of a second embodiment.

【図4】第3の実施例のインバータを示す回路図であ
る。
FIG. 4 is a circuit diagram showing an inverter of a third embodiment.

【図5】第4の実施例のインバータを示す回路図であ
る。
FIG. 5 is a circuit diagram showing an inverter of a fourth embodiment.

【図6】第5の実施例のインバータを示す回路図であ
る。
FIG. 6 is a circuit diagram showing an inverter of a fifth embodiment.

【図7】第6の実施例のDC−DCコンバータを示す回
路図である。
FIG. 7 is a circuit diagram showing a DC-DC converter of a sixth embodiment.

【図8】図7のスイッチング素子の電圧を示す波形図で
ある。
FIG. 8 is a waveform diagram showing the voltage of the switching element of FIG.

【図9】第7の実施例のDC−DCコンバータを示す回
路図である。
FIG. 9 is a circuit diagram showing a DC-DC converter of a seventh embodiment.

【図10】図8の実施例のインバ−タを示す回路図であ
る。
10 is a circuit diagram showing an inverter of the embodiment of FIG.

【図11】第9の実施例のインバータを示す回路図であ
る。
FIG. 11 is a circuit diagram showing an inverter of a ninth embodiment.

【図12】第10の実施例のインバータを示す回路図で
ある。
FIG. 12 is a circuit diagram showing an inverter of a tenth embodiment.

【図13】第11の実施例のDC−DCコンバ−タを示す回
路図である。
FIG. 13 is a circuit diagram showing a DC-DC converter of an eleventh embodiment.

【図14】第12の実施例のインバータを示す回路図で
ある。
FIG. 14 is a circuit diagram showing an inverter of a twelfth embodiment.

【図15】第13の実施例のインバータを示す回路図で
ある。
FIG. 15 is a circuit diagram showing an inverter of a thirteenth embodiment .

【符号の説明】[Explanation of symbols]

Q1 、Q2 スイッチング素子 C1 、C2 コンデンサ D1 、D2 ダイオード Q1 and Q2 switching elements C1 and C2 capacitors D1 and D2 diodes

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H02M 7/538 H02M 7/538 (56)参考文献 特開 平4−368474(JP,A) 特開 平5−292743(JP,A) 特開 平5−64445(JP,A) 特開 昭63−265570(JP,A) 特開 昭63−73884(JP,A) 特公 平3−57712(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H02M 7/42 - 7/98 H02M 3/28 H02M 1/08 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 identification code FI H02M 7/538 H02M 7/538 (56) Reference JP-A-4-368474 (JP, A) JP-A-5-292743 (JP , A) JP-A-5-64445 (JP, A) JP-A-63-265570 (JP, A) JP-A-63-73884 (JP, A) JP-B-3-57712 (JP, B2) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 7 /42-7/98 H02M 3/28 H02M 1/08

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1及び第2の直流電源(2、3)と第
1及び第2のスイッチング素子(Q1 、Q2 ) を有し、
前記第1の電源(2)の一端が前記第1のスイッチング
素子(Q1 )の一端に接続され、前記第1の電源(2)
の他端が前記第2の電源(3)の一端に接続され、前記
第1のスイッチング素子(Q1 )の他端が前記第2のス
イッチング素子(Q2 )の一端に接続され、前記第2の
電源(3)の他端が前記第2のスイッチング素子(Q2
)の他端に接続され、前記第1及び第2の電源(2、
3)の接続中点と前記第1及び第2のスイッチング素子
(Q1 、Q2 )の接続中点(8)との間に負荷回路
(7)が接続され、前記第1及び第2のスイッチング素
子(Q1 、Q2 )の制御端子に前記第1及び第2のスイ
ッチング素子(Q1 、Q2 )を交互にオン・オフするた
めの第1及び第2の駆動信号供給回路(14、15)が
接続されたインバータ回路装置において、第1及び第2のコンデンサ(C1,C2)と第1及び第2の
トランジスタ(16,17)と第1及び第2のダイオー
ド(D1,D2)とが設けられ、 前記第1のコンデンサ(C1)の一端は前記第1のスイッ
チング素子(Q1)の一端に接続され、 前記第1のダイオード(D1)は前記第1のコンデンサ
(C1)の他端と前記第1のスイッチング素子(Q1)の他
端との間に接続され且つ前記第1のコンデンサ(C1)の
充電電流を流すことができる極性を有し、 前記第1のトランジスタ(16)のコレクタは前記第1
のスイッチング素子(Q1)の制御端子に接続され、その
エミッタは前記第1のコンデンサ(C1)と前記第1のダ
イオード(D1)との相互接続点に接続され、そのベース
は前記第1及び第2のスイッチング素子(Q1,Q2)の接
続中点(8)に接続され、 前記第1のトランジスタ(16)はそのベース・エミッタ
間を通して前記第1のコンデンサ(C1)の放電電流を流
すことができる極性を有し、 前記第1のダイオード(D1)及び前記第1のトランジス
タ(16)は前記第1のコンデンサ(C1)の放電時に前
記第1のスイッチング素子(Q1)の駆動信号を バイパス
することができるように互いに直列に接続され、 前記第2のコンデンサ(C2)の一端は前記第2のスイッ
チング素子(Q2)の一端に接続され、 前記第2のダイオード(D2)は前記第2のコンデンサ
(C2)の他端と前記第2のスイッチング素子(Q2)の他
端との間に接続され且つ前記第2のコンデンサ(C2)の
充電電流を流すことができる極性を有し、 前記第2のトランジスタ(17)のコレクタは前記第2
のスイッチング素子(Q2)の制御端子に接続され、その
エミッタは前記第2のコンデンサ(C2)と前記第2のダ
イオード(D2)との相互接続点に接続され、そのベース
は前記第2の電源(3)の他端に接続され、 前記第2のトランジスタ(17)はそのベース・エミッ
タ間を通して前記第2のコンデンサ(C2)の放電電流を
流すことができる極性を有し、 前記第2のダイオード(D2)及び前記第2のトランジス
タ(17)は前記第2のコンデンサ(C2)の放電時に前
記第2のスイッチング素子(Q2)の駆動信号をバイパ
スすることができるように互いに直列に接続されている
ことを特徴とするインバータ回路装置。
1. A first and a second DC power supply (2, 3) and a first and a second switching element (Q1, Q2),
One end of the first power supply (2) is connected to one end of the first switching element (Q1), and the first power supply (2)
Of the second switching element (Q2) is connected to one end of the second power source (3), and the other end of the first switching element (Q1) is connected to one end of the second switching element (Q2). The other end of the power source (3) is connected to the second switching element (Q2
) Connected to the other end of the first and second power supplies (2,
A load circuit (7) is connected between the connection middle point of 3) and the connection middle point (8) of the first and second switching elements (Q1, Q2), and the first and second switching elements are connected. First and second drive signal supply circuits (14, 15) for alternately turning on / off the first and second switching elements (Q1, Q2) are connected to control terminals of (Q1, Q2). In the inverter circuit device, the first and second capacitors (C1, C2) and the first and second capacitors
Transistors (16, 17) and first and second diodes
(D1, D2) are provided, and one end of the first capacitor (C1) is connected to the first switch.
The first diode (D1) is connected to one end of a ching element (Q1), and the first diode (D1) is connected to the first capacitor.
The other end of (C1) and the other of the first switching element (Q1)
Is connected between the end and the first capacitor (C1)
The first transistor (16) has a polarity that allows a charging current to flow, and the collector of the first transistor (16) is the first transistor.
Connected to the control terminal of the switching element (Q1) of
The emitter includes the first capacitor (C1) and the first capacitor (C1).
Connected to the interconnection point with Iodo (D1) and its base
Is the connection of the first and second switching elements (Q1, Q2)
The first transistor (16) is connected to the midpoint (8) and has its base-emitter
Through the discharge current of the first capacitor (C1)
The first diode (D1) and the first transistor having a polarity
The capacitor (16) is located before the first capacitor (C1) is discharged.
Bypasses the drive signal of the first switching element (Q1)
So that they are connected in series with each other , one end of the second capacitor (C2) is connected to the second switch.
The second diode (D2) is connected to one end of a ching element (Q2), and the second diode (D2) is connected to the second capacitor.
The other end of (C2) and the other of the second switching element (Q2)
Is connected between the end of the second capacitor (C2)
The second transistor (17) has a polarity that allows a charging current to flow, and the collector of the second transistor (17) is the second transistor.
Connected to the control terminal of the switching element (Q2) of
The emitter is the second capacitor (C2) and the second capacitor (C2).
Connected to the interconnection point with Iodo (D2) and its base
Is connected to the other end of the second power supply (3) and the second transistor (17) is connected to its base emitter.
The discharge current of the second capacitor (C2)
The second diode (D2) and the second transistor having a polarity capable of flowing
The capacitor (17) is located before the second capacitor (C2) is discharged.
The drive signal for the second switching element (Q2) is bypassed.
Are connected in series with each other so that
An inverter circuit device characterized by the above.
【請求項2】 第1及び第2の直流電源(2、3)と互
いに反対の導電型の第1及び第2のスイッチング素子
(Q1 、Q2 ) を有し、前記第1及び第2のスイッチ
ング素子(Q1、Q2)の一端が相互に接続され、前記第
1の電源(2)の一端が前記第1のスイッチング素子
(Q1 )の端に接続され、前記第1の電源(2)の他
端が前記第2の電源(3)の一端に接続され、前記第2
の電源(3)の他端が前記第2のスイッチング素子(Q
2 )の他端に接続され、前記第1及び第2の電源(2、
3)の接続中点と前記第1及び第2のスイッチング素子
(Q1、Q2 )の接続中点(8)との間に負荷回路
(7)が接続され、前記第1及び第2のスイッチング素
子(Q1 、Q2 )の制御端子と前記第1及び第2のスイ
ッチング素子(Q1 、Q2 )の他端との間に前記第1及
び第2のスイッチング素子(Q1 、Q2 )を交互にオン
・オフするための第1及び第2の駆動信号供給回路(1
4、15)がそれぞれ接続されたインバータ回路装置に
おいて、第1及び第2のコンデンサ(C1,C2)と互いに反対の導
電型を有する第1及び 第2のトランジスタ(16,1
7)と第1及び第2のダイオード(D1,D2)とが設けら
れ、 前記第1のコンデンサ(C1)の一端は前記第1のスイッ
チング素子(Q1)の一端に接続され、 前記第1のダイオード(D1)は前記第1のコンデンサ
(C1)の他端と前記第1のスイッチング素子(Q1)の他
端との間に接続され且つ前記第1のコンデンサ(C1)の
充電電流を流すことができる極性を有し、 前記第1のトランジスタ(16)のコレクタは前記第1
のスイッチング素子(Q1)の制御端子に接続され、その
エミッタは前記第1のコンデンサ(C1)と前記第1のダ
イオード(D1)との相互接続点に接続され、そのベース
は前記第1のスイッチング素子(Q1)の他端に接続さ
れ、 前記第1のトランジスタ(16)はそのベース・エミッタ
間を通して前記第1のコンデンサ(C1)の放電電流を流
すことができる極性を有し、 前記第1のダイオード(D1)及び前記第1のトランジス
タ(16)は前記第1のコンデンサ(C1)の放電時に前
記第1のスイッチング素子(Q1)の駆動信号をバイパス
することができるように互いに直列に接続され、 前記第2のコンデンサ(C2)の一端は前記第2のスイッ
チング素子(Q2)の一端に接続され、 前記第2のダイオード(D2)は前記第2のコンデンサ
(C2)の他端と前記第2のスイッチング素子(Q2)の他
端との間に接続され且つ前記第2のコンデンサ(C2)の
充電電流を流すことができる極性を有し、 前記第2のトランジスタ(17)のコレクタは前記第2
のスイッチング素子(Q2)の制御端子に接続され、その
エミッタは前記第2のコンデンサ(C2)と前記第2のダ
イオード(D2)との相互接続点に接続され、そのベース
は前記第2のスイッチング素子(Q2)の他端に接続さ
れ、 前記第2のトランジスタ(17)はそのベース・エミッ
タ間を通して前記第2のコンデンサ(C2)の放電電流を
流すことができる極性を有し、 前記第2のダイオード(D2)及び前記第2のトランジス
タ(17)は第2のコンデンサ(C2)の放電時に前記第
2のスイッチング素子(Q2)の駆動信号をバ イパスす
ることができるように互いに直列に接続されていること
を特徴とするインバータ回路装置。
2. The first and second DC power supplies (2, 3) and first and second switching elements (Q1, Q2) of opposite conductivity type to each other , and the first and second switches.
One end of the ring element (Q1, Q2) are connected to each other, the first end of the power (2) is connected to the other end of said first switching element (Q1), said first power supply (2) the other end is connected to one end of said second power source (3), before Symbol second
The other end of the power supply (3) of the second switching element (Q
2) connected to the other end of the first and second power supplies (2,
The load circuit (7) is connected between the connection middle point of 3) and the connection middle point (8) of the first and second switching elements (Q1, Q2), and the first and second switching elements are connected. (Q1, Q2) control terminals and the first and second switches.
First and second drive signal supply circuits (1) for alternately turning on / off the first and second switching elements (Q1, Q2) between the other end of the switching elements (Q1, Q2).
4 and 15) are respectively connected to the inverter circuit device, the first and second capacitors (C1 and C2) are opposite to each other.
First and second transistors (16, 1) having an electrotype
7) and the first and second diodes (D1, D2) are provided.
Is, one end of the first capacitor (C1) is the first switch
The first diode (D1) is connected to one end of a ching element (Q1), and the first diode (D1) is connected to the first capacitor.
The other end of (C1) and the other of the first switching element (Q1)
Is connected between the end and the first capacitor (C1)
The first transistor (16) has a polarity that allows a charging current to flow, and the collector of the first transistor (16) is the first transistor.
Connected to the control terminal of the switching element (Q1) of
The emitter includes the first capacitor (C1) and the first capacitor (C1).
Connected to the interconnection point with Iodo (D1) and its base
Is connected to the other end of the first switching element (Q1).
It is, the first transistor (16) is the base-emitter
Through the discharge current of the first capacitor (C1)
The first diode (D1) and the first transistor having a polarity
The capacitor (16) is located before the first capacitor (C1) is discharged.
Bypasses the drive signal of the first switching element (Q1)
So that they are connected in series with each other , one end of the second capacitor (C2) is connected to the second switch.
The second diode (D2) is connected to one end of a ching element (Q2), and the second diode (D2) is connected to the second capacitor.
The other end of (C2) and the other of the second switching element (Q2)
Is connected between the end of the second capacitor (C2)
The second transistor (17) has a polarity that allows a charging current to flow, and the collector of the second transistor (17) is the second transistor.
Connected to the control terminal of the switching element (Q2) of
The emitter is the second capacitor (C2) and the second capacitor (C2).
Connected to the interconnection point with Iodo (D2) and its base
Is connected to the other end of the second switching element (Q2).
And the second transistor (17) has its base emitter.
The discharge current of the second capacitor (C2)
The second diode (D2) and the second transistor having a polarity capable of flowing
(17) is the above-mentioned capacitor when the second capacitor (C2) is discharged.
To bypass a drive signal of the second switching element (Q2)
Must be connected in series with each other so that
Inverter circuit device characterized by.
【請求項3】 直流電源(1)と第1、第2、第3及び
第4のスイッチング素子(Q1 、Q2 、Q3、Q4) を
有し、前記直流電源()の一端が前記第1及び第3の
スイッチング素子(Q1、Q3 )の一端にそれぞれ接続
され、前記第1及び第3のスイッチング素子(Q1、Q3
)の他端が前記第2及び第4のスイッチング素子(Q2
、Q4)の一端にぞれぞれ接続され、 前記直流電源()の他端が前記第2及び第4のスイッ
チング素子(Q2、Q4)の他端にそれぞれ接続され、前
記第1及び第2のスイッチング素子(Q1、Q2)の接続
中点と前記第及び第のスイッチング素子(Q3 、Q
4 )の接続中点との間に負荷回路(7)が接続され、前
記第1、第2、第3及び第4のスイッチング素子(Q1
、Q2 、Q3、Q4)の制御端子に第1、第2、第3及
び第4の駆動信号供給回路(14、15、84、85)
が接続されたインバータ回路装置において、第1、第2、第3及び第4のコンデンサ(C1、C2、C
3、C4)と第1、第2、第3及び第4のトランジスタ
(16,17、80、81)と第1、第2、第3及び第
4のダイオード(D1,D2、82、83)とが設けられ、 前記第1のコンデンサ(C1)の一端は前記第1のスイッ
チング素子(Q1)の一端に接続され、 前記第1のダイオード(D1)は前記第1のコンデンサ
(C1)の他端と前記第1のスイッチング素子(Q1)の他
端との間に接続され且つ前記第1のコンデンサ(C1)の
充電電流を流すことができる極性を有し、 前記第1のトランジスタ(16)のコレクタは前記第1
のスイッチング素子(Q1)の制御端子に接続され、その
エミッタは前記第1のコンデンサ(C1)と前記第1のダ
イオード(D1)との相互接続点に接続され、そのベース
は前記第1及び第2のスイッチング素子(Q1,Q2)の接
続中点(8)に接続され、 前記第1のトランジスタ(16)はそのベース・エミッタ
間を通して前記第1のコンデンサ(C1)の放電電流を流
すことができる極性を有し、 前記第1のダイオード(D1)及び前記第1のトランジス
タ(16)は前記第1 のコンデンサ(C1)の放電時に前
記第1のスイッチング素子(Q1)の駆動信号をバイパス
することができるように互いに直列に接続され、 前記第2のコンデンサ(C2)の一端は前記第2のスイッ
チング素子(Q2)の一端に接続され、 前記第2のダイオード(D2)は前記第2のコンデンサ
(C2)の他端と前記第2のスイッチング素子(Q2)の他
端との間に接続され且つ前記第2のコンデンサ(C2)の
充電電流を流すことができる極性を有し、 前記第2のトランジスタ(17)のコレクタは前記第2
のスイッチング素子(Q2)の制御端子に接続され、その
エミッタは前記第2のコンデンサ(C2)と前記第2のダ
イオード(D2)との相互接続点に接続され、そのベース
は前記第2のスイッチング素子(Q2)の他端に接続さ
れ、 前記第2のトランジスタ(17)はそのベース・エミッ
タ間を通して前記第2のコンデンサ(C2)の放電電流を
流すことができる極性を有し、 前記第2のダイオード(D2)及び前記第2のトランジス
タ(17)は前記第2のコンデンサ(C2)の放電時に前
記第2のスイッチング素子(Q2)の駆動信号をバイパ
スすることができるように互いに直列に接続され、 前記第3のコンデンサ(C3)の一端は前記第3のスイッ
チング素子(Q3)の一端に接続され、 前記第3のダイオード(82)は前記第3のコンデンサ
(C3)の他端と前記第3のスイッチング素子(Q3)の他
端との間に接続され且つ前記第3のコンデンサ(C3)の
充電電流を流すことができる極性を有し、 前記第3のトランジスタ(80)のコレクタは前記第3
のスイッチング素子(Q3)の制御端子 に接続され、その
エミッタは前記第3のコンデンサ(C3)と前記第3のダ
イオード(82)との相互接続点に接続され、そのベー
スは前記第3及び第4のスイッチング素子(Q3,Q4)の接
続中点に接続され、 前記第3のトランジスタ(80)はそのベース・エミッ
タ間を通して前記第3のコンデンサ(C3)の放電電流を
通すことができる極性を有し、 前記第3のダイオード(82)及び前記第3のトランジ
スタ(80)は前記第 3のコンデンサ(C3)の放電時に
前記第3のスイッチング素子(Q3)の駆動信号をバイパ
スすることができるように互いに直列に接続され、 前記第4のコンデンサ(C4)の一端は前記第4のスイッ
チング素子(Q4)の一端に接続され、 前記第4のダイオード(83)は前記第4のコンデンサ
(C4)の他端と前記第4のスイッチング素子(Q4)の他
端との間に接続され且つ前記第4のコンデンサ(C4)の
充電電流を流すことができる極性を有し、 前記第4のトランジスタ(81)のコレクタは前記第4
のスイッチング素子(Q4)の制御端子に接続され、その
エミッタは前記第4のコンデンサ(C4)と前記第4のダ
イオード(83)との相互接続点に接続され、そのベー
スは前記第4のスイッチング素子(Q4)の他端に接続
され、 前記第4のトランジスタ(81)はそのベース・エミッ
タ間を通して前記第4のコンデンサ(C4)の放電電流
を通すことができる極性を有し、 前記第4のダイオード(83)及び前記第4のトランジ
スタ(81)は前記第4のコンデンサ(C4)の放電時に
前記第4のスイッチング素子(Q4)の駆動信号をバイ
パスすることができるように互いに直列に接続されてい
ることを 特徴とするインバータ回路装置。
3. A direct current power supply (1) and first, second, third and fourth switching elements (Q1, Q2, Q3, Q4), one end of said direct current power supply ( 1 ) being the first And a third switching element (Q1, Q3) respectively connected to one end of the first and third switching elements (Q1, Q3).
) Has the other end of the second and fourth switching elements (Q2
, Q4 ), respectively , and the other end of the DC power supply ( 1 ) is connected to the other ends of the second and fourth switching elements (Q2 , Q4 ), respectively . wherein a connection point 2 of the switching elements (Q1, Q2) third and fourth switching elements (Q 3, Q
The load circuit (7) is connected between the connection middle point of ( 4 ) and the first, second, third and fourth switching elements (Q1).
, Q2, Q3, Q4) control terminals of the first, second, third and fourth drive signal supply circuits (14, 15, 84, 85).
In the inverter circuit device to which is connected the first, second, third and fourth capacitors (C1, C2, C
3, C4) and the first, second, third and fourth transistors
(16, 17, 80, 81) and the first, second, third and third
4 diodes (D1, D2, 82, 83) are provided, and one end of the first capacitor (C1) is connected to the first switch.
The first diode (D1) is connected to one end of a ching element (Q1), and the first diode (D1) is connected to the first capacitor.
The other end of (C1) and the other of the first switching element (Q1)
Is connected between the end and the first capacitor (C1)
The first transistor (16) has a polarity that allows a charging current to flow, and the collector of the first transistor (16) is the first transistor.
Connected to the control terminal of the switching element (Q1) of
The emitter includes the first capacitor (C1) and the first capacitor (C1).
Connected to the interconnection point with Iodo (D1) and its base
Is the connection of the first and second switching elements (Q1, Q2)
The first transistor (16) is connected to the midpoint (8) and has its base-emitter
Through the discharge current of the first capacitor (C1)
The first diode (D1) and the first transistor having a polarity
The capacitor (16) is located before the first capacitor (C1) is discharged.
Bypasses the drive signal of the first switching element (Q1)
So that they are connected in series with each other , one end of the second capacitor (C2) is connected to the second switch.
The second diode (D2) is connected to one end of a ching element (Q2), and the second diode (D2) is connected to the second capacitor.
The other end of (C2) and the other of the second switching element (Q2)
Is connected between the end of the second capacitor (C2)
The second transistor (17) has a polarity that allows a charging current to flow, and the collector of the second transistor (17) is the second transistor.
Connected to the control terminal of the switching element (Q2) of
The emitter is the second capacitor (C2) and the second capacitor (C2).
Connected to the interconnection point with Iodo (D2) and its base
Is connected to the other end of the second switching element (Q2).
And the second transistor (17) has its base emitter.
The discharge current of the second capacitor (C2)
The second diode (D2) and the second transistor having a polarity capable of flowing
The capacitor (17) is located before the second capacitor (C2) is discharged.
The drive signal for the second switching element (Q2) is bypassed.
Are connected in series with each other so that one end of the third capacitor (C3) is connected to the third switch (C3).
The third diode (82) is connected to one end of a ching element (Q3), and the third diode (82) is connected to the third capacitor.
In addition to the other end of (C3) and the third switching element (Q3)
Connected between the end and the third capacitor (C3)
The third transistor (80) has a polarity that allows a charging current to flow and the collector of the third transistor (80) is the third transistor.
Connected to the control terminal of the switching element (Q3) of the device , the emitter of which is connected to the third capacitor ( C3) and the third capacitor ( C3).
It is connected to the interconnection point with the ion (82) and its base
Is the connection of the third and fourth switching elements (Q3, Q4).
Connected to the middle point, the third transistor (80) is connected to its base emitter.
The discharge current of the third capacitor (C3)
The third diode (82) and the third transistor have a polarity capable of passing through.
When the star (80) discharges the third capacitor (C3)
The drive signal for the third switching element (Q3) is bypassed.
Are connected in series to each other so that one end of the fourth capacitor (C4) is connected to the fourth switch.
Is connected to one end of a teaching element (Q4), and the fourth diode (83) is the fourth capacitor.
The other end of (C4) and the other of the fourth switching element (Q4)
Of the fourth capacitor (C4) connected between
The collector of the fourth transistor (81) has a polarity that allows a charging current to flow, and the collector of the fourth transistor (81) is the fourth
Connected to the control terminal of the switching element (Q4) of
The emitter is connected to the fourth capacitor (C4) and the fourth capacitor (C4).
It is connected to the interconnection point with the iodine (83) and its base
Connected to the other end of the fourth switching element (Q4)
And the fourth transistor (81) has its base emitter.
Discharge current of the fourth capacitor (C4)
A fourth diode (83) and a fourth transistor having a polarity capable of passing through.
The star (81) discharges the fourth capacitor (C4).
The drive signal for the fourth switching element (Q4) is bypassed.
Connected in series with each other so that they can pass
Inverter circuit device according to claim Rukoto.
【請求項4】 第1及び第2の直流電源(2、3)と第
1及び第2のスイッチング素子(Q1 、Q2 ) を有し、
前記第1の電源(2)の一端が前記第1のスイッチング
素子(Q1 )の一端に接続され、前記第1の電源(2)
の他端が前記第2の電源(3)の一端に接続され、前記
第1のスイッチング素子(Q1 )の他端が前記第2のス
イッチング素子(Q2 )の一端に接続され、前記第2の
電源(3)の他端が前記第2のスイッチング素子(Q2
)の他端に接続され、前記第1及び第2の電源(2、
3)の接続中点と前記第1及び第2のスイッチング素子
(Q1 、Q2 )の接続中点(8)との間に負荷回路
(7)が接続され、前記第1及び第2のスイッチング素
子(Q1 、Q2 )の制御端子に前記第1及び第2のスイ
ッチング素子(Q1 、Q2 )を交互にオン・オフするた
めの第1及び第2の駆動信号供給回路(14、15)が
接続されたインバータ回路装置において、第1及び第2のコンデンサ(C1,C2)と第1,第
2、第3及び第4のダイ オード(D5,22、D6、2
8)と第1、第2、第3及び第4のトランジスタ(2
0,21,26,27)と第1,第2,第3及び第4の
抵抗(23,24,29,30)と第1及び第2のバイ
アス電源(25,31)とが設けられ、 前記第1のコンデンサ(C1)の一端は前記第1のスイ
ッチング素子(Q1)の一端に接続され、 前記第1のダイオード(D5)は前記第1のコンデンサ
(C1)の他端と前記第1のスイッチング素子(Q1)
の他端との間に接続され且つ前記第1のコンデンサ(C
1)の放電電流を流すことができる極性を有し、 前記第1のトランジスタ(20)のコレクタは前記第2
のダイオード(22)を介して前記第1のスイッチング
素子(Q1)の制御端子に接続され、そのエミッタは前
記第1のスイッチング素子(Q1)の他端に接続され、 前記第2のダイオード(22)及び前記第1のトランジ
スタ(20)は前記第1のスイッチング素子(Q1)の
駆動信号をバイアスさせることができる極性を有し、 前記第2のトランジスタ(21)のコレクタは前記第1
のトランジスタ(20)のベースに接続され、そのエミ
ッタは前記第1のスイッチング素子(Q1)の他端に接
続され、そのベースは前記第1のコンデンサ(C1)の
他端に接続され、 前記第2のトランジスタ(21)は前記第1のコンデン
サ(C1)の充電時にオンになる極性を有し、 前記第1のバイアス電源(25)の一端は前記第1のス
イッチング素子(Q1)の他端に接続され、 前記第1の抵抗(23)は前記第1のバイアス電源(2
5)の他端と前記第2のトランジスタ(21)のコレク
タとの間に接続され、 前記第2の抵抗(24)は前記第1のバイアス電源(2
5)の他端と前記第2のトランジスタ(21)のベース
との間に接続され、 前記第2のコンデンサ(C2)の一端は前記第2のスイ
ッチング素子(Q2)の一端に接続され、 前記第3のダイオード(D6)は前記第2のコンデンサ
(C2)の他端と前記 第2のスイッチング素子(Q2)
の他端との間に接続され且つ前記第2のコンデンサ(C
2)の放電電流を流すことができる極性を有し、 前記第3のトランジスタ(26)のコレクタは前記第3
のダイオード(28)を介して前記第2のスイッチング
素子(Q2)の制御端子に接続され、そのエミッタは前
記第2のスイッチング素子(Q2)の他端に接続され、 前記第3のダイオード(28)及び前記第3のトランジ
スタ(26)は前記第2のスイッチング素子(Q2)の
駆動信号をバイアスさせることができる極性を有し、 前記第4のトランジスタ(27)のコレクタは前記第3
のトランジスタ(26)のベースに接続され、そのエミ
ッタは前記第2のスイッチング素子(Q2)の他端に接
続され、そのベースは前記第2のコンデンサ(C2)の
他端に接続され、 前記第4のトランジスタ(27)は前記第2のコンデン
サ(C2)の放電時にオンになる極性を有し、 前記第2のバイアス電源(31)の一端は前記第2のス
イッチング素子(Q2)の他端に接続され、 前記第3の抵抗(29)は前記第2のバイアス電源(3
1)の他端と前記第4のトランジスタ(27)のコレク
タとの間に接続され、 前記第4の抵抗(30)は前記第2のバイアス電源(3
1)の他端と前記第4のトランジスタ(27)のベース
との間に接続されている ことを特徴とするインバータ回
路装置。
4. Having first and second DC power supplies (2, 3) and first and second switching elements (Q1, Q2),
One end of the first power supply (2) is connected to one end of the first switching element (Q1), and the first power supply (2)
Of the second switching element (Q2) is connected to one end of the second power source (3), and the other end of the first switching element (Q1) is connected to one end of the second switching element (Q2). The other end of the power source (3) is connected to the second switching element (Q2
) Connected to the other end of the first and second power supplies (2,
A load circuit (7) is connected between the connection middle point of 3) and the connection middle point (8) of the first and second switching elements (Q1, Q2), and the first and second switching elements are connected. First and second drive signal supply circuits (14, 15) for alternately turning on / off the first and second switching elements (Q1, Q2) are connected to control terminals of (Q1, Q2). In the inverter circuit device, the first and second capacitors (C1, C2) and the first and second capacitors (C1, C2)
2, third and fourth diode (D5,22, D6,2
8) and the first, second, third and fourth transistors (2
0, 21, 26, 27) and the first, second, third and fourth
Resistance (23, 24, 29, 30) and first and second bypass
A power supply (25, 31) is provided, and one end of the first capacitor (C1) is connected to the first switch.
Is connected to one end of a switching element (Q1), and the first diode (D5) is connected to the first capacitor.
The other end of (C1) and the first switching element (Q1)
Of the first capacitor (C
1) has a polarity capable of flowing the discharge current, and the collector of the first transistor (20) is connected to the second transistor (20).
The first switching via the diode (22) of
It is connected to the control terminal of the device (Q1) and its emitter is
Note Connected to the other end of the first switching element (Q1), the second diode (22) and the first transistor.
The star (20) is of the first switching element (Q1).
The second transistor (21) has a polarity capable of biasing a drive signal, and the collector of the second transistor (21) is the first transistor.
Connected to the base of the transistor (20) of
Is connected to the other end of the first switching element (Q1).
The base of the first capacitor (C1)
Connected to the other end, the second transistor (21) is connected to the first capacitor.
The first bias power source (25) has a polarity that turns on when the capacitor (C1) is charged .
It is connected to the other end of the switching element (Q1), and the first resistor (23) is connected to the first bias power source (2).
5) The other end of the second transistor (21)
And a second resistor (24) connected to the first bias power supply (2
5) the other end and the base of the second transistor (21)
And one end of the second capacitor (C2) is connected to the second switch.
Is connected to one end of the switching element (Q2), and the third diode (D6) is connected to the second capacitor.
The other end of (C2) and the second switching element (Q2)
Of the second capacitor (C
2) has a polarity capable of flowing the discharge current, and the collector of the third transistor (26) is the third transistor (26).
The second switching via the diode (28) of
It is connected to the control terminal of the device (Q2) and its emitter is
The third diode (28) and the third transistor connected to the other end of the second switching element (Q2).
The star (26) is of the second switching element (Q2).
The fourth transistor (27) has a polarity capable of biasing a drive signal, and the collector of the fourth transistor (27) is the third transistor.
Connected to the base of the transistor (26) of
Is connected to the other end of the second switching element (Q2).
The base of the second capacitor (C2)
Connected to the other end, the fourth transistor (27) is connected to the second capacitor.
The second bias power source (31) has a polarity that turns on when the capacitor (C2) is discharged .
The third resistor (29) is connected to the other end of the switching element (Q2), and the third resistor (29) is connected to the second bias power source (3).
1) and the other end of the fourth transistor (27)
And a fourth resistor (30) connected to the second bias power supply (3
The other end of 1) and the base of the fourth transistor (27)
An inverter circuit device characterized by being connected between and .
【請求項5】 第1及び第2の直流電源(2、3)と第
1及び第2のスイッチング素子(Q1 、Q2 ) を有し、
前記第1の電源(2)の一端が前記第1のスイッチング
素子(Q1 )の一端に接続され、前記第1の電源(2)
の他端が前記第2の電源(3)の一端に接続され、前記
第1のスイッチング素子(Q1 )の他端が前記第2のス
イッチング素子(Q2 )の一端に接続され、前記第2の
電源(3)の他端が前記第2のスイッチング素子(Q2
)の他端に接続され、前記第1及び第2の電源(2、
3)の接続中点と前記第1及び第2のスイッチング素子
(Q1 、Q2 )の接続中点(8)との間に負荷回路
(7)が接続され、前記第1及び第2のスイッチング素
子(Q1 、Q2 )の制御端子に前記第1及び第2のスイ
ッチング素子(Q1 、Q2 )を交互にオン・オフするた
めの第1及び第2の駆動信号供給回路(14、15)が
接続されたインバータ回路装置において、コデンサ(C)と第1及び第2のダイオード(D1,D
2)と第1及び第2のトランジスタ(16、17)とが
設けられ、 前記第1のトランジスタ(16)のコレクタは前記第1
のスイッチング素子(Q1)の制御端子に接続され、そ
のエミッタは前記コンデンサ(C)の一端に接続され、
そのベースは前記第1のスイッチング素子(Q1)の他
端に接続され、 前記第1のトランジスタ(16)はそのベース・エミッ
タ間を通して前記コンデンサ(C)の充電電流を流すこ
とができる極性を有し、 前記第1のダイオード(D1)は前記第1のトランジス
タ(16)のエミッタと前記第1のスイッチング素子
(Q1)の他端その間に接続され且つ前記コンデンサ
(C)の放電電流を流すことができる極性を有し、 前記第2のトランジスタ(17)のコレクタは前記第2
のスイッチング素子(Q2)の制御端子に接続され、そ
のエミッタは前記コンデンサ(C)の他端に接続され、
そのベースは前記第2のスイッチング素子(Q2)の他
端に接続され、 前記第2のトランジスタ(17)はそのベース・エミッ
タ間を通して前記コンデンサ(C)の放電電流を流すこ
とができる極性を有し、 前記第2のダイオード(D2)は前記コンデンサ(C)
の他端と前記第2のスイッチング素子(Q2)の他端と
の間に接続され且つ前記コンデンサ(C)の充電電流を
流すことができる極性を有し、 前記第1のトランジスタ(16)及び第1のダイオード
(D1)は前記第1のスイッチング素子(Q1)の駆動
信号をバイパスすることができるように互いに直列に接
続され、 前記第2のトランジスタ(17)と前記第2のダイオー
ド(D2)は前記第2のスイッチング素子(Q2)の駆
動信号をバイパスすることができるように互いに直列に
接続されていることを 特徴とするインバータ回路装置。
5. Having first and second DC power supplies (2, 3) and first and second switching elements (Q1, Q2),
One end of the first power supply (2) is connected to one end of the first switching element (Q1), and the first power supply (2)
Of the second switching element (Q2) is connected to one end of the second power source (3), and the other end of the first switching element (Q1) is connected to one end of the second switching element (Q2). The other end of the power source (3) is connected to the second switching element (Q2
) Connected to the other end of the first and second power supplies (2,
A load circuit (7) is connected between the connection middle point of 3) and the connection middle point (8) of the first and second switching elements (Q1, Q2), and the first and second switching elements are connected. First and second drive signal supply circuits (14, 15) for alternately turning on / off the first and second switching elements (Q1, Q2) are connected to control terminals of (Q1, Q2). In the inverter circuit device, the capacitor (C) and the first and second diodes (D1, D
2) and the first and second transistors (16, 17)
Is provided, and the collector of the first transistor (16) is the first
Connected to the control terminal of the switching element (Q1) of
The emitter of is connected to one end of the capacitor (C),
Its base is other than that of the first switching element (Q1).
The first transistor (16) connected to the base of the base transistor.
The charging current of the capacitor (C)
The first diode (D1) has a polarity capable of
(16) emitter and the first switching element
The other end of (Q1) is connected between them and the capacitor is
(C) has a polarity that allows the discharge current to flow , and the collector of the second transistor (17) is the second transistor (17).
Connected to the control terminal of the switching element (Q2) of
The emitter of is connected to the other end of the capacitor (C),
Its base is other than that of the second switching element (Q2).
The second transistor (17) connected to the base of the base
The discharge current of the capacitor (C)
The second diode (D2) has a polarity capable of
And the other end of the second switching element (Q2)
And the charging current of the capacitor (C)
The first transistor (16) and the first diode having a polarity capable of flowing,
(D1) is the drive of the first switching element (Q1)
Connect in series with each other so that signals can be bypassed.
Is continued, the said second transistor (17) a second diode
The drive (D2) drives the second switching element (Q2).
In series with each other so that motion signals can be bypassed
Inverter circuit device characterized by being connected .
【請求項6】 直流電源(40)と、 前記直流電源(40)の一端と他端との間にトランス
(43)の1次巻線(4 4)を介して接続されたスイッ
チング素子(45)と、 前記スイッチング素子(45)の制御端子にオン・オフ
駆動信号を供給する駆動回路と、 前記トランス(43)の出力巻線(46)と、 前記出力巻線(46)に接続された出力整流平滑回路
(49)と、 を備えた電力変換回路装置において、 コンデンサ(55)とダイオード(56)とトランジス
タ(58)とが設けられ、 前記コンデンサ(55)の一端は前記スイッチング素子
(45)の一端に接続され、 前記ダイオード(56)は前記コンデンサ(55)の他
端と前記スイッチング素子(45)の他端との間に接続
され且つ前記コンデンサ(55)の充電電流を流すこと
ができる極性を有し、 前記トランジスタ(58)のコレクタは前記駆動回路の
駆動を示す信号の伝送路に接続され、そのエミッタは前
記コンデンサ(55)と前記ダイオード(56)との接
続点に接続され、そのベースは前記電源(40)の他端
に接続され、 前記トランジスタ(58)はそのベース・エミッタ間を
通して前記コンデンサ(55)の放電電流を流すことが
できる極性を有し、 前記ダイオード(56)と前記トランジスタ(58)と
は前記スイッチング素子(45)の駆動信号をバイアス
することができるように互いに直列に接続されている
とを特徴とする電力変換回路装置。
And wherein the DC power supply (40), the transformer between the one end and the other end of the DC power supply (40)
The switch connected via the primary winding (44) of (43)
A quenching device (45), on-off control terminal of the switching element (45)
A drive circuit for supplying a drive signal, an output winding (46) of the transformer (43), and an output rectifying and smoothing circuit connected to the output winding (46)
(49) and a power conversion circuit device including: a capacitor (55), a diode (56), and a transistor.
(58) is provided, and one end of the capacitor (55) is provided with the switching element.
(45) is connected to one end, and the diode (56) is connected to the other end of the capacitor (55).
Connected between the end and the other end of the switching element (45)
And flowing the charging current of the capacitor (55)
And the collector of the transistor (58) is connected to the drive circuit.
It is connected to the transmission line of the signal indicating the drive, and its emitter is
Connection between the capacitor (55) and the diode (56)
Connected to a continuation point, the base of which is the other end of the power supply (40)
And the transistor (58) is connected between its base and emitter.
Through the discharge current of the capacitor (55).
The diode (56) and the transistor (58) having polarities
Biases the drive signal of the switching element (45)
A power conversion circuit device, wherein the power conversion circuit devices are connected in series so that they can be connected to each other .
【請求項7】 直流電源(40)と、 前記直流電源(40)の一端と他端との間にトランス
(43)の1次巻線(44)を介して接続されたスイッ
チング素子(45)と、 前記スイッチング素子(45)の制御端子にオン・オフ
駆動信号を供給する駆動回路と、 前記トランス(43)の出力巻線(46)と、 前記出力巻線(46)に接続された出力整流平滑回路
(49)と、 を備えた電力変換回路装置において、 コンデンサ(55)とダイオード(56)と第1及び第
2のトランジスタ(57、58)とバイアス電圧源(+
Vcc)と抵抗(59)とが設けられ、 前記コンデンサ(55)の一端は前記スイッチング素子
(45)の一端に接続され、 前記ダイオード(56)は前記コンデンサ(55)の他
端と前記スイッチング素子(45)の他端との間に接続
され且つ前記コンデンサ(C)の充電電流を流すことが
できる極性を有し、 前記第1のトランジスタ(57)のエミッタは前記スイ
ッチング素子(45)の制御端子に接続され、そのコレ
クタは前記スイッチング素子(45)の他端に接続さ
れ、そのベースは前記バイアス電圧源(+Vcc)に抵
抗(59)を介して接続され、 前記第2のトランジスタ(58)のコレクタは前記第1
のトランジスタ(57)のベースに接続され、そのエミ
ッタは前記コンデンサ(55)と前記ダイオード(5
6)との接続点に接続され、そのベースは前記電源(4
0)の他端に接続され、 前記第1及び第2のトランジスタ(57,58)は前記
コンデンサ(55)の放電時にオンになる極性を有して
いる ことを特徴とする電力変換回路装置。
7. A DC power supply (40) and a transformer between one end and the other end of the DC power supply (40).
A switch connected through the primary winding (44) of (43)
A quenching device (45), on-off control terminal of the switching element (45)
A drive circuit for supplying a drive signal, an output winding (46) of the transformer (43), and an output rectifying and smoothing circuit connected to the output winding (46)
And (49), in the power conversion circuit device equipped with a diode (56) and the first and second capacitor (55)
2 transistors (57, 58) and bias voltage source (+
Vcc) and a resistor (59) are provided, and one end of the capacitor (55) is connected to the switching element.
(45) is connected to one end, and the diode (56) is connected to the other end of the capacitor (55).
Connected between the end and the other end of the switching element (45)
And allows the charging current of the capacitor (C) to flow.
The first transistor (57) has an emitter polarity and
Connected to the control terminal of the switching element (45),
Is connected to the other end of the switching element (45).
Its base is connected to the bias voltage source (+ Vcc).
And a collector of the second transistor (58) connected to the first transistor.
Connected to the base of the transistor (57) of
The capacitor (55) and the diode (5
6) is connected to the connection point, and its base is the power source (4
0) connected to the other end of the first and second transistors (57, 58)
Has a polarity that turns on when the capacitor (55) is discharged
Power conversion circuit device characterized by there.
【請求項8】 流電源()と変換用コンデンサ(3
a)と第1及び第2のスイッチング素子(Q1 、Q2 )
を有し、前記電源()の一端が前記第1のスイッチ
ング素子(Q1 )の一端に接続され、前記第1のスイッ
チング素子(Q1 )の他端が前記第2のスイッチング素
子(Q2 )の一端に接続され、前記電源(1)の他端が
前記第2のスイッチング素子(Q2 )の他端に接続さ
れ、前記変換用コンデンサ(3a)が出力トランスの1
次巻線(7a)を介して前記第2のスイッチング素子
(Q2)に並列に接続され、前記第1及び第2のスイッ
チング素子(Q1 、Q2 )の制御端子に前記第1及び第
2のスイッチング素子(Q1、Q2 )を交互にオン・オ
フするための第1及び第2の駆動信号供給回路(14、
15)が接続された変形ハ−フブリッジ型インバータ回
路装置において、第1及び第2のコンデンサ(C1,C2)と第1及び第2の
トランジスタ(16,17)と第1及び第2のダイオー
ド(D1,D2)とが設けられ、 前記第1のコンデンサ(C1)の一端は前記第1のスイッ
チング素子(Q1)の一端に接続され、 前記第1のダイオード(D1)は前記第1のコンデンサ
(C1)の他端と前記第1のスイッチング素子(Q1)の他
端との間に接続され且つ前記第1のコンデンサ(C1)の
充電電流を流すことができる極性を有し、 前記第1のトランジスタ(16)のコレクタは前記第1
のスイッチング素子(Q1)の制御端子に接続され、その
エミッタは前記第1のコンデンサ(C1)と前記第1のダ
イオード(D1)との相互接続点に接続され、そのベース
は前記第1及び第2のスイッチング素子(Q1,Q2)の接
続中点( 8)に接続され、前記第1のトランジスタ(16)はそのベース・エミッ
タ間を通して前記第1のコンデンサ(C1)の放電電流
を流すことができる極性を有し、 前記第1のダイオード(D1)及び前記第1のトランジス
タ(16)は前記第1のコンデンサ(C)の放電時に前
記第1のスイッチング素子(Q1)の駆動信号をバイパス
することができるように互いに直列に接続され、 前記第2のコンデンサ(C2)の一端は前記第2のスイッ
チング素子(Q2)の一端に接続され、 前記第2のダイオード(D2)は前記第2のコンデンサ
(C2)の他端と前記第2のスイッチング素子(Q2)の他
端との間に接続され且つ前記第2のコンデンサ(C2)の
充電電流を流すことができる極性を有し、 前記第2のトランジスタ(17)のコレクタは前記第2
のスイッチング素子(Q2)の制御端子に接続され、その
エミッタは前記第2のコンデンサ(C2)と前記第2のダ
イオード(D2)との相互接続点に接続され、そのベース
は前記第2のスイッチング素子(Q2)の他端に接続さ
れ、 前記第2のトランジスタ(17)はそのベース・エミッ
タ間を通して前記第2のコンデンサ(C)の放電電流を
流すことができる極性を有し、 前記第2のダイオード(D2)及び前記第2のトランジス
タ(17)は前記第2のコンデンサ(C2)の放電時に前
記第2のスイッチング素子(Q2)の駆動信号をバイパ
スすることができるように互いに直列に接続されている
ことを特徴とする インバータ回路装置。
8. conversion capacitor dc power supply (1) (3
a) and first and second switching elements (Q1, Q2)
Has, connected one end of the previous SL power (1) is at one end of said first switching element (Q1), said first other end said second switching element (Q2 of the switching element (Q1) ) is connected to one end of the connected before Symbol supply the other end of (1) to the other end of said second switching element (Q2), 1 wherein the conversion capacitors (3a) of the output transformer
The second switching element via the secondary winding (7a)
(Q2) is connected in parallel, and the first and second switching elements (Q1, Q2) are alternately turned on and off at the control terminals of the first and second switching elements (Q1, Q2). First and second drive signal supply circuits (14,
In the modified half bridge type inverter circuit device to which 15) is connected, the first and second capacitors (C1, C2) and the first and second capacitors are connected .
Transistors (16, 17) and first and second diodes
(D1, D2) are provided, and one end of the first capacitor (C1) is connected to the first switch.
The first diode (D1) is connected to one end of a ching element (Q1), and the first diode (D1) is connected to the first capacitor.
The other end of (C1) and the other of the first switching element (Q1)
Is connected between the end and the first capacitor (C1)
The first transistor (16) has a polarity that allows a charging current to flow, and the collector of the first transistor (16) is the first transistor.
Connected to the control terminal of the switching element (Q1) of
The emitter includes the first capacitor (C1) and the first capacitor (C1).
Connected to the interconnection point with Iodo (D1) and its base
Is the connection of the first and second switching elements (Q1, Q2)
Connected to the midpoint ( 8), the first transistor (16) is connected to its base emitter.
Discharge current of the first capacitor (C1)
The first diode (D1) and the first transistor having a polarity capable of flowing
The capacitor (16) is located before the first capacitor (C) is discharged.
Bypasses the drive signal of the first switching element (Q1)
So that they are connected in series with each other , one end of the second capacitor (C2) is connected to the second switch.
The second diode (D2) is connected to one end of a ching element (Q2), and the second diode (D2) is connected to the second capacitor.
The other end of (C2) and the other of the second switching element (Q2)
Is connected between the end of the second capacitor (C2)
The second transistor (17) has a polarity that allows a charging current to flow, and the collector of the second transistor (17) is the second transistor.
Connected to the control terminal of the switching element (Q2) of
The emitter is the second capacitor (C2) and the second capacitor (C2).
Connected to the interconnection point with Iodo (D2) and its base
Is connected to the other end of the second switching element (Q2).
And the second transistor (17) has its base emitter.
The discharge current of the second capacitor (C)
The second diode (D2) and the second transistor having a polarity capable of flowing
The capacitor (17) is located before the second capacitor (C2) is discharged.
The drive signal for the second switching element (Q2) is bypassed.
Are connected in series with each other so that
An inverter circuit device characterized by the above .
【請求項9】 直流電源(1)と第1及び第2のスイッ
チング素子(Q1 、Q2 ) と出力トランス(70)と
を有し、前記トランス(70)の1次巻線(71)のセ
ンタタップに前記電源(1)の一端が接続され、前記1
次巻線(71)の一端に前記第1のスイッチング素子
(Q1 )の一端が接続され、前記1次巻線(71)の他
端に前記第2のスイッチング素子(Q2 )の一端が接続
され、前記第1及び第2のスイッチング素子(Q1,Q2)
の他端は前記電源(1)の他端にそれぞれ接続され、
記第1及び第2のスイッチング素子(Q1 、Q2 )の制
御端子に前記第1及び第2のスイッチング素子(Q1 、
Q2 )を交互にオン・オフするための第1及び第2の駆
動信号供給回路(14、15)が接続されたインバータ
回路装置において、第1及び第2のコンデンサ(C1,C2)と第1及び第2の
トランジスタ(16,17)と第1及び第2のダイオー
ド(D1,D2)とが設けられ、 前記第1のコンデンサ(C1)の一端は前記第1のスイッ
チング素子(Q1)の一端に接続され、 前記第1のダイオード(D1)は前記第1のコンデンサ
(C1)の他端と前記第1のスイッチング素子(Q1)の他
端との間に接続され且つ前記第1のコンデンサ(C1)
の充電電流を流すことができる極性を有し、 前記第1のトランジスタ(16)のコレクタは前記第1
のスイッチング素子(Q1)の制御端子に接続され、その
エミッタは前記第1のコンデンサ(C1)と前記第1のダ
イオード(D1)との相互接続点に接続され、そのベース
は前記第1及び第2のスイッチング素子(Q1,Q2)の接
続中点(8)に接続され、 前記第1のトランジスタ(16)はそのベース・エミッタ
間を通して前記第1のコンデンサ(C1)の放電電流を流
すことができる極性を有し、 前記第1のダイオード(D1)及び前記第1のトランジス
タ(16)は前記第1のコンデンサ(C1)の放電時に
前記第1のスイッチング素子(Q1)の駆動信号をバイパ
スすることができるように互いに直列に接続され、 前記第2のコンデンサ(C2)の一端は前記第2のスイッ
チング素子(Q2)の一端に接続され、 前記第2のダイオード(D2)は前記第2のコンデンサ
(C2)の他端と前記第2 のスイッチング素子(Q2)の他
端との間に接続され且つ前記第2のコンデンサ(C2)
の充電電流を流すことができる極性を有し、 前記第2のトランジスタ(17)のコレクタは前記第2
のスイッチング素子(Q2)の制御端子に接続され、その
エミッタは前記第2のコンデンサ(C2)と前記第2のダ
イオード(D2)との相互接続点に接続され、そのベース
は前記第1及び第2のスイッチング素子(Q1,Q2)の接
続中点(8)に接続され、 前記第2のトランジスタ(17)はそのベース・エミッ
タ間を通して前記第2のコンデンサ(C2)の放電電流を
流すことができる極性を有し、 前記第2のダイオード(D2)及び前記第2のトランジス
タ(17)は前記第2のコンデンサ(C2)の放電時に
前記第2のスイッチング素子(Q2)の駆動信号をバイ
パスすることができるように互いに直列に接続されてい
ことを特徴とするインバータ回路装置。
9. A center of a primary winding (71) of the transformer (70), comprising a DC power source (1), first and second switching elements (Q1, Q2) and an output transformer (70). One end of the power source (1) is connected to the tap,
One end of the first switching element (Q1) is connected to one end of the secondary winding (71), and one end of the second switching element (Q2) is connected to the other end of the primary winding (71). , The first and second switching elements (Q1, Q2)
The other end of each of the first and second switching elements (Q1, Q2) is connected to the other end of the power source (1), respectively .
In an inverter circuit device to which first and second drive signal supply circuits (14, 15) for alternately turning on and off Q2) are connected, first and second capacitors (C1, C2) and a first capacitor And the second
Transistors (16, 17) and first and second diodes
(D1, D2) are provided, and one end of the first capacitor (C1) is connected to the first switch.
The first diode (D1) is connected to one end of a ching element (Q1), and the first diode (D1) is connected to the first capacitor.
The other end of (C1) and the other of the first switching element (Q1)
Is connected between the end and the first capacitor (C1)
Of the first transistor (16) has a polarity that allows the charging current of the first transistor (16) to flow.
Connected to the control terminal of the switching element (Q1) of
The emitter includes the first capacitor (C1) and the first capacitor (C1).
Connected to the interconnection point with Iodo (D1) and its base
Is the connection of the first and second switching elements (Q1, Q2)
The first transistor (16) is connected to the midpoint (8) and has its base-emitter
Through the discharge current of the first capacitor (C1)
The first diode (D1) and the first transistor having a polarity
(16) when the first capacitor (C1) is being discharged
The drive signal for the first switching element (Q1) is bypassed.
Connected in series with each other so that one end of the second capacitor (C2) is connected to the second switch.
The second diode (D2) is connected to one end of a ching element (Q2), and the second diode (D2) is connected to the second capacitor.
The other end of (C2) and the other of the second switching element (Q2)
Is connected between the end and the second capacitor (C2)
Has a polarity capable of flowing the charging current of the second transistor (17), and the collector of the second transistor (17) is the second transistor (17).
Connected to the control terminal of the switching element (Q2) of
The emitter is the second capacitor (C2) and the second capacitor (C2).
Connected to the interconnection point with Iodo (D2) and its base
Is the connection of the first and second switching elements (Q1, Q2)
The second transistor (17) is connected to its midpoint (8) and its base emitter is
The discharge current of the second capacitor (C2)
The second diode (D2) and the second transistor having a polarity capable of flowing
When the second capacitor (C2) is discharged,
The drive signal for the second switching element (Q2) is bypassed.
Connected in series with each other so that they can pass
Inverter circuit and wherein the that.
【請求項10】 第1及び第2の直流電源(2、3)と
第1及び第2のスイッチング素子(Q1、Q2)とを有
し、前記第1の電源(2)の一端が前記第1のスイッチ
ング素子(Q1 )の一端に接続され、前記第1の電源
(2)の他端が前記第2の電源(3)の一端に接続さ
れ、前記第2の電源(3)の他端が前記第2のスイッチ
ング素子(Q2)の一端に接続され、前記第1のスイッ
チング素子(Q1 )の他端が前記第2のスイッチング素
子(Q2 )の端に接続され、前記第1及び第2の電源
(2、3)の接続中点と前記第1及び第2のスイッチン
グ素子(Q1 、Q2 )の接続中点(8)との間に負荷回
路(7)が接続され、前記第1及び第2のスイッチング
素子(Q1 、Q2 )は互いにの導電型を有し、前記第
1及び第2のスイッチング素子(Q1 、Q2 )の制御端
子に前記第1及び第2のスイッチング素子(Q1 、Q2
)を交互にオン・オフするための共通の駆動信号供給
端子(13a)が接続されたインバータ回路装置におい
て、コンデンサ(C)と互いに逆の導電型を有する第1及び
第2のトランジスタ(16,17)とが設けられ、 前記コンデンサ(C1)の一端は前記第1のスイッチング
素子(Q1)の一端に接続され、 前記第1のトランジスタ(16)のコレクタは前記第1
のスイッチング素子( Q1)の制御端子に接続され、その
エミッタは前記第1のコンデンサ(C1)の他端に接続さ
れ、そのベースは前記第1及び第2のスイッチング素子
(Q1,Q2)の接続中点(8)に接続され、 前記第2のトランジスタ(17)のコレクタは前記第2
のスイッチング素子(Q2)の制御端子に接続され、その
エミッタは前記コンデンサ(C1)の他端に接続され、そ
のベースは前記第1及び第2のスイッチング素子(Q1,Q
2)の接続中点(8)に接続され、 前記第1のトランジスタ(16)は前記コンデンサ
(C)の放電時にオンになる極性を有して前記第2のト
ランジスタ(17)は前記コンデンサ(C)の充電時に
オンになる極性を有して ことを特徴とするインバータ回
路装置。
10. A first and a second DC power supply (2, 3) and a first and a second switching element (Q1, Q2), wherein one end of the first power supply (2) is the first One switching element (Q1) is connected to one end, the other end of the first power supply (2) is connected to one end of the second power supply (3), and the other end of the second power supply (3) is connected. Is the second switch
Is connected to one end of the ring element (Q2), said first end of the switching element (Q1) is connected to the other end of said second switching element (Q2), before Symbol first and second power supply ( A load circuit (7) is connected between the connection middle point of (2, 3) and the connection middle point (8) of the first and second switching elements (Q1, Q2) to connect the first and second The switching elements (Q1, Q2) have opposite conductivity types, and the control terminals of the first and second switching elements (Q1, Q2) have the first and second switching elements (Q1, Q2).
In the inverter circuit device to which the common drive signal supply terminal (13a) for alternately turning on and off) is connected, the first and second capacitors having opposite conductivity types to the capacitor (C) and
A second transistor (16, 17) is provided, and one end of the capacitor (C1) is connected to the first switching device.
The collector of the first transistor (16) is connected to one end of the element (Q1), and
Connected to the control terminal of the switching element ( Q1) of
The emitter is connected to the other end of the first capacitor (C1).
And its base is the first and second switching elements.
It is connected to the connection midpoint (8) of (Q1, Q2), and the collector of the second transistor (17) is the second transistor (17).
Connected to the control terminal of the switching element (Q2) of
The emitter is connected to the other end of the capacitor (C1),
Is based on the first and second switching elements (Q1, Q
2) is connected to the connection midpoint (8), and the first transistor (16) is connected to the capacitor.
(C) has a polarity that turns on during discharge, and
The transistor (17) is used when the capacitor (C) is being charged.
An inverter circuit device having a polarity that turns on .
【請求項11】 直流電源(40)と、 前記直流電源(40)の一端と他端との間にトランス
(43)の1次巻線(44)を介して接続されたスイッ
チング素子(45)と、 前記スイッチング素子(45)の制御端子にオン・オフ
駆動信号を供給する駆動回路と、 前記トランス(43)の出力巻線(46)と、 前記出力巻線(46)に接続された出力整平滑流回路
(49)とを備えた電力変換回路装置において、 コンデンサ(55)と第1及び第2のダイオード(5
6、61)とが設けられ、 前記コンデンサ(55)の一端は前記スイッチング素子
(45)の一端に接続され、 前記第1のダイオード(56)は前記コンデンサ(5
5)の他端と前記スイッチング素子(45)の他端との
間に接続され且つ前記コンデンサ(55)の充電電流を
流すことができる極性を有し、 前記第2のダイオード(61)の一端は前記スイッチン
グ素子(45)の制御端子に接続され、その他端は前記
コンデンサ(55)と前記第1のダイオード(56)と
の接続点に接続され、 前記第2のダイオード(61)は前記コンデンサ(5
5)の放電時にオンになる極性を有している ことを特徴
とする電力変換回路装置。
11. A DC power supply (40) and a transformer between one end and the other end of the DC power supply (40).
A switch connected through the primary winding (44) of (43)
A quenching device (45), on-off control terminal of the switching element (45)
A drive circuit for supplying a drive signal, an output winding (46) of the transformer (43), and an output smoothing and smoothing circuit connected to the output winding (46)
In a power conversion circuit device including (49), a capacitor (55) and first and second diodes (5
6, 61) and one end of the capacitor (55) is the switching element.
(45) is connected to one end, and the first diode (56) is connected to the capacitor (5).
Between the other end of 5) and the other end of the switching element (45)
Connected between and charging current of the capacitor (55)
The second diode (61) has a polarity capable of flowing and one end of the second diode (61)
Connected to the control terminal of the switching element (45), the other end is
A capacitor (55) and the first diode (56)
The second diode (61) connected to the connection point of the capacitor (5
A power conversion circuit device having a polarity that turns on at the time of discharging 5) .
【請求項12】 第1及び第2の直流電源(2、3)と
第1及び第2のスイッチング素子(Q1 、Q2 ) を有
し、前記第1の電源(2)の一端が前記第1のスイッチ
ング素子(Q1 )の一端に接続され、前記第1の電源
(2)の他端が前記第2の電源(3)の一端に接続さ
れ、前記第1のスイッチング素子(Q1 )の他端が前記
第2のスイッチング素子(Q2 )の一端に接続され、前
記第2の電源(3)の他端が前記第2のスイッチング素
子(Q2 )の他端に接続され、前記第1及び第2の電源
(2、3)の接続中点と前記第1及び第2のスイッチン
グ素子(Q1 、Q2 )の接続中点(8)との間に負荷回
路(7)が接続され、前記第1及び第2のスイッチング
素子(Q1 、Q2 )の制御端子に前記第1及び第2のス
イッチング素子(Q1 、Q2 )を交互にオン・オフする
ための第1及び第2の駆動信号供給回路(14、15)
が接続されたインバータ回路装置において、コンデンサ(C)と第1、第2、第3、第4、第5及び
第6のダイオード(D1、D2、D3、D4、D6)とが設け
られ、 コンデンサ(C)の一端は前記第1のダイオ−ド(D1)
を介して前記第1及び第2のスイッチング素子(Q1、
Q2)の接続中点(8)に接続され、 前記コンデンサ(C)の他端と前記第2のダイオ−ド
(D2)を介して前記第1のスイッチング素子(Q1)の
他端に接続され、 前記第3のダイオ−ド(D3)は前記第1のスイッチン
グ素子(Q1)の制御端子と前記コンデンサ(C)の一端
との間に接続され、 前記第4のダイオード(D4)は前記第2のスイッチング
素子(Q2)の制御端子と前記コンデンサ(C)の他端
との間に接続され、 前記第5のダイオード(D5)は前記第1及び第3のダイ
オ−ド(D1、D3)の直列回路に対し て逆方向並列に接
続され、前記第6のダイオ−ド(D6)は前記第2及び第4のダ
イオ−ド(D2、D4)の直列回路に対して逆方向並列に
接続され、 前記第1及び第3のダイオード(D1、D3)は前記第1
のスイッチング素子(Q1)の駆動信号をバイパスする
ことができる極性を有し、 前記第2及び第4のダイオ−ド(D2、D4)は前記第2
スイッチング素子(Q2)の駆動信号をバイパスするこ
とができる極性を有していることを特徴とするインバー
タ回路装置。
12. A first and a second DC power supply (2, 3) and a first and a second switching element (Q1, Q2) are provided, and one end of the first power supply (2) is the first Of the first switching element (Q1), the other end of the first power source (2) is connected to one end of the second power source (3), and the other end of the first switching element (Q1) Is connected to one end of the second switching element (Q2), the other end of the second power source (3) is connected to the other end of the second switching element (Q2), and the first and second A load circuit (7) is connected between a connection middle point of the power supplies (2, 3) of the first and second connection points (8) of the first and second switching elements (Q1, Q2), and The first and second switching elements (Q1, Q2) are connected to the control terminals of the second switching elements (Q1, Q2). First and second drive signal supplying circuit for turning on and off the (14, 15)
In the inverter circuit device to which is connected the capacitor (C) and the first, second, third, fourth, fifth and
Provided with a sixth diode (D1, D2, D3, D4, D6)
Is, one end of the capacitor (C) said first diode - de (D1)
Through the first and second switching elements (Q1,
It is connected to the connection midpoint (8) of Q2) and is connected to the other end of the capacitor (C) and the second diode.
Of the first switching element (Q1) via (D2)
The third diode (D3) is connected to the other end, and the third diode (D3) is connected to the first switch.
Control terminal of the switching element (Q1) and one end of the capacitor (C)
And the fourth diode (D4) is connected between
Control terminal of element (Q2) and the other end of the capacitor (C)
And a fifth diode (D5) connected to the first and third dies.
The sixth diode (D6) is connected in reverse parallel to the series circuit of the diodes (D1, D3) , and the sixth diode (D6) is connected to the second and fourth diodes.
Reverse parallel to the series circuit of the ions (D2, D4)
And the first and third diodes (D1, D3) are connected to the first
Bypasses the drive signal of the switching element (Q1) of
And the second and fourth diodes (D2, D4) have the polarity that enables the second
Bypass the drive signal of the switching element (Q2).
Invar characterized by having a polarity capable of
Circuit device.
【請求項13】 第1及び第2の直流電源(2、3)と
第1及び第2のスイッチング素子(Q1 、Q2 ) を有
し、前記第1の電源(2)の一端が前記第1のスイッチ
ング素子(Q1 )の一端に接続され、前記第1の電源
(2)の他端が前記第2の電源(3)の一端に接続さ
れ、前記第1のスイッチング素子(Q1 )の他端が前記
第2のスイッチング素子(Q2 )の一端に接続され、前
記第2の電源(3)の他端が前記第2のスイッチング素
子(Q2 )の他端に接続され、前記第1及び第2の電源
(2、3)の接続中点と前記第1及び第2のスイッチン
グ素子(Q1 、Q2 )の接続中点(8)との間に負荷回
路(7)が接続され、前記第1及び第2のスイッチング
素子(Q1 、Q2 )の制御端子に前記第1及び第2のス
イッチング素子(Q1 、Q2 )を交互にオン・オフする
ための第1及び第2の駆動信号供給回路(14、15)
が接続されたインバータ回路装置において、コンデンサ(C)と第1、第2、第3、第4、第5及び
第6のダイオード(D1、D2、D3、D4、D6)とが設け
られ、 前記コンデンサ(C)の一端は前記第1のダイオ−ド
(D1)を介して前記第1及び第2のスイッチング素子
(Q1、Q2)の接続中点(8)に接続され、 前記コンデンサ(C)の他端は前記第2のダイオ−ド
(D2)を介して前記第1のスイッチング素子(Q1)の
他端に接続され、 前記第3のダイオ−ド(D3)は前記第1のスイッチン
グ素子(Q1)の制御端子と前記コンデンサ(C)の一端
との間に接続され、 前記第4のダイオード(D4)は前記第2のスイッチング
素子(Q2)の制御端子と前記コンデンサ(C)の他端
との間に接続され、 前記第5のダイオード(D5)は前記第1のダイオ−ド
(D1)に対して逆方向並列に接続され、 前記第6のダイオ−ド(D6)は前記第2のダイオ−ド
(D2)に対して逆方向並列に接続され、 前記第1及び第3のダイオード(D1、D3)は前記第1
のスイッチング素子( Q1)の駆動信号をバイパスする
ことができる極性を有し、 前記第2及び第4のダイオ−ド(D2、D4)は前記第2
スイッチング素子(Q2)の駆動信号をバイパスするこ
とができる極性を有していることを特徴とするインバー
タ回路装置。
13. A first and a second DC power supply (2, 3) and a first and a second switching element (Q1, Q2), wherein one end of the first power supply (2) is the first Of the first switching element (Q1), the other end of the first power source (2) is connected to one end of the second power source (3), and the other end of the first switching element (Q1) Is connected to one end of the second switching element (Q2), the other end of the second power source (3) is connected to the other end of the second switching element (Q2), and the first and second A load circuit (7) is connected between a connection middle point of the power supplies (2, 3) of the first and second connection points (8) of the first and second switching elements (Q1, Q2), and The first and second switching elements (Q1, Q2) are connected to the control terminals of the second switching elements (Q1, Q2). First and second drive signal supplying circuit for turning on and off the (14, 15)
In the inverter circuit device to which is connected the capacitor (C) and the first, second, third, fourth, fifth and
Provided with a sixth diode (D1, D2, D3, D4, D6)
Is, one end of the capacitor (C) is the first diode - de
(D1) through the first and second switching elements
It is connected to the connection midpoint (8) of (Q1, Q2) and the other end of the capacitor (C) is connected to the second diode.
Of the first switching element (Q1) via (D2)
The third diode (D3) is connected to the other end, and the third diode (D3) is connected to the first switch.
Control terminal of the switching element (Q1) and one end of the capacitor (C)
And the fourth diode (D4) is connected between
Control terminal of element (Q2) and the other end of the capacitor (C)
And a fifth diode (D5) connected to the first diode.
( 6) is connected in reverse parallel to (D1), and the sixth diode (D6) is connected to the second diode.
(D2) is connected in reverse parallel and the first and third diodes (D1, D3) are connected to the first diode.
Bypass drive signal of switching element ( Q1) of
And the second and fourth diodes (D2, D4) have the polarity that enables the second
Bypass the drive signal of the switching element (Q2).
Invar characterized by having a polarity capable of
Circuit device.
JP35014893A 1993-12-30 1993-12-30 Circuit device having switching element Expired - Fee Related JP3379556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35014893A JP3379556B2 (en) 1993-12-30 1993-12-30 Circuit device having switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35014893A JP3379556B2 (en) 1993-12-30 1993-12-30 Circuit device having switching element

Publications (2)

Publication Number Publication Date
JPH07203688A JPH07203688A (en) 1995-08-04
JP3379556B2 true JP3379556B2 (en) 2003-02-24

Family

ID=18408555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35014893A Expired - Fee Related JP3379556B2 (en) 1993-12-30 1993-12-30 Circuit device having switching element

Country Status (1)

Country Link
JP (1) JP3379556B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19933161A1 (en) * 1999-07-20 2001-01-25 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Circuit arrangement
US7075801B2 (en) 2003-07-16 2006-07-11 Sanken Electric Co., Ltd. Dc converter
JP3664173B2 (en) 2003-11-17 2005-06-22 サンケン電気株式会社 DC converter
CN103107691A (en) * 2011-11-14 2013-05-15 上海英孚特电子技术有限公司 Simple method for eliminating turn-off loss of diode in metal oxide semiconductor (MOS) switch tube
JP6239525B2 (en) * 2011-12-07 2017-11-29 ティーエム4・インコーポレーテッド Limit of IGBT turn-off overvoltage

Also Published As

Publication number Publication date
JPH07203688A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
US6831847B2 (en) Synchronous rectifier drive circuit and power supply including same
US6570268B1 (en) Synchronous rectifier drive circuit and power supply including same
JPH0748942B2 (en) High efficiency power converter with synchronous switching system
US6351403B2 (en) Secondary side switching regulator having a phase lock loop control circuit
US5546043A (en) Circuit arrangement for driving an MOS field-effect transistor
JP2020150770A (en) High side driver, switching circuit, and motor driver
US6239994B1 (en) Secondary side switching regulator having a phase lock loop control circuit
JP3379556B2 (en) Circuit device having switching element
JPH08289538A (en) Dc-dc converter
US7688044B2 (en) Device for transforming and stabilizing a primary AC voltage for supplying an electric load
JPH10210736A (en) Step-down type dc-dc converter
JP3469455B2 (en) Switching power supply
JP3180577B2 (en) DC power supply
JP3602079B2 (en) Switching power supply circuit
JP3227048B2 (en) Driver circuit for bidirectional connection transistor
JPH1118426A (en) Switching power supply circuit
EP0989660B1 (en) Double ended converter
CN212305130U (en) Drive circuit, floating drive circuit, half-bridge drive device, and switching converter
JP2977482B2 (en) Self-excited DC-DC converter
JP4784018B2 (en) Semiconductor switch gate drive circuit
JP2687289B2 (en) DC-DC converter
JP3302808B2 (en) Switching power supply
JPH031914B2 (en)
JP2022135911A (en) Bipolar pulse voltage gate driver
JP3419343B2 (en) DC-DC converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111213

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121213

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121213

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131213

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees