JPH07203688A

JPH07203688A - Circuit device with switching element

Info

Publication number: JPH07203688A
Application number: JP5350148A
Authority: JP
Inventors: Koichi Morita; 浩一森田; Shinji Aso; 真司麻生
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1993-12-30
Filing date: 1993-12-30
Publication date: 1995-08-04
Anticipated expiration: 2018-02-24
Also published as: JP3379556B2

Abstract

PURPOSE:To realize zero volt switching of a switching element positively through a simple circuit. CONSTITUTION:Switching elements Q1, Q2 in a half-bridge type inverter are connected in parallel with capacitors C1, C2 for zero volt switching through diodes D1, D2. Transistors 16, 17 are connected, respectively, between the gates of the switching elements Q1, Q2 and the diodes D1, D2. The base of the transistor 16 is connected with a joint 8. The base of the transistor 17 is connected with the negative power supply terminal 5. When the discharging current from the capacitors C1, C2 flows into the bases of the transistors 16, 17, the transistors 16, 17 are turned ON thus blocking turn ON of the switching elements Q1, Q2.

Description

Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、インバータ、ＤＣ−Ｄ
Ｃコンバータ等のスイッチング素子を含む回路装置に関
する。BACKGROUND OF THE INVENTION The present invention relates to an inverter, DC-D.
The present invention relates to a circuit device including a switching element such as a C converter.

【０００２】[0002]

【従来の技術】インバータ又はコンバータのスイッチン
グ素子に対して並列にコンデンサを接続し、スイッチオ
フ時にスイッチング素子に過大な電圧が印加されること
を防ぐ方法は公知である。2. Description of the Related Art A method is known in which a capacitor is connected in parallel with a switching element of an inverter or a converter to prevent an excessive voltage from being applied to the switching element when the switch is turned off.

【０００３】[0003]

【発明が解決しようとする課題】ところで、スイッチン
グ素子のオフ期間にコンデンサに蓄積された電荷はスイ
ッチング素子のオン時にスイッチング素子を介して放出
されて電力損失を発生する。By the way, the electric charge accumulated in the capacitor during the off period of the switching element is discharged through the switching element when the switching element is on, resulting in power loss.

【０００４】そこで、本発明の目的はスイッチング素子
に実質的に並列に接続されたコンデンサの放電による電
力損失を簡単な構成で低減することができる回路装置を
提供することにある。Therefore, an object of the present invention is to provide a circuit device capable of reducing power loss due to discharge of a capacitor connected substantially in parallel to a switching element with a simple structure.

【０００５】[0005]

【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源から供給された直流電圧をオン・
オフするためのスイッチング素子を有する回路装置にお
いて、充電電流を流すことができる方向性を有するダイ
オード又はｐｎ接合を介して前記スイッチング素子に並
列に接続されたゼロボルトスイッチング用のコンデンサ
と、前記スイッチング素子を通らないで前記電源を通る
ように前記コンデンサの放電経路を形成すると共に前記
コンデンサの放電電流が前記放電経路に流れている時に
前記スイッチング素子のオン動作を阻止する手段とを備
えていることを特徴とする回路装置に係わるものであ
る。なお、請求項２〜１３に示すように構成することが
望ましい。SUMMARY OF THE INVENTION To achieve the above object, the present invention turns on a DC voltage supplied from a DC power source.
In a circuit device having a switching element for turning off, a zero volt switching capacitor connected in parallel to the switching element via a diode or a pn junction having a directivity capable of flowing a charging current, and the switching element. A discharge path of the capacitor is formed so as to pass through the power supply without passing through, and a means for preventing an ON operation of the switching element when a discharge current of the capacitor flows in the discharge path. The present invention relates to a circuit device. In addition, it is desirable to configure as shown in claims 2 to 13.

【０００６】[0006]

【発明の作用効果】本発明においては、ダイオード又は
ｐｎ接合を介してコンデンサを充電するように構成した
ので、コンデンサのスイッチング素子への放電はダイオ
ード又はｐｎ接合で阻止される。これにより、スイッチ
ング素子においてコンデンサの電荷が無駄に消費されな
い。コンデンサの放電経路には電源又は電源用コンデン
サが含まれるので、コンデンサの電荷は電源に帰還さ
れ、効率が上昇する。また、コンデンサの放電電流が流
れている時はスイッチング素子の駆動が阻止されるた
め、スイッチング素子の両端子間が低下した後にスイッ
チング素子がオンになり、ターンオン時のゼロボルトス
イッチングが可能になる。In the present invention, since the capacitor is charged through the diode or the pn junction, the discharge of the capacitor to the switching element is blocked by the diode or the pn junction. As a result, the electric charge of the capacitor is not wasted in the switching element. Since the power supply or the power supply capacitor is included in the discharge path of the capacitor, the charge of the capacitor is fed back to the power supply and the efficiency is increased. Further, when the discharge current of the capacitor is flowing, the driving of the switching element is blocked, so that the switching element is turned on after the voltage between both terminals of the switching element is lowered, and the zero volt switching at the time of turn-on becomes possible.

【０００７】[0007]

【第１の実施例】次に、図１及び図２を参照して第１の
実施例に係わるハーフブリッジ型インバータを説明す
る。図１において直流電源１に対して並列に第１及び第
２の電源用コンデンサ２、３の直列回路が接続されてい
る。これにより、第１の電源用コンデンサ２の上端に接
続されている第１の電源端子４に正の電圧が得られ、第
２の電源用コンデンサ３の下端に接続されている第２の
電源端子５に負の電圧が得られる。第１及び第２の電源
用コンデンサ２、３の接続中点は第３の電源端子即ちグ
ラド端子６に接続されている。第１及び第２の電源端子
４、５の間に絶縁ゲート型電界効果トランジスタから成
る第１及び第２のスイッチング素子Ｑ1 、Ｑ2 の直列回
路が接続されている。なお、第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ2 は電界効果トランジスタであるため、
ゲート・ソース間に逆並列に接続された内蔵ダイオード
を有する。負荷回路７は第１及び第２のスイッチング素
子Ｑ1 、Ｑ2 の接続中点８とグランド端子６との間に接
続されている。負荷回路７は１次巻線７ａと２次巻線７
ｂとを有するトランスと２次巻線７ｂに接続された負荷
７ｃとから成り、インダクタンスを有する。[First Embodiment] Next, a half bridge type inverter according to the first embodiment will be described with reference to FIGS. In FIG. 1, a series circuit of first and second power supply capacitors 2 and 3 is connected in parallel to a DC power supply 1. Thereby, a positive voltage is obtained at the first power supply terminal 4 connected to the upper end of the first power supply capacitor 2 and the second power supply terminal connected to the lower end of the second power supply capacitor 3. A negative voltage is obtained at 5. The midpoint of connection between the first and second power supply capacitors 2 and 3 is connected to the third power supply terminal, that is, the grad terminal 6. A series circuit of first and second switching elements Q1 and Q2 formed of insulated gate field effect transistors is connected between the first and second power supply terminals 4 and 5. Since the first and second switching elements Q1 and Q2 are field effect transistors,
It has a built-in diode connected in antiparallel between the gate and the source. The load circuit 7 is connected between the connection midpoint 8 of the first and second switching elements Q1 and Q2 and the ground terminal 6. The load circuit 7 includes a primary winding 7a and a secondary winding 7
b and a load 7c connected to the secondary winding 7b, and has an inductance.

【０００８】第１及び第２のスイッチング素子Ｑ1 、Ｑ
2 を交互にオン・オフ制御するための駆動信号供給回路
を構成するために、共通の制御信号発生回路９とトラン
ス１０と抵抗１１、１２とが設けられている。トランス
１０は共通の制御信号発生回路９に接続された１次巻線
１３と、この１次巻線１３に電磁結合された第１及び第
２のスイッチ駆動巻線１４、１５とから成る。巻線１
４、１５は第１及び第２の駆動信号供給回路として機能
する。第１の極性を有する第１のスイッチ駆動巻線１４
の一端は抵抗１１を介して第１のスイッチング素子Ｑ1
の制御端子（ゲート）に接続され、他端は接続中点８即
ち第１のスイッチング素子Ｑ1 のソースに接続されてい
る。第１の極性と反対の第２の極性を有する第２のスイ
ッチ駆動巻線１５の一端は抵抗１２を介して第２のスイ
ッチング素子Ｑ2 の制御端子（ゲート）に接続され、他
端は第２のスイッチング素子Ｑ2 の下側電極即ちソース
に接続されている。共通の制御信号発生回路９は出力電
圧指令に従うパルス幅を有する正パルスと負パルスとを
交互に発生する。First and second switching elements Q1 and Q
A common control signal generation circuit 9, a transformer 10, and resistors 11 and 12 are provided to configure a drive signal supply circuit for alternately controlling ON / OFF of the two. The transformer 10 comprises a primary winding 13 connected to a common control signal generating circuit 9 and first and second switch drive windings 14 and 15 electromagnetically coupled to the primary winding 13. Winding 1
Reference numerals 4 and 15 function as first and second drive signal supply circuits. First switch drive winding 14 having a first polarity
One end of the first switching element Q1 via the resistor 11.
Is connected to the control terminal (gate), and the other end is connected to the connection middle point 8, that is, the source of the first switching element Q1. One end of the second switch driving winding 15 having the second polarity opposite to the first polarity is connected to the control terminal (gate) of the second switching element Q2 via the resistor 12, and the other end is the second Is connected to the lower electrode or source of the switching element Q2. The common control signal generating circuit 9 alternately generates a positive pulse and a negative pulse having a pulse width according to the output voltage command.

【０００９】ターンオフ時及びターンオン時のゼロボル
トスイッチングを達成するため、及び第１及び第２のス
イッチング素子Ｑ1 、Ｑ2 が同時にオンになることを防
ぐために、第１及び第２のコンデンサＣ1 、Ｃ2 とコン
デンサの充電回路形成用の第１及び第２のダイオードＤ
1 、Ｄ2 と、放電回路形成及びオン阻止手段としての第
１及び第２のトランジスタ１６、１７とが設けられてい
る。第１及び第２のコンデンサＣ1 、Ｃ2 の一端は第１
及び第２のスイッチング素子Ｑ1 、Ｑ2 の上端（ドレイ
ン）に接続され、それぞれの他端は第１及び第２のダイ
オードＤ1 、Ｄ2 を介して接続中点８に接続されてい
る。放電電流の経路を形成すると共にオン阻止手段とし
て機能する第１及び第２のトランジスタ１６、１７のコ
レクタは第１及び第２のスイッチング素子Ｑ1 、Ｑ2 の
制御端子（ゲート）に接続され、それぞれのエミッタは
第１及び第２のダイオードＤ1 、Ｄ2 のアノードに接続
されている。また、第１のトランジスタ１６のベースは
接続中点８に接続され、第２のトランジスタ１７のベー
スは第２のスイッチング素子Ｑ2 のソース及び第２の電
源端子５に接続されている。In order to achieve zero volt switching at turn-off and turn-on, and to prevent the first and second switching elements Q1 and Q2 from turning on at the same time, the first and second capacitors C1 and C2 and the capacitors And second diode D for forming the charging circuit of
1, D2 and first and second transistors 16 and 17 as discharge circuit forming and ON blocking means are provided. One ends of the first and second capacitors C1 and C2 are the first
And the second switching elements Q1 and Q2 are connected to the upper ends (drains), and the other ends thereof are connected to the connection middle point 8 through the first and second diodes D1 and D2. The collectors of the first and second transistors 16 and 17 that form a discharge current path and function as an ON blocking means are connected to the control terminals (gates) of the first and second switching elements Q1 and Q2, respectively. The emitters are connected to the anodes of the first and second diodes D1 and D2. The base of the first transistor 16 is connected to the connection midpoint 8, and the base of the second transistor 17 is connected to the source of the second switching element Q2 and the second power supply terminal 5.

【００１０】[0010]

【動作】図１の回路において、制御信号発生回路９から
正常に制御信号が発生している時の各部の波形は図２の
ｔ1 〜ｔ7 区間に示すようになる。即ち、第１のスイッ
チ駆動巻線１４の第１の駆動信号ＶS1は図２（Ａ）に示
すようにｔ1 〜ｔ2 区間、ｔ5 〜ｔ6 区間で第１のスイ
ッチング素子Ｑ1 のオンを示す高レベル（正パルス）と
なり、第２のスイッチ駆動巻線１５の第２の駆動信号Ｖ
S2は図２（Ｂ）に示すようにｔ3 〜ｔ4 区間で第２のス
イッチング素子Ｑ2 のオンを示す高レベル（正パルス）
となる。第１及び第２の駆動信号ＶS1、ＶS2のオン期間
（正パルス）の相互間隔ｔ2 〜ｔ3 、ｔ4 〜ｔ5 、ｔ6
〜ｔ7 がコンデンサＣ1 、Ｃ2 の充放電時間よりも長い
場合には図２（Ａ）（Ｂ）の駆動信号ＶS1、ＶS2が第１
及び第２のスイッチング素子Ｑ1 、Ｑ2 のゲートに有効
に印加される。出力電圧の調整時には第１及び第２の駆
動信号ＶS1、ＶS2の正パルスの幅が変えられる。ｔ1〜
ｔ2 で第１のスイッチング素子Ｑ1 がオンしている時に
は、第１の電源端子４と第１のスイッチング素子Ｑ1 と
負荷回路７のトランス１次巻線７ａとグランド端子６と
から成る回路で第１の方向の電流が負荷回路７に流れ
る。ｔ3 〜ｔ4 で第２のスイッチング素子Ｑ2 がオンし
ている時には、グランド端子６と負荷回路７の１次巻線
７ａと第２のスイッチング素子Ｑ2 と第２の電源端子５
とから成る回路で負荷回路７に第２の方向の電流が流れ
る。[Operation] In the circuit of FIG. 1, the waveform of each part when the control signal is normally generated from the control signal generation circuit 9 becomes as shown in the section from t1 to t7 of FIG. That is, the first drive signal VS1 of the first switch drive winding 14 is at a high level (ON) of the first switching element Q1 in the sections t1 to t2 and t5 to t6 as shown in FIG. Positive pulse), and the second drive signal V of the second switch drive winding 15
S2 is a high level (positive pulse) indicating that the second switching element Q2 is turned on in the section from t3 to t4 as shown in FIG. 2 (B).
Becomes Mutual intervals t2 to t3, t4 to t5, t6 of ON periods (positive pulses) of the first and second drive signals VS1 and VS2.
When t7 is longer than the charging / discharging time of the capacitors C1 and C2, the drive signals VS1 and VS2 shown in FIGS.
And the gates of the second switching elements Q1 and Q2 are effectively applied. At the time of adjusting the output voltage, the width of the positive pulse of the first and second drive signals VS1 and VS2 can be changed. t1 ~
When the first switching element Q1 is turned on at t2, the first circuit is composed of the first power supply terminal 4, the first switching element Q1, the transformer primary winding 7a of the load circuit 7, and the ground terminal 6. The current in the direction of flows through the load circuit 7. When the second switching element Q2 is turned on from t3 to t4, the ground terminal 6, the primary winding 7a of the load circuit 7, the second switching element Q2, and the second power supply terminal 5 are connected.
A current in the second direction flows through the load circuit 7 in the circuit composed of.

【００１１】第１のスイッチング素子Ｑ1 のオン期間に
は、第１のコンデンサＣ1 の電圧はほぼ零であり、第２
のコンデンサＣ2 は第２の電源用コンデンサ３の電圧と
負荷回路７の１次巻線７ａの電圧との和の電圧即ち電源
１の電圧に充電されている。ｔ2 時点で第１のスイッチ
ング素子Ｑ1 のゲート信号が低レベルに立下り、ターン
オフ制御されると、第１のコンデンサＣ1 の第１のスイ
ッチング素子Ｑ1 による短絡が解除され、第１のコンデ
ンサＣ1 は第１の電源用コンデンサ２の電圧と負荷回路
７の１次巻線７ａの逆起電力とによって第１のダイオー
ドＤ1 を介して充電される。換言すれば電源１の電圧か
ら第２のスイッチング素子Ｑ2 の電圧を差し引いた電圧
でコンデンサＣ1 は充電される。この時、第１のコンデ
ンサＣ1は１次巻線７ａのインダクタンスとの共振によ
って又は時定数を有して充電されるために、図２（Ｃ）
に示すように、第１のコンデンサＣ1 の電圧及び第１の
スイッチング素子Ｑ1 のドレイン・ソース間電圧は徐々
に増大する。これにより、第１のスイッチング素子Ｑ1
にストレージによってｔ2 以後に電流が流れていたとし
ても、電流と電圧の積が小さくなり、ターンオフ時の電
力損失を低減することができる。また、ターンオフ時の
高周波ノイズの発生を抑制することができる。第１のス
イッチング素子Ｑ1 及び第１のコンデンサＣ1 の電圧が
図２（Ｃ）のようにｔ2 からｔ3 に向って徐々に高くな
ると、第２のスイッチング素子Ｑ2 及び第２のコンデン
サＣ2 の電圧は図２（Ｄ）に示すように徐々に低くな
る。この時、第２のコンデンサＣ2 の放電は第２のコン
デンサＣ2 と負荷回路７の１次巻線７ａと第２の電源用
コンデンサ３とトランジスタ１７のベース・エミッタ間
とから成る回路で行われる。１次巻線７ａには第１のコ
ンデンサＣ1 の充電電流と第２のコンデンサＣ2 の放電
電流とが図１の左から右に向って流れる。この電流によ
って１次巻線７ａに生じる電圧は第１の電源用コンデン
サ２の電圧と同じ向きを有し、第２の電源用コンデンサ
３の電圧と反対の向きを有する。そして、この１次巻線
７ａの電圧は回路定数で決まる所定時間後に第１及び第
２の電源用コンデンサ２、３の電圧と同一になる。換言
すれば第２のコンデンサＣ2 が放電が完了してこの電圧
が零になり、第１のコンデンサＣ1 が電源１の電圧即ち
第１の電源用コンデンサ２の電圧の２倍になった時に負
荷回路７の１次巻線７ａに第２の電源用コンデンサ３の
電圧のほぼ全部が印加される。図２のｔ4 〜ｔ5 期間に
はｔ2 〜ｔ3 期間と逆に第１のスイッチング素子Ｑ1 が
ターンオン動作し、第２のスイッチング素子Ｑ2 がター
ンオフ動作する。この時、第１のコンデンサＣ1の放電
は第１のコンデンサＣ1 と第１の電源用コンデンサ２と
１次巻線７ａとトランジスタ１６のベース・エミッタ間
とから成る回路で行われる。また、第２のコンデンサＣ
2 の充電は第２の電源用コンデンサ３と１次巻線７ａと
第２のコンデンサＣ2 と第２のダイオードＤ2 とから成
る回路で行われる。During the ON period of the first switching element Q1, the voltage of the first capacitor C1 is substantially zero and the voltage of the second capacitor C1 is
The capacitor C2 is charged to the sum of the voltage of the second power supply capacitor 3 and the voltage of the primary winding 7a of the load circuit 7, that is, the voltage of the power supply 1. When the gate signal of the first switching element Q1 falls to a low level and is turned off at time t2, the short circuit due to the first switching element Q1 of the first capacitor C1 is released, and the first capacitor C1 becomes The voltage of the first power supply capacitor 2 and the counter electromotive force of the primary winding 7a of the load circuit 7 are charged through the first diode D1. In other words, the capacitor C1 is charged with a voltage obtained by subtracting the voltage of the second switching element Q2 from the voltage of the power source 1. At this time, the first capacitor C1 is charged by resonance with the inductance of the primary winding 7a or with a time constant.
As shown in, the voltage of the first capacitor C1 and the drain-source voltage of the first switching element Q1 gradually increase. As a result, the first switching element Q1
Even if a current is flowing after t2 due to the storage, the product of the current and the voltage becomes small, and the power loss at turn-off can be reduced. Further, it is possible to suppress the generation of high frequency noise at the time of turning off. When the voltages of the first switching element Q1 and the first capacitor C1 gradually increase from t2 to t3 as shown in FIG. 2 (C), the voltages of the second switching element Q2 and the second capacitor C2 become 2 (D), it gradually decreases. At this time, the discharge of the second capacitor C2 is performed by a circuit including the second capacitor C2, the primary winding 7a of the load circuit 7, the second power supply capacitor 3 and the base-emitter of the transistor 17. In the primary winding 7a, the charging current of the first capacitor C1 and the discharging current of the second capacitor C2 flow from left to right in FIG. The voltage generated in the primary winding 7a by this current has the same direction as the voltage of the first power supply capacitor 2 and the opposite direction to the voltage of the second power supply capacitor 3. The voltage of the primary winding 7a becomes the same as the voltage of the first and second power supply capacitors 2 and 3 after a predetermined time determined by the circuit constant. In other words, when the second capacitor C2 is completely discharged and this voltage becomes zero, and the first capacitor C1 becomes twice the voltage of the power source 1, that is, the voltage of the first power source capacitor 2, the load circuit Almost all of the voltage of the second power supply capacitor 3 is applied to the primary winding 7 a of No. 7. In the period t4 to t5 of FIG. 2, the first switching element Q1 is turned on and the second switching element Q2 is turned off, contrary to the period t2 to t3. At this time, the discharging of the first capacitor C1 is performed by a circuit composed of the first capacitor C1, the first power supply capacitor 2, the primary winding 7a, and the base-emitter of the transistor 16. In addition, the second capacitor C
Charging of 2 is performed by a circuit composed of the second power supply capacitor 3, the primary winding 7a, the second capacitor C2, and the second diode D2.

【００１２】この実施例では、第１及び第２のスイッチ
ング素子Ｑ1 、Ｑ2 のゼロボルトスイッチングを達成す
るために、第１及び第２のスイッチング素子Ｑ1 、Ｑ2
の電圧が実質的に零ボルトになった後にこれ等をオン駆
動している。これにより、ターンオフ時とターンオン時
との両方でゼロボルトスイッチングが達成され、電力損
失が少なくなる。In this embodiment, in order to achieve zero volt switching of the first and second switching elements Q1 and Q2, the first and second switching elements Q1 and Q2.
These are turned on after the voltage of has become substantially zero volt. This achieves zero volt switching at both turn-off and turn-on, reducing power loss.

【００１３】ところで、制御信号発生回路９の製作上の
バラツキ等によって、第１及び第２のスイッチング素子
Ｑ1 、Ｑ2 に並列のコンデンサＣ1 、Ｃ2 の電圧が実質
的に零ボルトになる前にスイッチング素子Ｑ1 、Ｑ2 の
オン駆動信号が発生することがある。また、スイッチン
グ素子Ｑ1 、Ｑ2 のストレージタイムのバラツキでオン
期間が延びることがある。もし、第１及び第２のスイッ
チング素子Ｑ1 、Ｑ2に並列のコンデンサＣ1 、Ｃ2 の
電圧が零ボルトになる前に第１及び第２のスイッチング
素子Ｑ1 、Ｑ2 がオンになると、ここを介して第１及び
第２のコンデンサＣ1 、Ｃ2 の放電電流が流れ、電力損
失が生じる。また、第１及び第２のスイッチング素子Ｑ
1 、Ｑ2 が同時にオンすれば電源１の短絡回路が形成さ
れる。しかし、図１の本発明に従う回路では、第１及び
第２のコンデンサＣ1 、Ｃ2 の電圧が実質的に零ボルト
になるまで、第１及び第２のスイッチング素子Ｑ1 、Ｑ
2のオンが阻止される。例えば図２（Ａ）のｔ8 時点に
おいて第１のスイッチング素子Ｑ1 の制御信号ＶS1の立
上りと第２のスイッチング素子Ｑ2 の駆動信号ＶS2の立
下りとが一致したとしても、第１のコンデンサＣ1 の放
電電流が流れている間は、第１のスイッチング素子Ｑ1
の駆動信号ＶS1がバイパスされ、第１のスイッチング素
子Ｑ1 のオンが阻止される。即ち、第１のコンデンサＣ
1 の放電電流が第１のコンデンサＣ1 と第１の電源用コ
ンデンサ２と１次巻線７ａとトランジスタ１６のベース
・エミッタ間に流れている期間においては、第１のスイ
ッチング素子Ｑ1 のゲートとソースとの間がトランジス
タ１６とダイオードＤ1 で短絡され、第１のスイッチン
グ素子Ｑ1 はｔ8 時点でオンにならない。ｔ9 時点で第
１のコンデンサＣ1 の放電が終了すると、トランジスタ
１６がオフになるため、第１のスイッチング素子Ｑ1 の
ゲートに電圧が印加され、これがオンになる。この結
果、第１及び第２のスイッチング素子Ｑ1 、Ｑ2 が同時
にオンになることが阻止されると共に、ゼロボルトスイ
ッチングを確実に達成することができる。なお、第２の
スイッチング素子Ｑ2 のターンオン時にも第１のスイッ
チング素子Ｑ1 のターンオン時と同様な動作が生じる。
コンデンサＣ1 、Ｃ2 の電荷は電源２、３に帰還される
ので、効率が上昇する。By the way, due to variations in manufacturing the control signal generating circuit 9, switching elements before the voltage of the capacitors C1 and C2 in parallel with the first and second switching elements Q1 and Q2 becomes substantially zero volt. On-drive signals for Q1 and Q2 may be generated. In addition, the ON period may be extended due to variations in the storage times of the switching elements Q1 and Q2. If the first and second switching elements Q1 and Q2 are turned on before the voltage of the capacitors C1 and C2 in parallel with the first and second switching elements Q1 and Q2 become 0 volt, the A discharge current flows through the first and second capacitors C1 and C2, causing power loss. Also, the first and second switching elements Q
When 1 and Q2 are turned on at the same time, a short circuit of the power supply 1 is formed. However, in the circuit according to the invention of FIG. 1, the first and second switching elements Q1, Q2 are applied until the voltage of the first and second capacitors C1, C2 is substantially zero volts.
2 is blocked. For example, even if the rising edge of the control signal VS1 of the first switching element Q1 and the falling edge of the drive signal VS2 of the second switching element Q2 coincide with each other at time t8 in FIG. 2 (A), the discharge of the first capacitor C1 is discharged. While the current is flowing, the first switching element Q1
Drive signal VS1 is bypassed, and the first switching element Q1 is prevented from turning on. That is, the first capacitor C
During the period in which the discharge current of 1 flows between the first capacitor C1, the first power supply capacitor 2, the primary winding 7a and the base-emitter of the transistor 16, the gate and source of the first switching element Q1 are Is short-circuited by the transistor 16 and the diode D1 and the first switching element Q1 is not turned on at the time t8. When the discharge of the first capacitor C1 is completed at time t9, the transistor 16 is turned off, so that a voltage is applied to the gate of the first switching element Q1 and it is turned on. As a result, it is possible to prevent the first and second switching elements Q1 and Q2 from being turned on at the same time, and it is possible to reliably achieve zero volt switching. When the second switching element Q2 is turned on, the same operation as when the first switching element Q1 is turned on occurs.
Since the charges of the capacitors C1 and C2 are fed back to the power supplies 2 and 3, the efficiency is increased.

【００１４】[0014]

【第２の実施例】次に、図３を参照して第２の実施例の
ハーフブリッジ型インバータ回路を説明する。但し、図
３及び後述する図４及び図５において図１と共通する部
分には同一の符号を付してその説明を省略する。図３の
回路は図１の回路のトランジスタ１６、１７の代りに第
３及び第４のダイオードＤ3 、Ｄ4 を接続し、且つ第５
及び第６のダイオードＤ5 、Ｄ6 を付加し、且つ第１及
び第２のスイッチング素子Ｑ1 、Ｑ2 をバイポーラトラ
ンジスタとしたものである。第５及び第６のダイオード
Ｄ5 、Ｄ6 は、第１及び第２のダイオードＤ1 、Ｄ2 と
第３及び第４のダイオードＤ3 、Ｄ4 との直列回路に対
して逆並列接続されている。また、図１の電界効果トラ
ンジスタのドレイン、ソース及びゲートがバイポーラト
ランジスタのコレクタ、エミッタ及びベースに置き換え
られている。[Second Embodiment] Next, a half-bridge type inverter circuit according to a second embodiment will be described with reference to FIG. However, in FIG. 3 and later-described FIGS. 4 and 5, the same parts as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted. The circuit of FIG. 3 has third and fourth diodes D3, D4 connected in place of the transistors 16, 17 of the circuit of FIG.
And sixth diodes D5 and D6 are added, and the first and second switching elements Q1 and Q2 are bipolar transistors. The fifth and sixth diodes D5 and D6 are connected in antiparallel to the series circuit of the first and second diodes D1 and D2 and the third and fourth diodes D3 and D4. Also, the drain, source and gate of the field effect transistor of FIG. 1 are replaced by the collector, emitter and base of the bipolar transistor.

【００１５】図３の回路の基本的動作は図１と同一であ
る。図１と異なる点はコンデンサＣ1 、Ｃ2 の放電電流
の経路である。図３では第１のコンデンサＣ1 の放電
が、第１のコンデンサＣ1 と第１の電源用コンデンサ２
と負荷７の１次巻線７ａと第５のダイオードＤ5 と第３
のダイオードＤ3 とから成る回路で行われる。第１のコ
ンデンサＣ1 の放電期間には、第５のダイオードＤ5 で
第１のスイッチング素子Ｑ1 のベース・エミッタ間が短
絡され、図２のｔ8 に示すように第１のスイッチング素
子Ｑ1 に対するオン駆動信号が発生してもオンが阻止さ
れる。第１のコンデンサＣ1 が実質的に零ボルトまで放
電すると、第５のダイオードＤ5 がオフになり、第１の
スイッチング素子Ｑ1 のオンが可能になる。第２のコン
デンサＣ2の放電回路も同様に第６及び第４のダイオー
ドＤ6 、Ｄ4 を介して形成される。この他は第１の実施
例と同一であるので、第２の実施例によっても第１の実
施例と同一の作用効果を得ることができる。The basic operation of the circuit of FIG. 3 is the same as that of FIG. The point different from FIG. 1 is the path of the discharge current of the capacitors C1 and C2. In FIG. 3, the discharge of the first capacitor C1 is caused by the first capacitor C1 and the first power supply capacitor 2
And the primary winding 7a of the load 7, the fifth diode D5 and the third
Of the diode D3. During the discharging period of the first capacitor C1, the fifth diode D5 short-circuits the base-emitter of the first switching element Q1 and the ON drive signal for the first switching element Q1 is shown as t8 in FIG. Even if occurs, ON is blocked. When the first capacitor C1 discharges to substantially zero volts, the fifth diode D5 is turned off and the first switching element Q1 can be turned on. The discharge circuit of the second capacitor C2 is also formed via the sixth and fourth diodes D6 and D4. Since the other points are the same as those of the first embodiment, the same working effect as that of the first embodiment can be obtained also by the second embodiment.

【００１６】[0016]

【第３の実施例】図４に示す第３の実施例は図３の第２
の実施例の一部を変えたものである。この実施例では第
５及び第６のダイオードＤ5 、Ｄ6 が第１及び第２のダ
イオードＤ1 、Ｄ2 に逆並列接続されている。また、電
流帰還用巻線１８、１９がトランス１０に設けられ、こ
れが第１及び第２のスイッチング素子Ｑ1 、Ｑ2 に直列
に接続されている。[Third Embodiment] The third embodiment shown in FIG. 4 is the second embodiment of FIG.
This is a modification of a part of the embodiment. In this embodiment, the fifth and sixth diodes D5, D6 are anti-parallel connected to the first and second diodes D1, D2. Further, current feedback windings 18 and 19 are provided in the transformer 10, which are connected in series to the first and second switching elements Q1 and Q2.

【００１７】図４の回路では第１のコンデンサＣ1 の放
電が第１のコンデンサＣ1 と第１の電源用コンデンサ２
と１次巻線７ａと帰還巻線１８と第５のダイオードＤ5
とから成る回路で行われる。放電電流が流れて第５のダ
イオードＤ5 がオンの時に、第１のスイッチング素子Ｑ
1 のオン制御信号が発生した場合には、第１の駆動用巻
線１４のオン制御信号によって第１のスイッチング素子
Ｑ1 のベース・エミッタ間を順バイアスする電圧が第５
のダイオードＤ5 の電圧で打ち消され、第１のスイッチ
ング素子Ｑ1 はオンに転換できない。しかし、第１のコ
ンデンサＣ1 の放電が終了して第５のダイオードＤ5 が
オフになると、第３及び第１のダイオードＤ3 、Ｄ1 の
回路にオン駆動信号に基づく電流が流れ、２つのダイオ
ードＤ3、Ｄ1 の電圧降下の和によって第１のスイッチ
ング素子Ｑ1 のベース・エミッタが順バイアスされ、第
１のスイッチング素子Ｑ1 がオンになる。コンデンサＣ
2の放電も第６のダイオードＤ6 を介して同様に行わ
れ、この完了後に第２のトランジスタＱ2 がオンにな
る。In the circuit of FIG. 4, the discharge of the first capacitor C1 is caused by the first capacitor C1 and the first power source capacitor 2
And primary winding 7a, feedback winding 18 and fifth diode D5
The circuit consists of and. When the discharge current flows and the fifth diode D5 is turned on, the first switching element Q
When the ON control signal of 1 is generated, the voltage for forward biasing between the base and the emitter of the first switching element Q1 by the ON control signal of the first drive winding 14 is the fifth voltage.
It is canceled by the voltage of the diode D5, and the first switching element Q1 cannot be turned on. However, when the discharge of the first capacitor C1 is finished and the fifth diode D5 is turned off, a current based on the ON drive signal flows through the circuits of the third and first diodes D3, D1 and the two diodes D3, The base-emitter of the first switching element Q1 is forward biased by the sum of the voltage drops of D1 and the first switching element Q1 is turned on. Capacitor C
The discharge of 2 is similarly carried out via the sixth diode D6, and after this is completed, the second transistor Q2 is turned on.

【００１８】[0018]

【第４の実施例】図５に示す第４の実施例では、第１及
び第２のコンデンサＣ1 、Ｃ2 の放電電流の通路に図４
と同様に第５及び第６のダイオードＤ5 、Ｄ6 を接続
し、この電圧に基づいてオン制御信号を制御している。
即ち、第５のダイオードＤ5 が第１のコンデンサＣ1 の
放電でオンしている時に第１のスイッチング素子Ｑ1 の
オンを阻止するために、第１のスイッチング素子Ｑ1 の
ゲートとソースの間にダイオード２２を介してトランジ
スタ２０が接続され、このトランジスタ２０のベースと
エミッタとの間にトランジスタ２１が接続され、バイア
ス電源２５とトランジスタ２０及び２１のベースとエミ
ッタとの間に抵抗２３、２４が接続され、トランジスタ
２１のベースとエミッタとの間にダイオードＤ5 が接続
されている。同様に、第２のスイッチング素子Ｑ2 のゲ
ートとソースとの間にダイオード２８を介してトランジ
スタ２６が接続され、このトランジスタ２６のベースと
エミッタとの間にトランジスタ２７が接続され、バイア
ス電源３１とトランジスタ２６、２７のベースの間に抵
抗２９、３０が接続され、トランジスタ２７のベースと
エミッタとの間にダイオードＤ6 が接続されている。[Fourth Embodiment] In the fourth embodiment shown in FIG. 5, the discharge currents of the first and second capacitors C1 and C2 are connected to the passage of FIG.
Similarly, the fifth and sixth diodes D5 and D6 are connected, and the ON control signal is controlled based on this voltage.
That is, in order to prevent the first switching element Q1 from being turned on when the fifth diode D5 is turned on by discharging the first capacitor C1, the diode 22 is provided between the gate and the source of the first switching element Q1. The transistor 20 is connected via the transistor 20, the transistor 21 is connected between the base and the emitter of the transistor 20, and the resistors 23 and 24 are connected between the bias power supply 25 and the bases and the emitters of the transistors 20 and 21. A diode D5 is connected between the base and the emitter of the transistor 21. Similarly, the transistor 26 is connected between the gate and the source of the second switching element Q2 through the diode 28, the transistor 27 is connected between the base and the emitter of the transistor 26, and the bias power supply 31 and the transistor are connected. Resistors 29 and 30 are connected between the bases of 26 and 27, and a diode D6 is connected between the base and the emitter of the transistor 27.

【００１９】第１のコンデンサＣ1 の放電でダイオード
Ｄ5 がオンしている時にはトランジスタ２１がオフに制
御され、逆にトランジスタ２０がオンになり、第１のス
イッチング素子Ｑ1 のオン制御信号はダイオード２２と
トランジスタ２０にバイパスし、第１のスイッチング素
子Ｑ1 のオンが阻止される。第１のコンデンサＣ1 の放
電が終了し、ダイオードＤ5 がオフになると、トランジ
スタ２１がオンになり、逆にトランジスタ２０がオフに
なり、オン駆動信号の阻止が解除される。同様に第２の
コンデンサＣ2 の放電による第２のスイッチング素子Ｑ
2 のオン阻止動作が生じる。上述から明らかなように図
５の回路によっても図１の回路と同一の作用効果を得る
ことができる。When the diode D5 is turned on by the discharge of the first capacitor C1, the transistor 21 is controlled to be turned off, and on the contrary, the transistor 20 is turned on, and the on control signal of the first switching element Q1 is supplied to the diode 22. Bypassing to the transistor 20, the first switching element Q1 is prevented from turning on. When the discharge of the first capacitor C1 is finished and the diode D5 is turned off, the transistor 21 is turned on, and conversely, the transistor 20 is turned off, and the blocking of the on drive signal is released. Similarly, the second switching element Q generated by discharging the second capacitor C2
2 ON blocking action occurs. As is apparent from the above, the circuit of FIG. 5 can also achieve the same effects as the circuit of FIG.

【００２０】[0020]

【第５の実施例】次に、図６に示す第５の実施例のハー
フブリッジ型インバータを説明する。但し、図６におい
て図１と共通する部分には同一の符号を付してその説明
を省略する。図６の回路は図１の回路の２つのコンデン
サＣ1 、Ｃ2 の代りに１つのコンデンサＣを設けたもの
である。図６でコンデンサＣは第１のダイオードＤ1 の
アノードと第２のダイオードＤ2 のアノードとの間に接
続されている。図６においてこのコンデンサＣ以外は図
１と同一に形成されている。[Fifth Embodiment] A half-bridge type inverter according to a fifth embodiment shown in FIG. 6 will be described below. However, in FIG. 6, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. The circuit of FIG. 6 is provided with one capacitor C instead of the two capacitors C1 and C2 of the circuit of FIG. In FIG. 6, the capacitor C is connected between the anode of the first diode D1 and the anode of the second diode D2. In FIG. 6, except for this capacitor C, it is formed in the same manner as in FIG.

【００２１】[0021]

【動作】図６においてコンデンサＣの充放電以外の動作
は図１と同一であるので、その説明を省略する。まず、
スイッチング素子Ｑ2 のオン期間はコンデンサＣが第１
のダイオードＤ1 と第２のスイッチング素子Ｑ2 とトラ
ンジスタ１７のベース・エミッタ間とで短絡されている
ためにコンデンサＣの電圧は零である。スイッチング素
子Ｑ2 がオフ制御されると、この両端子間電圧Ｖ_DSが上
昇し、接続中点８の電位が第２のスイッチング素子Ｑ2
のソース電位よりも高くなる。これにより、第２の電源
用コンデンサ３と負荷１次巻線７ａとトランジスタ１６
のベース・エミッタ間とコンデンサＣと第２のダイオー
ドＤ2 とから成る回路でコンデンサＣの充電電流が流れ
る。この結果、図１の回路と同様にトランジスタ１６の
オンで第１のスイッチング素子Ｑ1 のオンが阻止され
る。コンデンサＣが電源１の電圧と同一の値まで充電さ
れると、コンデンサＣの充電電流が流れなくなり、第１
のスイッチング素子Ｑ1 のドレイン電位とソース電位と
がほぼ等しくなり、このドレイン・ソース間電圧Ｖ_DS1
がほぼ零になる。コンデンサＣの充電の終了に同期して
トランジスタ１６がオフになるので、第１の駆動巻線１
４による駆動が可能になり、第１のスイッチング素子Ｑ
1 がオンになる。これにより、図１と同様にゼロボルト
スイッチングが達成される。第１のスイッチング素子Ｑ
1 がオフ制御された時にはここで電圧降下が生じ、接続
中点８の電位が下る。このため、コンデンサＣと第１の
ダイオードＤ1 と負荷１次巻線７ａと第２の電源用コン
デンサ３とトランジスタ１７のベース・エミッタ間とか
ら成る回路でコンデンサＣの放電回路が形成され、この
放電電流が流れている期間は図１と同様にトランジスタ
１７がオンになり、第２のスイッチング素子Ｑ2 のオン
駆動が阻止される。コンデンサＣの放電が終了してこの
電圧が零になると、トランジスタ１７がオフになり、巻
線１５の制御信号Ｖ_S2が第２のスイッチング素子Ｑ2 に
有効に作用し、第２のスイッチング素子Ｑ2 がオンにな
り、ゼロボルトスイッチングが達成される。従って、図
６の回路によっても図１の回路と同一の作用効果が得る
ことができ、更にコンデンサの数を１個減らすことがで
きる。[Operation] In FIG. 6, operations other than charging and discharging of the capacitor C are the same as those in FIG. First,
During the ON period of the switching element Q2, the capacitor C is the first
Since the diode D1, the second switching element Q2, and the base-emitter of the transistor 17 are short-circuited, the voltage of the capacitor C is zero. When the switching element Q2 is controlled to be off, the voltage V _DS between both terminals rises, and the potential at the connection midpoint 8 becomes the second switching element Q2.
It becomes higher than the source potential of. As a result, the second power supply capacitor 3, the load primary winding 7a, the transistor 16
A charging current for the capacitor C flows between the base and the emitter of the capacitor, and the circuit composed of the capacitor C and the second diode D2. As a result, as in the circuit of FIG. 1, turning on the transistor 16 prevents turning on the first switching element Q1. When the capacitor C is charged to the same value as the voltage of the power source 1, the charging current of the capacitor C stops flowing and the first
The drain potential and the source potential of the switching element Q1 of almost equal, between the drain-source voltage V _DS1
Becomes almost zero. Since the transistor 16 is turned off in synchronization with the end of the charging of the capacitor C, the first drive winding 1
4 can be driven, and the first switching element Q
1 is turned on. This achieves zero volt switching as in FIG. First switching element Q
When 1 is turned off, a voltage drop occurs here, and the potential at the connection middle point 8 drops. Therefore, the discharge circuit of the capacitor C is formed by the circuit including the capacitor C, the first diode D1, the load primary winding 7a, the second power supply capacitor 3, and the base-emitter of the transistor 17, and this discharge is performed. While the current is flowing, the transistor 17 is turned on as in FIG. 1, so that the second switching element Q2 is prevented from being turned on. When the discharge of the capacitor C is completed and this voltage becomes zero, the transistor 17 is turned off, the control signal V _S2 of the winding 15 effectively acts on the second switching element Q2, and the second switching element Q2 becomes Turns on and zero volt switching is achieved. Therefore, the circuit shown in FIG. 6 can obtain the same effects as the circuit shown in FIG. 1, and the number of capacitors can be reduced by one.

【００２２】[0022]

【第６の実施例】図７は本発明に従うＲＣＣ型ＤＣ−Ｄ
Ｃコンバータ即ちスイッチングレギュレータを示す。こ
の図７において、直流電源４０に接続された第１及び第
２の電源端子４１、４２との間にトランス４３と図１と
同様の電界効果トランジスタから成るスイッチング素子
４５との直列回路が接続されている。トランス４３の２
次巻線４６にはダイオード４７とコンデンサ４８とから
成る出力整流平滑回路５０が接続されている。なお、２
次巻線４６の極性はスイッチング素子４５のオフ期間に
ダイオード４９をオンにする向きに決定されている。ス
イッチング素子４５を帰還によって自励でオン・オフ制
御するためにトランス４３に駆動巻線５１が設けられて
いる。この駆動巻線５１は１次及び２次巻線４４、４６
に電磁結合されている。駆動巻線５１の一端はコンデン
サ５２と抵抗５３とを介してスイッチング素子４５の制
御端子（ゲート）に接続され、他端はスイッチング素子
４５のソースに接続されている。起動抵抗５４は一方の
電源端子４１とスイッチング素子４５のゲートとの間に
接続されている。[Sixth Embodiment] FIG. 7 shows an RCC type DC-D according to the present invention.
A C converter or switching regulator is shown. In FIG. 7, a series circuit of a transformer 43 and a switching element 45 composed of a field effect transistor similar to that of FIG. 1 is connected between the first and second power supply terminals 41 and 42 connected to the DC power supply 40. ing. Transformer 43-2
An output rectifying / smoothing circuit 50 including a diode 47 and a capacitor 48 is connected to the secondary winding 46. 2
The polarity of the next winding 46 is determined so as to turn on the diode 49 during the off period of the switching element 45. A drive winding 51 is provided in the transformer 43 in order to control the switching element 45 on and off by feedback by self-excitation. The drive winding 51 includes primary and secondary windings 44 and 46.
Is electromagnetically coupled to. One end of the drive winding 51 is connected to the control terminal (gate) of the switching element 45 via the capacitor 52 and the resistor 53, and the other end is connected to the source of the switching element 45. The starting resistor 54 is connected between the one power supply terminal 41 and the gate of the switching element 45.

【００２３】本発明に従う動作を可能にするために、ゼ
ロボルトスイッチング用コンデンサ５５が充電用ダイオ
ード５６を介してスイッチング素子４５に並列に接続さ
れている。即ちコンデンサ５５の一端はスイッチング素
子４５の上端（ドレイン）に接続され、この他端はダイ
オード５６を介してスイッチング素子４５の下端（ソー
ス）に接続されている。また、スイッチング素子４５の
制御端子（ゲート）とソースとの間にはオン阻止手段を
構成するためのＰＮＰ型のトランジスタ５７が接続さ
れ、このトランジスタ５７のベースとダイオード５６の
アノードとの間に放電回路形成及びオン阻止手段として
機能するＮＰＮ型のトランジスタ５８が接続されてい
る。トランジスタ５８のコレクタは抵抗５９を介してス
イッチング素子４５のゲートに接続され、エミッタはダ
イオード５６に接続され、べースは下側の電源端子（グ
ランド端子）４２に接続されている。なお、トランジス
タ５７のベースに例えば特公平３−５７７１２号等で周
知な電圧制御回路６０が接続されている。To enable operation according to the invention, a zero volt switching capacitor 55 is connected in parallel with the switching element 45 via a charging diode 56. That is, one end of the capacitor 55 is connected to the upper end (drain) of the switching element 45, and the other end is connected to the lower end (source) of the switching element 45 via the diode 56. Further, a PNP type transistor 57 for forming an ON blocking means is connected between the control terminal (gate) and the source of the switching element 45, and a discharge occurs between the base of the transistor 57 and the anode of the diode 56. An NPN type transistor 58 which functions as a circuit forming and ON blocking means is connected. The collector of the transistor 58 is connected to the gate of the switching element 45 via the resistor 59, the emitter is connected to the diode 56, and the base is connected to the lower power supply terminal (ground terminal) 42. A well-known voltage control circuit 60 such as Japanese Patent Publication No. 3-57712 is connected to the base of the transistor 57.

【００２４】図７のスイッチングレギュレータの基本的
動作は従来のＲＣＣ型スイッチングレギュレータと同一
であり、スイッチング素子４５のオン期間にトランス４
３にエネルギーが蓄積され、スイッチング素子４５がオ
フの期間にダイオード４９が導通してトランス４３のエ
ネルギーがコンデンサ４８及び負荷に放出される。電圧
制御回路６０は電圧制御信号に応答してトランジスタ５
７をオンにする時点を調整する。トランジスタ５７がオ
ンになると、スイッチング素子４５の制御端子（ゲー
ト）がグランド端子４２に接続され、スイッチング素子
４５はオフになる。The basic operation of the switching regulator of FIG. 7 is the same as that of the conventional RCC type switching regulator, and the transformer 4 is turned on while the switching element 45 is on.
Energy is stored in 3, and the diode 49 conducts while the switching element 45 is off, and the energy of the transformer 43 is released to the capacitor 48 and the load. The voltage control circuit 60 responds to the voltage control signal by turning on the transistor 5
Adjust when to turn on 7. When the transistor 57 is turned on, the control terminal (gate) of the switching element 45 is connected to the ground terminal 42 and the switching element 45 is turned off.

【００２５】スイッチング素子４５のオフ時に電圧４０
と１次巻線４４の電圧との和によってコンデンサ５５が
電源４０の電圧の約２倍に充電される。コンデンサ５５
の電圧即ちスイッチング素子４５の電圧は図７に示すよ
うに徐々に増大するので、スイッチング素子４５のゼロ
ボルトスイッチングが達成される。なお、コンデンサ５
５の充電電流はダイオード５６を通って流れる。トラン
ス４３のエネルギーの放出が図８のｔ3 時点で終了する
と、ダイオード４７がオフになり、２次巻線４６がコン
デンサ４８から切り離される。これにより、電源４０の
電圧Ｅと１次巻線４４の電圧との和（２Ｅ）によるコン
デンサ５５の充電電圧のクランプが解除され、コンデン
サ５５と１次巻線４４のインダクタンスとの共振によっ
てコンデンサ５５の放電が開始し、ｔ3 〜ｔ4 区間に示
すようにコンデンサ５５の電圧は徐々に低下する。コン
デンサ５５の放電電流はコンデンサ５５と１次巻線４４
と電源４０とトランジスタ５８のベース・エミッタ間と
から成る回路で流れる。この結果、コンデンサ５５の放
電電流が流れている期間においては、トランジスタ５８
及び５７がオンになり、スイッチング素子４５のゲート
とソース間が短絡され、スイッチング素子４５のオフが
維持される。このため、仮りに図８のｔ4 よりも前に制
御回路６０からスイッチング素子４５のオフ解除を示す
信号が発生してもオフ解除が達成されず、トランジスタ
５７のオンが継続する。図８のｔ3 〜ｔ4 区間はコンデ
ンサ５５が電荷を有している期間であるので、もしこの
期間でスイッチング素子４５がオンするとコンデンサ５
５がスイッチング素子４５で短絡され、電力損失が生じ
ると共にノイズが発生する。これに対してｔ3 〜ｔ4 期
間でのスイッチング素子４５のオンを阻止してその後に
オンにすると、上述の電力損失及びノイズが発生しな
い。なお、コンデンサ５５の電圧が図７のｔ3 〜ｔ4 区
間で点線で示すようにｔ4 で零にならない場合であって
も、スイッチング素子４５のオン時点をコンデンサ５５
の働きで遅らせることによってそれなりの電力損失の低
減が達成される。When the switching element 45 is turned off, the voltage 40
And the voltage of the primary winding 44 causes the capacitor 55 to be charged to approximately twice the voltage of the power supply 40. Capacitor 55
Voltage, that is, the voltage of the switching element 45 gradually increases as shown in FIG. 7, so that the zero-volt switching of the switching element 45 is achieved. The capacitor 5
The charging current of 5 flows through the diode 56. When the release of energy from the transformer 43 ends at time t3 in FIG. 8, the diode 47 is turned off and the secondary winding 46 is disconnected from the capacitor 48. Accordingly, the clamp of the charging voltage of the capacitor 55 due to the sum (2E) of the voltage E of the power supply 40 and the voltage of the primary winding 44 is released, and the capacitor 55 is resonated with the inductance of the primary winding 44. Discharge starts, and the voltage of the capacitor 55 gradually decreases as shown in the section from t3 to t4. The discharge current of the capacitor 55 is the same as that of the capacitor 55 and the primary winding 44.
And the power supply 40 and the base-emitter of the transistor 58. As a result, during the period when the discharge current of the capacitor 55 is flowing, the transistor 58
And 57 are turned on, the gate and the source of the switching element 45 are short-circuited, and the switching element 45 is kept off. Therefore, even if a signal indicating that the switching element 45 is turned off is generated from the control circuit 60 before t4 in FIG. 8, the off release is not achieved and the transistor 57 continues to be turned on. Since the period from t3 to t4 in FIG. 8 is a period in which the capacitor 55 has a charge, if the switching element 45 is turned on in this period, the capacitor 5
5 is short-circuited by the switching element 45, causing power loss and noise. On the other hand, if the switching element 45 is prevented from being turned on during the period t3 to t4 and then turned on, the above-mentioned power loss and noise do not occur. Even when the voltage of the capacitor 55 does not become zero at t4 as shown by the dotted line in the section from t3 to t4 in FIG.
By delaying by the action of, a certain reduction in power loss is achieved.

【００２６】[0026]

【第７の実施例】次に、図９を参照して第７の実施例の
ＲＣＣ型ＤＣ−ＤＣコンバータを説明する。但し、図９
において図７と共通する部分には同一符号を付してその
説明を省略する。図９の回路ではスイッチング素子４５
としてバイポーラトランジスタが使用され、図７のトラ
ンジスタ５８の代りにダイオード６１が接続されてい
る。図９において、ダイオード６１はスイッチング素子
（トランジスタ）４５のベースとダイオード５６のアノ
ードとの間に接続されている。また、駆動巻線５１とス
イッチング素子４５のベースとの間にはダイオード６２
とコンデンサ６３との並列回路が接続されている。[Seventh Embodiment] Next, an RCC type DC-DC converter of a seventh embodiment will be described with reference to FIG. However, FIG.
In FIG. 7, parts common to those in FIG. 7 are assigned the same reference numerals and explanations thereof are omitted. In the circuit of FIG. 9, the switching element 45
A bipolar transistor is used as, and a diode 61 is connected instead of the transistor 58 of FIG. In FIG. 9, the diode 61 is connected between the base of the switching element (transistor) 45 and the anode of the diode 56. In addition, a diode 62 is provided between the drive winding 51 and the base of the switching element 45.
And a capacitor 63 are connected in parallel.

【００２７】この実施例でもスイッチング素子４５のオ
ン期間にトランス４３にエネルギーが蓄積され、オフ期
間にダイオード４７を介して放出される。出力電圧の調
整はトランジスタ５７によるベース電流のバイパス量の
制御で達成している。スイッチング素子４５のオン開始
は駆動巻線５１の正方向電圧（上向き電圧）によって達
成される。スイッチング素子４５のオフ開始はスイッチ
ング素子４５の非飽和領域への移行又はトランス４３の
飽和によって達成される。Also in this embodiment, energy is stored in the transformer 43 during the ON period of the switching element 45 and is discharged through the diode 47 during the OFF period. The adjustment of the output voltage is achieved by controlling the bypass amount of the base current by the transistor 57. The on-start of the switching element 45 is achieved by the forward voltage (upward voltage) of the drive winding 51. The start of turning off the switching element 45 is achieved by shifting the switching element 45 to a non-saturation region or saturating the transformer 43.

【００２８】スイッチング素子４５がオフに転換する
と、コンデンサ５５が電源４０と１次巻線４４とコンデ
ンサ５５とダイオード５６とから成る回路で充電され
る。この時、コンデンサ５５は電源４０の電圧Ｅの２倍
に充電される。コンデンサ５５はインダクタンス４４と
の共振によって充電されるので、徐々にこの電圧が高く
なり、スイッチング素子４５のゼロボルトスイッチング
及びノイズ抑制が達成される。スイッチング素子４５の
オフが継続してトランス４３のエネルギーの放出が終了
してダイオード４７がオフになると、コンデンサ５５の
クランプが解除され、コンデンサ５５と１次巻線４４の
インダクタンスとの共振動作によってコンデンサ５５と
１次巻線４４と電源４０と駆動巻線５１とダイオード６
２と抵抗５３とダイオード６１とから成る放電回路で放
電電流が流れ、コンデンサ５５の電圧が零ボルトまで低
下する。コンデンサ５５の放電電流が流れている間はス
イッチング素子４５のベースがグランドに近いレベルに
保たれるために、スイッチング素子４５はオフに保たれ
る。コンデンサ５５の放電が終了すると、駆動巻線５１
の正方向電圧又は起動抵抗５４の電流に基づいてスイッ
チング素子４５はオンに転換する。スイッチング素子４
５がオンした時点でコンデンサ５５の電圧は零であるの
で、コンデンサ５５の電荷がスイッチング素子４５を通
して放出される動作は生じない。これにより電力損失の
低減及びノイズの抑制が達成される。なお、図９で点線
で示すように図３の回路と同様にダイオード６４を設け
ることができる。また、ダイオード６４をダイオード５
６に逆並列接続することができる。When the switching element 45 is turned off, the capacitor 55 is charged by the circuit composed of the power supply 40, the primary winding 44, the capacitor 55 and the diode 56. At this time, the capacitor 55 is charged to twice the voltage E of the power supply 40. Since the capacitor 55 is charged by resonance with the inductance 44, this voltage gradually increases, and zero-volt switching of the switching element 45 and noise suppression are achieved. When the switching element 45 continues to be turned off and the energy of the transformer 43 is released to turn off the diode 47, the clamp of the capacitor 55 is released, and the capacitor 55 and the inductance of the primary winding 44 resonate to cause the capacitor to operate. 55, primary winding 44, power supply 40, drive winding 51, and diode 6
A discharge current flows in the discharge circuit including the resistor 2, the resistor 53, and the diode 61, and the voltage of the capacitor 55 drops to zero volt. While the discharging current of the capacitor 55 is flowing, the base of the switching element 45 is kept at a level close to the ground, so that the switching element 45 is kept off. When the capacitor 55 is completely discharged, the drive winding 51
The switching element 45 is turned on based on the positive voltage or the current of the starting resistor 54. Switching element 4
Since the voltage of the capacitor 55 is zero when 5 is turned on, the operation of discharging the charge of the capacitor 55 through the switching element 45 does not occur. This achieves reduction of power loss and suppression of noise. As shown by the dotted line in FIG. 9, the diode 64 can be provided as in the circuit of FIG. Also, replace the diode 64 with the diode 5
6 can be connected in anti-parallel.

【００２９】[0029]

【第８の実施例】図１０は第８の実施例のＤＣ−ＤＣコ
ンバータを示す。この図１０の回路は図７の回路を他励
式に変形し、スイッチング素子４５の制御端子にＰＷＭ
パルス発生回路６０ａを接続したものである。その他は
図７と同一に構成されており、図１０において図７と共
通する部分には同一の符号が付されている。ＰＷＭパル
ス発生回路６０ａは所定周期でスイッチング素子４５を
オン・オフするパルス列を発生する。その他の動作は図
７と同一であり、同一の効果が得られる。なお、図１０
のスイッチング素子４５をバイポーラトランジスタにす
ることができる。[Eighth Embodiment] FIG. 10 shows a DC-DC converter according to an eighth embodiment. The circuit of FIG. 10 is obtained by modifying the circuit of FIG.
The pulse generation circuit 60a is connected. Others are the same as those in FIG. 7, and portions in FIG. 10 common to those in FIG. 7 are denoted by the same reference numerals. The PWM pulse generation circuit 60a generates a pulse train that turns on / off the switching element 45 at a predetermined cycle. Other operations are the same as those in FIG. 7, and the same effects are obtained. Note that FIG.
The switching element 45 can be a bipolar transistor.

【００３０】[0030]

【第９の実施例】図１１は第９の実施例のインバータを
示す。この図１１の回路は図１の回路をセンタタップ式
のプッシュプル回路に変形したものであって、センタタ
ップ型の出力トランス７０が設けられ。この１次巻線７
１のセンタタップと接続中点８との間に直流電源１が接
続され、１次巻線７１の一端が第１のスイッチング素子
Ｑ1 に接続され、他端が第２のスイッチング素子Ｑ2 に
接続され、２次巻線７２に負荷７３が接続されている。
図１１において図１と共通する部分には同一の符号が付
されている。第１のコンデンサＣ1 の充電電流は、直流
電源１と１次巻線７１の上半分とコンデンサＣ1 とダイ
オードＤ1 の回路で流れる。コンデンサＣ1の放電電流
は、コンデンサＣ1 と１次巻線７１のインダクタンスと
の共振によってコンデンサＣ1 と１次巻線７１の上半分
と電源１とトランジスタ１６のベース・エミッタ間とか
ら成る回路で流れる。第２のコンデンサＣ2 の充電及び
放電も同様に達成される。コンデンサＣ1 、Ｃ2 は電源
１の電圧の２倍に充電される。図１１のスイッチング素
子Ｑ1 、Ｑ2 のゼロボルトスイッチングの動作は図１の
回路と実質的に同一であり、図１と同一の作用効果が得
られる。[Ninth Embodiment] FIG. 11 shows an inverter according to a ninth embodiment. The circuit of FIG. 11 is a modification of the circuit of FIG. 1 to a center tap type push-pull circuit, and is provided with a center tap type output transformer 70. This primary winding 7
The DC power supply 1 is connected between the center tap of No. 1 and the connection middle point 8, one end of the primary winding 71 is connected to the first switching element Q1, and the other end is connected to the second switching element Q2. A load 73 is connected to the secondary winding 72.
In FIG. 11, parts common to those in FIG. 1 are designated by the same reference numerals. The charging current of the first capacitor C1 flows in the circuit of the DC power supply 1, the upper half of the primary winding 71, the capacitor C1 and the diode D1. The discharge current of the capacitor C1 flows through a circuit composed of the capacitor C1 and the upper half of the primary winding 71, the power supply 1 and the base-emitter of the transistor 16 due to resonance of the capacitor C1 and the inductance of the primary winding 71. Charging and discharging of the second capacitor C2 is likewise achieved. The capacitors C1 and C2 are charged to twice the voltage of the power supply 1. The zero-volt switching operation of the switching elements Q1 and Q2 of FIG. 11 is substantially the same as that of the circuit of FIG. 1, and the same effect as that of FIG. 1 is obtained.

【００３１】[0031]

【第１０の実施例】図１２は第１０の実施例のインバー
タを示す。このインバータ回路は、図３及び図１１の回
路の一部を変形したものであるので、これ等と共通する
部分に同一の符号が付されている。即ち、図３のコンデ
ンサＣ1 、Ｃ2 の充放電回路を図１１のプッシュプル型
インバータに適用したものである。従って、図１２の回
路は図３と同様の効果を有する。なお、ダイオードＤ5
、Ｄ6 をダイオードＤ1 、Ｄ2 に逆並列接続すること
ができる。また、図５の回路のコンデンサＣ1 、Ｃ2 の
充電及び放電回路を図１２のこれと置き換えることがで
きる。[Tenth Embodiment] FIG. 12 shows an inverter according to a tenth embodiment. Since this inverter circuit is obtained by modifying a part of the circuits shown in FIGS. 3 and 11, the same reference numerals are given to parts common to these circuits. That is, the charge / discharge circuit for the capacitors C1 and C2 of FIG. 3 is applied to the push-pull type inverter of FIG. Therefore, the circuit of FIG. 12 has the same effect as that of FIG. The diode D5
, D6 can be connected in anti-parallel to the diodes D1, D2. Also, the charging and discharging circuit for the capacitors C1 and C2 of the circuit of FIG. 5 can be replaced with that of FIG.

【００３２】[0032]

【第１１の実施例】図１３は第１１の実施例を示す。こ
の図１３は図１の回路を図６の場合と同様に１つのコン
デンサＣを使用する方式に変形したものである。従っ
て、図１３において図１と共通する部分には同一の符号
を付してその説明を省略する。図１３においては共通の
駆動信号入力端子１３ａが抵抗１１、１２を介して第１
及び第２のスイッチング素子Ｑ1 、Ｑ2 の制御端子（ゲ
ート）に接続されている。第１及び第２のスイッチング
素子Ｑ1 、Ｑ2 はＮチャネル型とＰチャネル型とに形成
され、互いに逆の極性を有する。そして、第２のスイッ
チング素子Ｑ2 のドレインがグランドに接続されてい
る。ゼロボルトスイッチングを行うために、第１及び第
２のスイッチング素子Ｑ1 、Ｑ2 の制御端子（ゲート）
の相互間にＮＰＮ型トランジスタ１６とＰＮＰ型トラン
ジスタ１７との直列回路が接続され、これ等のベースは
接続中点８にそれぞれ接続されている。コンデンサＣは
第１のスイッチング素子Ｑ1 の上端（ドレイン）と第１
及び第２のトランジスタ１６及び１７の接続点との間に
接続されている。共通の駆動信号供給端子１３ａは第１
のスイッチング素子Ｑ1 をオンにするための正方向パル
スＶ_S1と第２のスイッチング素子Ｑ2 をオンにするため
の負方向パルスＶ_S2とを交互に発生する。[Eleventh Embodiment] FIG. 13 shows an eleventh embodiment. 13 is a modification of the circuit of FIG. 1 to a system using one capacitor C as in the case of FIG. Therefore, in FIG. 13, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. In FIG. 13, the common drive signal input terminal 13 a is the first via the resistors 11 and 12.
And the control terminals (gates) of the second switching elements Q1 and Q2. The first and second switching elements Q1 and Q2 are formed into an N-channel type and a P-channel type and have polarities opposite to each other. The drain of the second switching element Q2 is connected to the ground. Control terminals (gates) of the first and second switching elements Q1 and Q2 for performing zero volt switching.
A series circuit of an NPN type transistor 16 and a PNP type transistor 17 is connected to each other, and their bases are connected to a connection middle point 8, respectively. The capacitor C is connected to the upper end (drain) of the first switching element Q1 and the first
And the connection point of the second transistors 16 and 17 are connected. The common drive signal supply terminal 13a is the first
The positive direction pulse V _S1 for turning on the switching element Q1 and the negative direction pulse V _S2 for turning on the second switching element Q2 are alternately generated.

【００３３】第１及び第２のスイッチング素子Ｑ1 、Ｑ
2 の交互のオン・オフによってＤＣ−ＡＣ変換する動作
は図１の回路と同一である。また、１つのコンデンサＣ
によってゼロボルトスイッチングを達成する動作は図６
とほぼ同一である。第２のスイッチング素子Ｑ2 のオン
期間には接続中点８がグランドになるので、コンデンサ
Ｃは電源１の電圧に充電される。第２のスイッチング素
子Ｑ2 がオフ制御されると、この両端子間電圧Ｖ_DSが上
昇し、接続中点８の電位が高くなる。これにより、コン
デンサＣと第１の電源用コンデンサ２と負荷１次巻線７
ａと第１のトランジスタ１６のベース・エミッタ間とか
ら成る回路でコンデンサＣの放電電流が流れる。この結
果、図１の回路と同様にトランジスタ１６のオンで第１
のスイッチング素子Ｑ1 のオンが阻止される。コンデン
サＣの放電が終了すると、第１のスイッチング素子Ｑ1
のドレイン電位とソース電位とがほぼ等しくなり、この
ドレイン・ソース間電圧Ｖ_DS1がほぼ零になる。コンデ
ンサＣの放電の終了に同期してトランジスタ１６がオフ
になるので、駆動端子１３ａの駆動信号による駆動が可
能になり、第１のスイッチング素子Ｑ1 がオンになる。
これにより、図１と同様にゼロボルトスイッチングが達
成される。第１のスイッチング素子Ｑ1 がオフ制御され
た時にはここで電圧降下が生じ、接続中点８の電位が下
る。このため、電源１とコンデンサＣと第２のトランジ
スタ１７のエミッタ・ベース間と負荷１次巻線７ａと第
２の電源用コンデンサ３とから成る回路でコンデンサＣ
の充電回路が形成され、この充電電流が流れている期間
は図１と同様にトランジスタ１７がオンになり、第２の
スイッチング素子Ｑ2 のオン駆動が阻止される。コンデ
ンサＣの充電が終了してこの電圧が電源１の電圧になる
と、トランジスタ１７がオフになり、駆動信号が第２の
スイッチング素子Ｑ2 に有効に作用し、第２のスイッチ
ング素子Ｑ2 がオンになり、ゼロボルトスイッチングが
達成される。従って、図１３の回路によっても図１の回
路と同一の作用効果を得ることができ、更にコンデンサ
の数を１個減らすことができる。First and second switching elements Q1 and Q
The operation of performing DC-AC conversion by alternating ON / OFF of 2 is the same as the circuit of FIG. Also, one capacitor C
The operation of achieving zero volt switching by means of FIG.
Is almost the same as. During the ON period of the second switching element Q2, the connection middle point 8 becomes the ground, so that the capacitor C is charged to the voltage of the power source 1. When the second switching element Q2 is turned off, the voltage V _DS between both terminals rises, and the potential at the connection middle point 8 rises. As a result, the capacitor C, the first power supply capacitor 2, and the load primary winding 7
The discharge current of the capacitor C flows in the circuit composed of a and the base-emitter of the first transistor 16. As a result, when the transistor 16 is turned on as in the circuit of FIG.
ON of the switching element Q1 is blocked. When the discharge of the capacitor C is completed, the first switching element Q1
The drain potential and the source potential become substantially equal to each other, and the drain-source voltage V _DS1 becomes substantially zero. Since the transistor 16 is turned off in synchronization with the end of the discharge of the capacitor C, the driving by the drive signal of the drive terminal 13a becomes possible and the first switching element Q1 is turned on.
This achieves zero volt switching as in FIG. When the first switching element Q1 is turned off, a voltage drop occurs here, and the potential at the connection middle point 8 drops. Therefore, in the circuit including the power supply 1, the capacitor C, the emitter / base of the second transistor 17, the load primary winding 7a, and the second power supply capacitor 3, the capacitor C
The charging circuit is formed, and during the period when this charging current is flowing, the transistor 17 is turned on as in the case of FIG. 1, and the on-driving of the second switching element Q2 is blocked. When this voltage reaches the voltage of the power supply 1 after the charging of the capacitor C is completed, the transistor 17 is turned off, the drive signal is effectively applied to the second switching element Q2, and the second switching element Q2 is turned on. , Zero volt switching is achieved. Therefore, the circuit of FIG. 13 can achieve the same effects as those of the circuit of FIG. 1, and further reduce the number of capacitors by one.

【００３４】[0034]

【第１２の実施例】次に、図１４に示す第１２の実施例
の変形ハーフブリッジ型即ちＳＥＰＰ型インバータを説
明する。但し、図１４において図１と共通する部分には
同一の符号を付してその説明を省略する。図１４では第
２のスイッチング素子Ｑ2 にコンデンサ３ａを介して負
荷回路７が並列に接続されている。その他は図１と同様
に構成されている。第１及び第２のスイッチング素子Ｑ
1 、Ｑ2 の交互のオン・オフに対応したコンデンサ３ａ
の充放電によって負荷回路７に交流が供給される。コン
デンサＣ1 、Ｃ2 の放電終了前のスイッチング素子Ｑ1
、Ｑ2 のオンの阻止は図１と同様に達成される。従っ
て、図１の回路と同様の作用効果を得ることができる。
なお、図１４ではオン阻止手段としてトランジスタ１
６、１７とダイオードＤ1 、Ｄ2 とが設けられている
が、この代りに、図３又は図４のダイオードＤ1 〜Ｄ6
の回路とすること、又は図５のオン阻止回路にすること
ができる。また、図１４の変形ハーフブリッジ型インバ
ータ回路においても、図６の１つのコンデンサＣの方
式、図１１のオン阻止方式、図１２のオン阻止方式、図
１３、図１５、図１６、図１７の方式を採用することが
できる。[Twelfth Embodiment] A modified half-bridge type or SEPP inverter of the twelfth embodiment shown in FIG. 14 will be described below. However, in FIG. 14, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. In FIG. 14, the load circuit 7 is connected in parallel to the second switching element Q2 via the capacitor 3a. Others are the same as in FIG. First and second switching element Q
Capacitor 3a corresponding to alternating ON / OFF of 1 and Q2
An alternating current is supplied to the load circuit 7 by the charging and discharging of. Switching element Q1 before discharge of capacitors C1 and C2
, Q2 ON blocking is achieved as in FIG. Therefore, the same effect as that of the circuit of FIG. 1 can be obtained.
In FIG. 14, the transistor 1 is used as the on-blocking means.
6, 17 and diodes D1 and D2 are provided, but instead of this, the diodes D1 to D6 of FIG. 3 or 4 are provided.
Circuit, or the on-blocking circuit of FIG. Also, in the modified half-bridge type inverter circuit of FIG. 14, one capacitor C system of FIG. 6, ON blocking system of FIG. 11, ON blocking system of FIG. 12, FIG. 13, FIG. 15, FIG. 16, and FIG. A method can be adopted.

【００３５】[0035]

【第１３の実施例】次に、図１８に示す第１３の実施例
のフルブリッジ型インバータを説明する。但し、図１８
において図１と共通する部分には同一の符号を付してそ
の説明を省略する。図１８においては、図１のコンデン
サ２、３の代りに第３及び第４のスイッチング素子Ｑ3
、Ｑ4 が接続されている。第３及び第４のスイッチン
グ素子Ｑ3 、Ｑ4 に関連してコンデンサＣ3 、Ｃ4 、ト
ランジスタ８０、８１、ダイオード８２、８３、駆動巻
線８４、８５、抵抗８６、８７が第１及び第２のスイッ
チング素子Ｑ1 、Ｑ2 の場合と同様に設けられている。
駆動巻線８４、８５はトランス１０に一体に形成されて
いる。図１８の回路では周知のように、第１及び第４の
スイッチング素子Ｑ2 、Ｑ4 が同時にオンになり、第２
及び第３のスイッチング素子Ｑ2 、Ｑ3 が同時にオンに
なる。各スイッチング素子Ｑ1 〜Ｑ4 のオン・オフ動作
は図１のスイッチング素子Ｑ1 、Ｑ2 と同一であるの
で、図１８の回路は図１の回路と同一の作用効果を有す
る。なお、図１８のフルブリッジ型インバータ回路にお
いても、図３、図４、図５、図６、図１３、図１５、図
１６、図１７の回路方式を適用することができる。[Thirteenth Embodiment] A full-bridge inverter according to the thirteenth embodiment shown in FIG. 18 will be described below. However, in FIG.
In FIG. 1, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. 18, instead of the capacitors 2 and 3 of FIG. 1, third and fourth switching elements Q3 are used.
, Q4 are connected. Capacitors C3, C4, transistors 80, 81, diodes 82, 83, drive windings 84, 85, resistors 86, 87 are associated with the third and fourth switching elements Q3, Q4 as the first and second switching elements. It is provided as in the case of Q1 and Q2.
The drive windings 84 and 85 are formed integrally with the transformer 10. As is well known in the circuit of FIG. 18, the first and fourth switching elements Q2 and Q4 are turned on at the same time, and the second
And the third switching elements Q2 and Q3 are turned on at the same time. Since the ON / OFF operation of each switching element Q1 to Q4 is the same as that of the switching elements Q1 and Q2 of FIG. 1, the circuit of FIG. 18 has the same effect as the circuit of FIG. Note that the circuit systems of FIGS. 3, 4, 5, 6, 13, 15, 16 and 17 can also be applied to the full-bridge inverter circuit of FIG.

【００３６】[0036]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。（１）図１の回路を図１７に示すように接続中点８を
中心に上下対称になるように変形することができる。但
し、図１７では第１及び第２のスイッチング素子Ｑ1 、
Ｑ2 及び第１及び第２のトランジスタ１６、１７は互い
に逆の導電型に形成れている。図３、図４及び図５の回
路も図１７と同様に変形することができる。（２）第１及び第２のコンデンサＣ1 、Ｃ2 のいずれ
か一方を省いた回路にすることができる。この場合であ
っても第１及び第２のスイッチング素子Ｑ1 、Ｑ2 のい
ずれか一方のゼロボルトスイッチングは達成される。（３）図７及び図９の回路をスイッチング素子４５が
オンの時にダイオード４７がオンになるフォワード型の
コンバータにも適用可能である。また、図７、図９の回
路から整流平滑回路４９を省いてインバータとすること
もできる。（４）図３及び図４の回路を図１５及び図１６に示す
ように変形することができる。即ち、図３及び図４の回
路から第１のコンデンサＣ1 を省いて図６と同様に１つ
のコンデンサＣを第１及び第２のダイオードＤ1 、Ｄ2
のアノード間に接続することができる。（５）図２では駆動巻線１４、１５の駆動信号Ｖ_S1、
Ｖ_S2の相互間に休止期間（ｔ2 〜ｔ3 ）を設けたが、こ
の休止期間を設けない構成とすることができる。この休
止期間を設けなくともコンデンサＣ1 、Ｃ2 の電流が流
れる期間は自動的に休止期間となる。MODIFICATION The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible. (1) As shown in FIG. 17, the circuit of FIG. 1 can be modified so as to be vertically symmetrical about the connection middle point 8. However, in FIG. 17, the first and second switching elements Q1,
Q2 and the first and second transistors 16 and 17 are formed to have opposite conductivity types. The circuits of FIGS. 3, 4 and 5 can be modified similarly to FIG. (2) It is possible to form a circuit in which one of the first and second capacitors C1 and C2 is omitted. Even in this case, zero volt switching of either one of the first and second switching elements Q1 and Q2 is achieved. (3) The circuits of FIGS. 7 and 9 can be applied to a forward type converter in which the diode 47 is turned on when the switching element 45 is turned on. Further, the rectifying / smoothing circuit 49 may be omitted from the circuits of FIGS. 7 and 9 to form an inverter. (4) The circuits of FIGS. 3 and 4 can be modified as shown in FIGS. 15 and 16. That is, the first capacitor C1 is omitted from the circuits of FIGS. 3 and 4, and one capacitor C is replaced by the first and second diodes D1 and D2 as in FIG.
Can be connected between the anodes. (5) In FIG. 2, the drive signal V _S1 of the drive windings 14 and 15,
Is provided rest period (t2 -t3) therebetween of V _S2, it can be configured without provision of the rest period. Even if the idle period is not provided, the period during which the currents of the capacitors C1 and C2 flow is automatically set as the idle period.

[Brief description of drawings]

【図１】第１の実施例のインバータを示す回路図であ
る。FIG. 1 is a circuit diagram showing an inverter of a first embodiment.

【図２】図１の各部の波形図である。FIG. 2 is a waveform diagram of each part of FIG.

【図３】第２の実施例のインバータを示す回路図であ
る。FIG. 3 is a circuit diagram showing an inverter of a second embodiment.

【図４】第３の実施例のインバータを示す回路図であ
る。FIG. 4 is a circuit diagram showing an inverter of a third embodiment.

【図５】第４の実施例のインバータを示す回路図であ
る。FIG. 5 is a circuit diagram showing an inverter of a fourth embodiment.

【図６】第５の実施例のインバータを示す回路図であ
る。FIG. 6 is a circuit diagram showing an inverter of a fifth embodiment.

【図７】第６の実施例のＤＣ−ＤＣコンバータを示す回
路図である。FIG. 7 is a circuit diagram showing a DC-DC converter of a sixth embodiment.

【図８】図７のスイッチング素子の電圧を示す波形図で
ある。FIG. 8 is a waveform diagram showing the voltage of the switching element of FIG.

【図９】第７の実施例のＤＣ−ＤＣコンバータを示す回
路図である。FIG. 9 is a circuit diagram showing a DC-DC converter of a seventh embodiment.

【図１０】図８の実施例のＤＣ−ＤＣコンバータを示す
回路図である。10 is a circuit diagram showing a DC-DC converter of the embodiment of FIG.

【図１１】第９の実施例のインバータを示す回路図であ
る。FIG. 11 is a circuit diagram showing an inverter of a ninth embodiment.

【図１２】第１０の実施例のインバータを示す回路図で
ある。FIG. 12 is a circuit diagram showing an inverter of a tenth embodiment.

【図１３】第１１の実施例のインバータを示す回路図で
ある。FIG. 13 is a circuit diagram showing an inverter of an eleventh embodiment.

【図１４】第１２の実施例のインバータを示す回路図で
ある。FIG. 14 is a circuit diagram showing an inverter of a twelfth embodiment.

【図１５】変形例のインバータを示す回路図である。FIG. 15 is a circuit diagram showing a modified inverter.

【図１６】別の変形例を示す回路図である。FIG. 16 is a circuit diagram showing another modification.

【図１７】更に別の変形例のインバ−タを示す回路図で
ある。FIG. 17 is a circuit diagram showing an inverter of another modification.

【図１８】第１３の実施例のインバ−タを示す回路図で
ある。FIG. 18 is a circuit diagram showing an inverter of the 13th embodiment.

[Explanation of symbols]

Ｑ1 、Ｑ2 スイッチング素子Ｃ1 、Ｃ2 コンデンサＤ1 、Ｄ2 ダイオード Q1, Q2 switching element C1, C2 capacitor D1, D2 diode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０２Ｍ 7/538 9181−5Ｈ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁶ Identification code Internal reference number FI technical display location H02M 7/538 9181-5H

Claims

[Claims]

1. A circuit device having a switching element for turning on / off a DC voltage supplied from a DC power supply, wherein the switching element is connected to the switching element via a directional diode or a pn junction capable of flowing a charging current. A zero-volt switching capacitor connected in parallel, and a discharge path of the capacitor is formed so as to pass through the power supply or the power supply capacitor without passing through the switching element, and a discharge current of the capacitor flows in the discharge path. And a means for preventing the ON operation of the switching element when the circuit device is present.

2. A half-bridge type or modified half-bridge type or full-bridge type inverter circuit device for turning on / off a switching element connected to a direct current power source to convert direct current to alternating current, wherein one or a plurality of switching elements are provided. A capacitor (C1 or C) connected in parallel via the diode and / or the pn junction, and an ON blocking means for blocking the input of an ON drive signal to the control terminal of the switching element. An inverter circuit device configured to operate the on-blocking means based on a current flowing through the inverter circuit device.

3. A first and a second DC power supply (2, 3) and a first and a second switching element (Q1, Q2),
One end of the first power supply (2) is connected to one end of the first switching element (Q1), and the first power supply (2)
Of the second switching element (Q2) is connected to one end of the second power source (3), and the other end of the first switching element (Q1) is connected to one end of the second switching element (Q2). The other end of the power source (3) is connected to the second switching element (Q2
) Connected to the other end of the first and second power supplies (2,
A load circuit (7) is connected between the connection middle point of 3) and the connection middle point (8) of the first and second switching elements (Q1, Q2), and the first and second switching elements are connected. First and second drive signal supply circuits (14, 15) for alternately turning on / off the first and second switching elements (Q1, Q2) are connected to control terminals of (Q1, Q2). In the above inverter circuit device, a capacitor (C1) connected in parallel to the first switching element (Q1) through a capacitor charging diode (D1) or a pn junction, and the first power supply (2). Means for forming a discharge circuit of the capacitor (C1) passing through the load circuit (7) and the load circuit (7) and for preventing the first switching element (Q1) from being turned on when a discharge current of the capacitor (C1) flows. (16 Inverter circuit apparatus characterized by comprises a D3, D5) and.

4. Having first and second DC power supplies (2, 3) and first and second switching elements (Q1, Q2),
One end of the first power supply (2) is connected to one end of the first switching element (Q1), and the first power supply (2)
Of the second switching element (Q2) is connected to one end of the second power source (3), and the other end of the first switching element (Q1) is connected to one end of the second switching element (Q2). The other end of the power source (3) is connected to the second switching element (Q2
) Connected to the other end of the first and second power supplies (2,
A load circuit (7) is connected between the connection middle point of 3) and the connection middle point (8) of the first and second switching elements (Q1, Q2), and the first and second switching elements are connected. First and second drive signal supply circuits (14, 15) for alternately turning on / off the first and second switching elements (Q1, Q2) are connected to control terminals of (Q1, Q2). In the inverter circuit device, a capacitor (C1) connected in parallel to the first switching element (Q1) via a capacitor discharging diode (D5) and a charging circuit for the capacitor (C1) are formed. An inverter circuit device further comprising means (20, 21) for preventing the first switching element (Q1) from being turned on when a charging current of the capacitor (C1) is flowing.

5. A direct current is converted into an alternating current by including at least first and second switching elements (Q1, Q2) and alternately turning on and off the first and second switching elements (Q1, Q2). In the half-bridge, modified half-bridge, or full-bridge type inverter circuit device, the drive signal for supplying to the control terminal of the first switching element (Q1) is bypassed and the first switching element (Q1) A first on-blocking means (16, D1 or D1, D3, D5) for blocking ON of the second switching element (Q2) and a drive signal for supplying to the control terminal of the second switching element (Q2). Of the first and second on-blocking means (17, D2 or D2, D4, D6) for blocking the on-state of the switching element (Q2) of A capacitor (C) connected in parallel to the second switching element (Q2) via a section, and the first and second blocking means are alternately arranged by charging and discharging the capacitor (C). An inverter circuit device, which is configured to be in an on-blocking state.

6. A first and a second DC power supply (2, 3) and a first and a second switching element (Q1, Q2),
One end of the first power supply (2) is connected to one end of the first switching element (Q1), and the first power supply (2)
Of the second switching element (Q2) is connected to one end of the second power source (3), and the other end of the first switching element (Q1) is connected to one end of the second switching element (Q2). The other end of the power source (3) is connected to the second switching element (Q2
) Connected to the other end of the first and second power supplies (2,
A load circuit (7) is connected between the connection middle point of 3) and the connection middle point (8) of the first and second switching elements (Q1, Q2), and the first and second switching elements are connected. First and second drive signal supply circuits (14, 15) for alternately turning on / off the first and second switching elements (Q1, Q2) are connected to control terminals of (Q1, Q2). In the inverter circuit device, the first switching element (Q1) is connected between the control terminal of the first switching element (Q1) and the connection midpoint (8) of the first and second switching elements (Q1, Q2). Transistor (1
6) and a series circuit of the first diode (D1), a second circuit connected between the control terminal of the second switching element (Q2) and the other end of the second power source (3). A series circuit including a transistor (17) and a second diode (D2), a connection point between the first transistor (16) and the first diode (D1), and the second transistor (1).
7) and a capacitor (C) connected between the connection point between the second diode (D2) and the second diode (D2), and the base of the first transistor (16) is the first and second switching elements. An inverter circuit, which is connected to a connection midpoint (8) of (Q1, Q2) and a base of the second transistor (17) is connected to the other end of the second power source (3). apparatus.

7. A first and a second DC power supply (2, 3) and a first and a second switching element (Q1, Q2),
One end of the first power supply (2) is connected to one end of the first switching element (Q1), and the first power supply (2)
Of the second switching element (Q2) is connected to one end of the second power source (3), and the other end of the first switching element (Q1) is connected to one end of the second switching element (Q2). The other end of the power source (3) is connected to the second switching element (Q2
) Connected to the other end of the first and second power supplies (2,
A load circuit (7) is connected between the connection middle point of 3) and the connection middle point (8) of the first and second switching elements (Q1, Q2), and the first and second switching elements are connected. First and second drive signal supply circuits (14, 15) for alternately turning on / off the first and second switching elements (Q1, Q2) are connected to control terminals of (Q1, Q2). In the above inverter circuit device, there is a first directivity between the connection midpoint (8) of the first and second switching elements (Q1, Q2) and the other end of the second power source (3). A series circuit of a first diode (D1), a capacitor (C), and a second diode (D2) having a second directivity opposite to the first direction is connected, and the first switching element ( A third terminal is provided between the control terminal of Q1) and the first diode (D1). A diode (D3) is connected, said second switching element (Q
A fourth diode (D4) is connected between the control terminal of 2) and the second diode (D2), and the first and third diodes (D1, D3) are connected to the first switching element ( Q1) is connected in series between the control terminal and the connection midpoint (8), and has a directivity to be conducted by a drive signal of the first switching element (Q1). A series circuit of the first and third diodes (D1, D3) or a fifth circuit in antiparallel to the first diode (D1).
Diode (D5) is connected between the second and fourth diodes (D2, D4) between the control terminal of the second switching element (Q2) and the other end of the second power source (3). Are connected in series with each other and have a directivity to be conducted by a drive signal of the second switching element (Q2), and a series circuit of the second and fourth diodes (D2, D4) or the An inverter circuit device characterized in that a sixth diode (D6) is connected in antiparallel to the second diode (D2).

8. A DC power supply (40) and a switching element (45) connected between one end and the other end of the DC power supply (40) through a primary winding (44) of a transformer (43). A drive circuit for supplying an ON / OFF drive signal to the control terminal of the switching element (45), and ON blocking means (56, 57, 58, or for blocking ON of the switching element by the drive signal). 56, 57, 61) and a capacitor (5) connected in parallel to the switching element (45) through a part (56) of the ON blocking means.
5) and a power conversion circuit device characterized by being configured to bring the on-blocking means into an on-blocking state by charging or discharging the capacitor (C).

9. A DC power supply (40) and a switching element (45) connected between one end and the other end of the DC power supply (40) via a primary winding (44) of a transformer (43). And a drive circuit (51, 52, 60 or 6) for supplying an ON / OFF drive signal to the control terminal of the switching element (45).
0a), an output winding (46) of the transformer (43), a capacitor (55) connected to one end of the switching element (45), the capacitor (55) and the switching element (4).
5) a diode (56) connected to the other end, and a first transistor (57) connected to the control terminal of the switching element (45) and the other end of the switching element (45). ), A collector is connected to the base of the first transistor (57), an emitter is connected to a connection point between the capacitor (55) and the diode (56), and a base is the other end of the power supply (40). And a second transistor (58) connected to the power conversion circuit device.

10. A DC power supply (40) and a switching element (45) connected between one end and the other end of the DC power supply (40) via a primary winding (44) of a transformer (43). And a drive circuit for supplying an ON / OFF drive signal to a control terminal of the switching element (45), an output winding (46) of the transformer (43), and one end of the switching element (45). A capacitor (55), the capacitor (55) and the switching element (4
5) a diode (56) connected to the other end, and a second diode (61) connected between the control terminal of the switching element (45) and the first diode (56). The drive circuit is connected between the control terminal of the switching element (45) and the other end of the power source (40) so as to serve as a path for the discharge current of the capacitor (55), The power conversion circuit device, wherein the diode (56) has a direction in which the charging current of the capacitor (55) can flow.

11. The capacitor (5) according to claim 7,
Instead of causing the discharge current of 5) to flow through the drive circuit, a series circuit of the first and second diodes (56, 61) or a third diode () connected in antiparallel to the first diode (56). 64) A power conversion circuit device characterized in that the power conversion circuit device is configured to flow through the power conversion circuit device.

12. A center of a primary winding (71) of the transformer (70), comprising a DC power supply (1), first and second switching elements (Q1, Q2) and an output transformer (70). One end of the power source (1) is connected to the tap,
The first switching element (Q1) is connected between one end of the secondary winding (71) and the other end of the power supply (1), and the other end of the primary winding (71) and the power supply (1) are connected. ) Is connected to the other end of the second switching element (Q2), and the control terminals of the first and second switching elements (Q1, Q2) are connected to the first and second switching elements (Q1). ,
In an inverter circuit to which first and second drive signal supply circuits (14, 15) for alternately turning on and off Q2) are connected, a capacitor charging diode for the first switching element (Q1) (D1) or a capacitor (C1) connected in parallel via a pn junction, and the capacitor (C1) passing through a portion between one end of the primary winding (71) and a center tap and the power supply (1). Forming a resonance discharge circuit of C1) and the capacitor (C1)
Means (16 or D3, D5 for preventing the first switching element (Q1) from turning on when the discharge current of
) And an inverter circuit device.

13. A series circuit of at least a first switching element (Q1) and a second switching element (Q2) is connected between one end and the other end of a DC power supply, and the first and second switching devices are connected. A half-bridge type, a modified half-bridge type, or a full-bridge type inverter circuit device configured to convert direct current to alternating current by alternately turning on and off the elements (Q1, Q2), wherein The second switching elements (Q1, Q2) are semiconductor switching elements of opposite conductivity types or polarities, and are common control for alternately turning on / off the first and second switching elements (Q1, Q2). Terminal (13a)
Is provided between the control terminals of the first and second switching elements (Q1, Q2) and the NPN transistor (16) and P
A series circuit with an NP-type transistor (17) is connected, and between an interconnection point of the NPN-type transistor (16) and the PNP-type transistor (17) and one end of the first switching element (Q1). A capacitor (C) is connected to the base of the NPN transistor (16) and the PN.
The base of the P-type transistor (17) is connected to the middle point (8) of the first and second switching elements (Q1, Q2).
An inverter circuit device characterized by being connected to.