JPS6361698B2 - - Google Patents

Info

Publication number
JPS6361698B2
JPS6361698B2 JP59229112A JP22911284A JPS6361698B2 JP S6361698 B2 JPS6361698 B2 JP S6361698B2 JP 59229112 A JP59229112 A JP 59229112A JP 22911284 A JP22911284 A JP 22911284A JP S6361698 B2 JPS6361698 B2 JP S6361698B2
Authority
JP
Japan
Prior art keywords
input
status information
polling
output
host processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59229112A
Other languages
Japanese (ja)
Other versions
JPS61107455A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59229112A priority Critical patent/JPS61107455A/en
Publication of JPS61107455A publication Critical patent/JPS61107455A/en
Publication of JPS6361698B2 publication Critical patent/JPS6361698B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 (A) 産業上の利用分野 本発明は、ポーリング制御方式、特にホスト処
理装置が所定のタイミングで繰辺しポーリングを
行うポーリング制御方式において、ポーリングに
対応してステータス情報を返送すべき入出力デバ
イスからのあるべきステータス情報を当面返送で
きない場合に、入出力制御装置が擬似ステータス
情報を返送するようにしたポーリング制御方式に
関するものである。
[Detailed Description of the Invention] (A) Industrial Application Field The present invention provides a polling control method, particularly a polling control method in which a host processing device performs repeated polling at a predetermined timing. The present invention relates to a polling control method in which an input/output control device returns pseudo status information when it is not possible to return desired status information from an input/output device for the time being.

(B) 従来の技術と発明が解決しようとする問題点 複数台の入出力デバイスが接続される入出力制
御装置に対して、ホスト処理装置が個々の入出力
デバイスに対応したポーリングを発し、入出力制
御装置経由で個々の入出力デバイスからのステー
タス情報を返送することが行われている。
(B) Problems to be solved by the prior art and the invention For an input/output control device to which multiple input/output devices are connected, a host processing device issues polling corresponding to each input/output device, and performs input/output control. Status information from individual input/output devices is sent back via the output control device.

このようなポーリング制御においては、入出力
デバイスおよび/または入出力制御装置が命令実
行中などのために所定の期間内でステータス情報
を返送できなくなるような場合を考慮して、ポー
リングの周期が定められる。しかし、このように
すると、実行時間の長い命令を実行することがあ
る場合には、ポーリング周期を非所望に長く設定
することが必要となる。
In such polling control, the polling cycle is determined in consideration of cases where the input/output device and/or input/output control device is unable to return status information within a predetermined period due to execution of an instruction, etc. It will be done. However, in this case, if an instruction with a long execution time is sometimes executed, it becomes necessary to set the polling cycle to be undesirably long.

(C) 問題点を解決するための手段 本発明は、上記の点を解決しようとするもので
あり、あるべきステータス情報を返送することが
困難な事情にあるとき、入出力制御装置がホスト
処理装置に対して擬似ステータス情報を返送する
ようにし、ポーリング周期が非所望に長くなるこ
とがないようにしている。そしてそのため、本発
明のポーリング制御方式は、複数の入出力デバイ
スが接続される入出力制御装置をそなえると共
に、当該入出力制御装置に対して所定のタイミン
グで繰返しポーリングを行うホスト処理装置を有
するデータ処理システムにおいて、上記入出力制
御装置は、上記夫々の入出力デバイスに対して制
御信号を送出する制御部をそなえると共に、上記
ポーリングに対応して上記夫々の入出力デバイス
に対して当該ポーリングを転送するポーリング転
送部、当該ポーリングに対応して上記夫々の入出
力デバイスからのステータス情報を上記ホスト処
理装置側へ転送するステータス情報転送部、上記
夫々の入出力デバイスからの少なくとも直前のス
テータス情報を各入出力デバイス毎に保持するス
テータス・メモリ、および上記ホスト処理装置か
らの入出力デバイスに対するポーリングに対応し
て当該入出力デバイスからの上記ステータス情報
を返送し得ない状態にあるとき上記ステータス・
メモリ上の当該入出力デバイスに対応する擬似ス
テータス情報を上記ホスト処理装置側へ返送する
擬似ステータス情報返送機能をそなえ、上記ホス
ト処理装置は返送されてきたステータス情報また
は擬似ステータス情報にもとづいてポーリング処
理を行うようにしたことを特徴としている。以
下、図面を参照しつつ説明する。
(C) Means for solving the problem The present invention is an attempt to solve the above problem, and when it is difficult to return the desired status information, the input/output control device Pseudo status information is sent back to the device to prevent the polling cycle from becoming undesirably long. Therefore, the polling control method of the present invention includes an input/output control device to which a plurality of input/output devices are connected, and a data processing device that has a host processing device that repeatedly polls the input/output control device at a predetermined timing. In the processing system, the input/output control device includes a control unit that sends a control signal to each of the input/output devices, and transfers the polling to each of the input/output devices in response to the polling. a polling transfer unit that transfers status information from each of the input/output devices to the host processing device in response to the polling; a status information transfer unit that transfers at least the most recent status information from each of the input/output devices to the host processing device; The status memory held for each input/output device, and when the above status information from the input/output device cannot be returned in response to polling of the input/output device from the host processing unit, the above status memory is stored.
Equipped with a pseudo status information return function that returns pseudo status information corresponding to the relevant input/output device on the memory to the host processing device, and the host processing device performs polling processing based on the returned status information or pseudo status information. The feature is that it is designed to do the following. This will be explained below with reference to the drawings.

(D) 実施例 第1図は本発明において行われるポーリング制
御の一実施例態様を説明する説明図、第2図は本
発明に用いられる入出力制御装置の一実施例要部
構成を示す。
(D) Embodiment FIG. 1 is an explanatory diagram illustrating an embodiment of polling control performed in the present invention, and FIG. 2 shows a main part configuration of an embodiment of an input/output control device used in the present invention.

第1図図示の場合、入出力デバイスが#1ない
し#4として示す如く4台存在し、各デバイスに
対して実線で示す如く所定の周期でポーリング1
A,2A,3A,4A,1B,2B……がかけら
れ、応答ステータス情報1A,2A,3A,4
A,1B……が図示点線矢印にてポイントするよ
うに返送されるものとして示されている。このよ
うなポーリング制御が行われている状態の下で、
今仮にポーリング1B,2B,3Bがかけられた
際に図示「命令実行」の如く入出力制御装置が命
令を実行中であつて、本来のステータス情報2
B,3Bを返送できないことが生じたとする。本
発明の場合には、このような場合に、デバイス
#2に対応するステータス情報として一周期前の
ステータス情報2A(本発明にいう擬似ステータ
ス情報に相当する)を返送し、またデバイス#3
に対応して同じく擬似ステータス情報3Aを返送
するようにする。
In the case shown in Figure 1, there are four input/output devices as shown by #1 to #4, and each device is polled at a predetermined period as shown by the solid line.
A, 2A, 3A, 4A, 1B, 2B... is applied, and response status information 1A, 2A, 3A, 4
A, 1B, . . . are shown as being returned as indicated by dotted line arrows. Under such polling control conditions,
Now, suppose that when polling 1B, 2B, and 3B are applied, the input/output control device is executing an instruction as shown in the diagram "instruction execution", and the original status information 2
Suppose that it becomes impossible to return B and 3B. In the case of the present invention, in such a case, status information 2A (corresponding to pseudo status information according to the present invention) from one cycle before is returned as the status information corresponding to device #2, and
In response to this, pseudo status information 3A is also sent back.

このようにすることによつて、たまたま発生す
る可能性のある「命令実行」などのために、ポー
リング周期を非所望に長くとることを必要としな
いものとなる。
By doing so, it is not necessary to make the polling cycle undesirably long due to "instruction execution" that may occur by chance.

第2図において、1は入出力制御装置、2は制
御部、3はステータス・メモリ、4,5は夫々セ
レクタを表している。なお図示ルートAはポーリ
ング転送部に対応する転送ルート、図示ルートB
は制御信号を転送するルート、図示ルートCはス
テータス情報転送部に対応する転送ルート、図示
ルートDは擬似ステータス情報返送機能に対応す
るルートを表している。
In FIG. 2, 1 is an input/output control device, 2 is a control section, 3 is a status memory, and 4 and 5 are selectors, respectively. Note that illustrated route A is a transfer route corresponding to the polling transfer section, and illustrated route B is
indicates a route for transferring control signals, illustrated route C indicates a transfer route corresponding to the status information transfer section, and illustrated route D indicates a route corresponding to the pseudo status information return function.

図において、ホスト処理装置側からのポーリン
グが第1図に示した如く所定のタイミングで繰返
し発せられるとき、入出力制御装置1はセレクタ
4を介して下位の入出力デバイス側に転送する。
これに対応して、所定の入出力デバイス側から当
該時点の自己のステータス情報が返送されてく
る。このとき、入出力制御装置1内においては、
当該ステータス情報を各入出力デバイス対応にス
テータス・メモリ3上に格納する(過去のステー
タス情報の上にオーバ・ライトする)と共に、上
記返送されてきたステータス情報をセレクタ5を
介してホスト処理装置側へ転送する。
In the figure, when polling from the host processing device side is repeatedly issued at a predetermined timing as shown in FIG.
Correspondingly, a predetermined input/output device returns its own status information at that point in time. At this time, in the input/output control device 1,
The status information is stored in the status memory 3 corresponding to each input/output device (overwriting past status information), and the returned status information is sent to the host processing device side via the selector 5. Transfer to.

通常は上述の如き形でポーリング制御が実行さ
れてゆくが、第1図図示のポーリング1B,2
B,3Bに示す如く、入出力制御装置1において
「命令実行」などのために、あるべきステータス
情報2B,3Bをホスト処理装置側に返送できな
いことが生じたとする。この場合の状況について
は、制御部2が把握しており、制御部2からの指
示(図示せず)にもとづいて、ステータス・メモ
リ3に格納されている過去のステータス情報2
A,3A(本発明にいう擬似ステータス情報に相
当する)を読出し、セレクタ5を介して(ルート
Dによつて)ホスト処理装置側へ上記ポーリング
2Bや3Bに対応するものとして返送するように
する。
Normally, polling control is executed in the manner described above, but the polling control shown in FIG.
As shown in B and 3B, it is assumed that the input/output control device 1 is unable to return the status information 2B and 3B to the host processing device side due to "instruction execution" or the like. The situation in this case is known to the control unit 2, and based on instructions (not shown) from the control unit 2, past status information stored in the status memory 3
A and 3A (corresponding to the pseudo status information according to the present invention) are read and sent back to the host processing device side via the selector 5 (via route D) as corresponding to the polling 2B and 3B. .

(E) 発明の効果 以上説明した如く、本発明によれば、ホスト処
理装置においては、所定のタイミングをもつて繰
返しポーリングを発していれば足りかつ当該ポー
リングの周期を非所望に長くとるようにする必要
もなくなる。
(E) Effects of the Invention As explained above, according to the present invention, it is sufficient for the host processing device to repeatedly issue polling at a predetermined timing, and the polling cycle can be made undesirably long. There's no need to do that.

なお、上記ポーリングに対応するステータス情
報の返送が非所望に遅延するとホスト処理装置側
でタイム・オーバ状態となるが、本発明の場合の
如く例えば直前のステータス状報を返送するよう
にすれば上記タイム・オーバの発生をなくしかつ
入出力デバイス側のステータスが極端なものとな
ることもない。第1図図示の場合について言え
ば、入出力デバイス#2については、ホスト処理
装置側でステータス情報2A,2A,2Cと受信
することとなるが、言うまでもなく、このように
なつたとしてもポーリングの周期が適正に選ばれ
ていて、ステータス情報2Bが欠落したことによ
つて生じる問題はないようにされている。
Note that if the return of the status information corresponding to the polling is undesirably delayed, a time-out condition will occur on the host processing device side, but if, for example, the immediately preceding status information is returned as in the case of the present invention, the above-mentioned situation can be avoided. This eliminates the occurrence of time overs and prevents the status of the input/output device from becoming extreme. In the case shown in Figure 1, for input/output device #2, the host processing device receives status information 2A, 2A, and 2C, but needless to say, even if this happens, polling cannot be performed. The period has been chosen appropriately so that there are no problems caused by missing status information 2B.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明において行われるポーリング制
御の一実施例態様を説明する説明図、第2図は本
発明に用いる入出力制御装置の一実施例要部構成
を示す。 図中、1は入出力制御装置、2は制御部、3は
ステータス・メモリ、4,5は夫々セレクタ、A
はポーリング転送部に対応するルート、Bは制御
信号を転送するルート、Cはステータス情報転送
部に対応するルート、Dは擬似ステータス情報返
送機能に対応するルートを表している。
FIG. 1 is an explanatory diagram illustrating an embodiment of polling control performed in the present invention, and FIG. 2 shows a main part configuration of an embodiment of an input/output control device used in the present invention. In the figure, 1 is an input/output control device, 2 is a control unit, 3 is a status memory, 4 and 5 are selectors, and A
denotes a route corresponding to the polling transfer section, B a route for transferring a control signal, C a route corresponding to a status information transfer section, and D a route corresponding to a pseudo status information return function.

Claims (1)

【特許請求の範囲】[Claims] 1 複数の入出力デバイスが接続される入出力制
御装置をそなえると共に、当該入出力制御装置に
対して所定のタイミングで繰返しポーリングを行
うホスト処理装置を有するデータ処理システムに
おいて、上記入出力制御装置は、上記夫々の入出
力デバイスに対して制御信号を送出する制御部を
そなえると共に、上記ポーリングに対応して上記
夫々の入出力デバイスに対して当該ポーリングを
転送するポーリング転送部、当該ポーリングに対
応して上記夫々の入出力デバイスからのステータ
ス情報を上記ホスト処理装置側へ転送するステー
タス情報転送部、上記夫々の入出力デバイスから
の少なくとも直前のステータス情報を各入出力デ
バイス毎に保持するステータス・メモリ、および
上記ホスト処理装置からの入出力デバイスに対す
るポーリングに対応して当該入出力デバイスから
の上記ステータス情報を返送し得ない状態にある
とき上記ステータス・メモリ上の当該入出力デバ
イスに対応する擬似ステータス情報を上記ホスト
処理装置側へ返送する擬似ステータス情報返送機
能をそなえ、上記ホスト処理装置は返送されてき
たステータス情報または擬似ステータス情報にも
とづいてポーリング処理を行うようにしたことを
特徴とするポーリング制御方式。
1. In a data processing system that includes an input/output control device to which a plurality of input/output devices are connected, and a host processing device that repeatedly polls the input/output control device at a predetermined timing, the input/output control device is , a control unit that sends a control signal to each of the input/output devices, and a polling transfer unit that transfers the polling to each of the input/output devices in response to the polling; a status information transfer unit that transfers status information from each of the input/output devices to the host processing device; a status memory that retains at least the previous status information from each of the input/output devices for each input/output device; , and a pseudo status corresponding to the input/output device in the status memory when the host processing unit is in a state where the status information cannot be returned from the input/output device in response to polling of the input/output device. A polling control characterized in that a pseudo status information return function is provided to send information back to the host processing device side, and the host processing device performs polling processing based on the returned status information or pseudo status information. method.
JP59229112A 1984-10-31 1984-10-31 Polling control system Granted JPS61107455A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59229112A JPS61107455A (en) 1984-10-31 1984-10-31 Polling control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59229112A JPS61107455A (en) 1984-10-31 1984-10-31 Polling control system

Publications (2)

Publication Number Publication Date
JPS61107455A JPS61107455A (en) 1986-05-26
JPS6361698B2 true JPS6361698B2 (en) 1988-11-30

Family

ID=16886929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59229112A Granted JPS61107455A (en) 1984-10-31 1984-10-31 Polling control system

Country Status (1)

Country Link
JP (1) JPS61107455A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797387B2 (en) * 1991-11-05 1995-10-18 沖電気工業株式会社 Automatic transaction equipment

Also Published As

Publication number Publication date
JPS61107455A (en) 1986-05-26

Similar Documents

Publication Publication Date Title
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
RU98107133A (en) METHOD AND SYSTEM OF CONTROL OF A DISCOVODE AT A DUPLICATED COMPUTER BLOCK
JPS6361698B2 (en)
US5398233A (en) Method of resetting coupled modules and system using the method
JPH05282244A (en) Information processor
JP2687776B2 (en) Package identification number setting method
JPS6224830B2 (en)
JPS5941214B2 (en) Condition monitoring method
JP2555580B2 (en) Storage device control system
JPH0113575B2 (en)
JPS6125249A (en) Exclusive control system
SU734657A1 (en) Microprocessor communication device
SU1363207A1 (en) Device for distributing problems among processors
JPH03246743A (en) Inter-processor communication system
JPH05314061A (en) Bus interface control system
SU1575191A1 (en) Device for interfacing computer and subscribers
SU1372330A1 (en) Device for connecting microprocessor with external devices
JPS5831437A (en) Data receiver
JPH02121049A (en) Input/output device
JPS6136641B2 (en)
JPS6228837A (en) Interruption signal control system
JPS6053901B2 (en) Inter-processor information transfer method
JPH0253816B2 (en)
JPH0531180B2 (en)
JPS61131156A (en) Multiprocessor system