JPS6360552B2 - - Google Patents
Info
- Publication number
- JPS6360552B2 JPS6360552B2 JP55091848A JP9184880A JPS6360552B2 JP S6360552 B2 JPS6360552 B2 JP S6360552B2 JP 55091848 A JP55091848 A JP 55091848A JP 9184880 A JP9184880 A JP 9184880A JP S6360552 B2 JPS6360552 B2 JP S6360552B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- region
- conductivity type
- base region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は飽和領域に於けるロス電圧（knee）
の低いエピタキシヤル形トランジスタとその製造
方法を提供するものである。
の低いエピタキシヤル形トランジスタとその製造
方法を提供するものである。
従来の構造のトランジスタではコレクタ電流は
コレクタベース接合の直下をサブストレート層を
通つてダイス接着部からコレクタ一端子に流れ
る。なお、PNP型のトランジスタとNPN型トラ
ンジスタでは電流の向きが逆になる。ところで、
トランジスタがエピタキシヤル構造である場合に
は、コレクタ側の直列抵抗のおよその値は空乏層
が拡がりきることなく残存するエピタキシヤル層
部分とサブストレート層と、ダイスボンド部の共
晶半田層の３部分の抵抗の和となる。
コレクタベース接合の直下をサブストレート層を
通つてダイス接着部からコレクタ一端子に流れ
る。なお、PNP型のトランジスタとNPN型トラ
ンジスタでは電流の向きが逆になる。ところで、
トランジスタがエピタキシヤル構造である場合に
は、コレクタ側の直列抵抗のおよその値は空乏層
が拡がりきることなく残存するエピタキシヤル層
部分とサブストレート層と、ダイスボンド部の共
晶半田層の３部分の抵抗の和となる。
第１図は、かかる従来のエピタキシヤルトラン
ジスタの構造を示す断面図であり、図中１は例え
ばＮ型のシリコンサブストレート（シリコン半導
体基板）、２はＮ型シリコンサブストレート１の
上に形成したＮ型高比抵抗エピタキシヤル層、３
は二酸化シリコン等の絶縁膜、４はＰ型ベース領
域、５はベース電極、６はＮ型エミツタ領域そし
て７はエミツタ電極である。
ジスタの構造を示す断面図であり、図中１は例え
ばＮ型のシリコンサブストレート（シリコン半導
体基板）、２はＮ型シリコンサブストレート１の
上に形成したＮ型高比抵抗エピタキシヤル層、３
は二酸化シリコン等の絶縁膜、４はＰ型ベース領
域、５はベース電極、６はＮ型エミツタ領域そし
て７はエミツタ電極である。
ところで、トランジスタの最大定格の１つであ
るコレクタ破壊電圧は空乏層の厚みに関係するた
め、エピタキシヤル層の厚みの決定に際して空乏
層の拡がり及びベース拡散深さに関係する量を考
慮し、余裕をもたせて厚みを決定しているが、実
際にトランジスタを動作させる場合、コレクタ破
壊電圧より十分に低い電圧をコレクタに印加して
動作させるので空乏層はエピタキシヤル層２の一
部にしか拡がらない。このため空乏層の拡がらな
い部分の厚みが大となり、この部分によつて付与
される抵抗が前述した直列抵抗に占める割合が大
きくなるばかりでなく、コレクタ側に大きな直列
抵抗を付与してロス電圧を大きくする要因とな
る。
るコレクタ破壊電圧は空乏層の厚みに関係するた
め、エピタキシヤル層の厚みの決定に際して空乏
層の拡がり及びベース拡散深さに関係する量を考
慮し、余裕をもたせて厚みを決定しているが、実
際にトランジスタを動作させる場合、コレクタ破
壊電圧より十分に低い電圧をコレクタに印加して
動作させるので空乏層はエピタキシヤル層２の一
部にしか拡がらない。このため空乏層の拡がらな
い部分の厚みが大となり、この部分によつて付与
される抵抗が前述した直列抵抗に占める割合が大
きくなるばかりでなく、コレクタ側に大きな直列
抵抗を付与してロス電圧を大きくする要因とな
る。
本発明は、上述したコレクタ側に付与される直
列抵抗を小さくすることのできるエピタキシヤル
形トランジスタ構造とその製造方法を提供するも
のであり、以下に図面を参照して詳しく説明す
る。
列抵抗を小さくすることのできるエピタキシヤル
形トランジスタ構造とその製造方法を提供するも
のであり、以下に図面を参照して詳しく説明す
る。
第２図は本発明のトランジスタの構造例を示す
図であり、第１図で示した従来のトランジスタと
同一の部分には同一の番号を付与している。第１
図で示したトランジスタと相違している点はコレ
クタ領域の一部となるＮ型高比抵抗エピタキシヤ
ル層２の周縁部分で、Ｐ型ベース領域の外側面か
らエピタキシヤル層部分８の厚みに等しい距離ｌ
をへだてた位置に、極めて低い比抵抗を有し、か
つコレクタ領域（エピタキシヤル層）と同じ導電
型の領域９が形成されている点である。この領域
９を形成する方法は従来から知られている拡散又
はイオン注入などのいずれの方法であつてもよ
く、さらにエミツタ形成を行うときに同時に形成
してもよい。そして引き続き通常の工程と全く同
様の工程を経てウエーハに対する処理を完了す
る。トランジスタを組み立てる前にウエフアーの
目切りを行うが、その目切り工程は従来ダイヤモ
ンドスクライバーが使用されていた。本発明では
たとえばレーザースクライバーを用いて目切りを
行う。なお、レーザースクライバーを用いて目切
りを行う場合、溝の深さをエピタキシヤル層２を
貫通し十分にシリコンサブストレート１に達する
深さとすることが重要である。図中１０はかかる
目切り部分である。
図であり、第１図で示した従来のトランジスタと
同一の部分には同一の番号を付与している。第１
図で示したトランジスタと相違している点はコレ
クタ領域の一部となるＮ型高比抵抗エピタキシヤ
ル層２の周縁部分で、Ｐ型ベース領域の外側面か
らエピタキシヤル層部分８の厚みに等しい距離ｌ
をへだてた位置に、極めて低い比抵抗を有し、か
つコレクタ領域（エピタキシヤル層）と同じ導電
型の領域９が形成されている点である。この領域
９を形成する方法は従来から知られている拡散又
はイオン注入などのいずれの方法であつてもよ
く、さらにエミツタ形成を行うときに同時に形成
してもよい。そして引き続き通常の工程と全く同
様の工程を経てウエーハに対する処理を完了す
る。トランジスタを組み立てる前にウエフアーの
目切りを行うが、その目切り工程は従来ダイヤモ
ンドスクライバーが使用されていた。本発明では
たとえばレーザースクライバーを用いて目切りを
行う。なお、レーザースクライバーを用いて目切
りを行う場合、溝の深さをエピタキシヤル層２を
貫通し十分にシリコンサブストレート１に達する
深さとすることが重要である。図中１０はかかる
目切り部分である。
この場合、レーザーの高温により領域９の中の
不純物及びシリコンサブストレート１の中に含ま
れる不純物がレーザカツトするときに再拡散し、
レーザーカツト溝の面に沿つて非常に低い抵抗の
層１１が形成される。例えば１Ωcmのエピタキシ
ヤル層２の場合に、比抵抗が0.1Ωcm以下の薄い
抵抗層１１が形成される。
不純物及びシリコンサブストレート１の中に含ま
れる不純物がレーザカツトするときに再拡散し、
レーザーカツト溝の面に沿つて非常に低い抵抗の
層１１が形成される。例えば１Ωcmのエピタキシ
ヤル層２の場合に、比抵抗が0.1Ωcm以下の薄い
抵抗層１１が形成される。
以上説明した工程を経て完成したトランジスタ
は電流がコレクタベース接合の下面を通つて流れ
るだけでなく、側面（サイドウオール）から低抵
抗の領域９を通過しスクライブ溝の面に沿つて形
成された低抵抗の層１１を通りシリコンサブスト
レート１迄流れる電流通路が生じ、コレクタ側の
直列抵抗が小さくなり、従つて電圧降下（ロス電
圧）も小さくなる。
は電流がコレクタベース接合の下面を通つて流れ
るだけでなく、側面（サイドウオール）から低抵
抗の領域９を通過しスクライブ溝の面に沿つて形
成された低抵抗の層１１を通りシリコンサブスト
レート１迄流れる電流通路が生じ、コレクタ側の
直列抵抗が小さくなり、従つて電圧降下（ロス電
圧）も小さくなる。
さらに、本発明においてコレクタの直列抵抗を
減少する為の構造として第３図のような構造も考
えられる。この構造では低抵抗層１２がサブスト
レート１迄拡散されてつながつている。従つてエ
ミツタ拡散と同時に低抵抗層１２を形成する事が
出来ないため、工程が１つ増加する事になる。ま
た低抵抗層１２の形成にあたり、エピタキシヤル
層２を貫通する迄拡散をしなければならない。す
なわち、この第３図の構造を得るためには、非常
に高温で長時間の拡散を行うためトランジスタ素
子の他の特性への影響が懸念される恐れがある。
減少する為の構造として第３図のような構造も考
えられる。この構造では低抵抗層１２がサブスト
レート１迄拡散されてつながつている。従つてエ
ミツタ拡散と同時に低抵抗層１２を形成する事が
出来ないため、工程が１つ増加する事になる。ま
た低抵抗層１２の形成にあたり、エピタキシヤル
層２を貫通する迄拡散をしなければならない。す
なわち、この第３図の構造を得るためには、非常
に高温で長時間の拡散を行うためトランジスタ素
子の他の特性への影響が懸念される恐れがある。
本発明の特に第２図のトランジスタの構造に於
いてはトランジスタの製造工程を余り変更する事
なしに、コレクタの直列抵抗を減ずる事が可能と
なるのである。
いてはトランジスタの製造工程を余り変更する事
なしに、コレクタの直列抵抗を減ずる事が可能と
なるのである。
従来構造のトランジスタと本発明の構造のトラ
ンジスタの直列抵抗の計算比較例を行つてみる。
エピタキシヤル層の厚みを15ミクロン、比抵抗を
1.0Ωcm（Ｎ型）の材料を用い100ミクロン角のコ
レクタベース接合を持つたトランジスタを考え
る。比抵抗１Ωcmなら、コレクタ・ベース降伏電
圧は50〜70V位であるが、実際の使用状態では電
源電圧を10V印加するものとする。トランジスタ
のベースコレクタ接合深さを５ミクロンとすると
コレクタ・ベース接合からコレクタ側に伸びる空
乏層の距離は約1.5ミクロンである。従つてエピ
タキシヤル層の残りは15−1.5−５＝8.5ミクロン
となる。従つてコレクタ・ベース接合下面の直下
のエピタキシヤル層の抵抗は7.0オームとなる。
但し拡散の横方向に伸びる量は下方向に伸びる量
と等しいと仮定する。これは従来トランジスタ構
造の第１図の場合である。
ンジスタの直列抵抗の計算比較例を行つてみる。
エピタキシヤル層の厚みを15ミクロン、比抵抗を
1.0Ωcm（Ｎ型）の材料を用い100ミクロン角のコ
レクタベース接合を持つたトランジスタを考え
る。比抵抗１Ωcmなら、コレクタ・ベース降伏電
圧は50〜70V位であるが、実際の使用状態では電
源電圧を10V印加するものとする。トランジスタ
のベースコレクタ接合深さを５ミクロンとすると
コレクタ・ベース接合からコレクタ側に伸びる空
乏層の距離は約1.5ミクロンである。従つてエピ
タキシヤル層の残りは15−1.5−５＝8.5ミクロン
となる。従つてコレクタ・ベース接合下面の直下
のエピタキシヤル層の抵抗は7.0オームとなる。
但し拡散の横方向に伸びる量は下方向に伸びる量
と等しいと仮定する。これは従来トランジスタ構
造の第１図の場合である。
本発明のトランジスタ構造ではコレクタ−ベー
ス接合下面とサイドウオールの部分の抵抗であ
る。これらを全て計算すると5.9オームとなり、
約16％直列抵抗が減少する。
ス接合下面とサイドウオールの部分の抵抗であ
る。これらを全て計算すると5.9オームとなり、
約16％直列抵抗が減少する。
このような本発明の構造ではサイドウオールか
らの電流がコレクタの抵抗を下げるのに寄与する
のでサイドウオール周辺長の長い形状のコレク
タ・ベース接合が望ましい。即ち前例と全く同じ
面積のコレクタ・ベース接合で考える。400ミク
ロンと25ミクロンの長さの２辺を持つ四辺形で同
じ計算を行うと直列抵抗は4.5オームとなり、35
％の減少となる。このように本発明によれば前者
で16％、後者で35％もコレクタ層の直列抵抗が減
少する事がわかる。すなわち、本発明のトランジ
スタ構造が大巾にコレクタ抵抗を減少せしめトラ
ンジスタの特性を向上させる事が可能なことは明
らかである。又低抵抗層は拡散又はイオン注入等
の方法で形成するがドープ不純物濃度が１×1019
cm-3より高ければコレクタ層（エピタキシヤル
層）の比抵抗より十分に低くなり、目的を達せら
れる。又濃度が高すぎると結晶中に歪が発生し、
トランジスタの耐圧、ノイズ等の特性に影響を及
ぼすのでサイドウオール部分の不純物濃度は１×
1019〜１×1020cm-3程度が適当である。
らの電流がコレクタの抵抗を下げるのに寄与する
のでサイドウオール周辺長の長い形状のコレク
タ・ベース接合が望ましい。即ち前例と全く同じ
面積のコレクタ・ベース接合で考える。400ミク
ロンと25ミクロンの長さの２辺を持つ四辺形で同
じ計算を行うと直列抵抗は4.5オームとなり、35
％の減少となる。このように本発明によれば前者
で16％、後者で35％もコレクタ層の直列抵抗が減
少する事がわかる。すなわち、本発明のトランジ
スタ構造が大巾にコレクタ抵抗を減少せしめトラ
ンジスタの特性を向上させる事が可能なことは明
らかである。又低抵抗層は拡散又はイオン注入等
の方法で形成するがドープ不純物濃度が１×1019
cm-3より高ければコレクタ層（エピタキシヤル
層）の比抵抗より十分に低くなり、目的を達せら
れる。又濃度が高すぎると結晶中に歪が発生し、
トランジスタの耐圧、ノイズ等の特性に影響を及
ぼすのでサイドウオール部分の不純物濃度は１×
1019〜１×1020cm-3程度が適当である。
以上説明したところから明らかなように、本発
明のエピタキシヤル形トランジスタはコレクタ側
の直列抵抗が通常のエピタキシヤル形トランジス
タにくらべて小さくなり、したがつて飽和領域に
おけるロス電圧を低下させる効果を奏するととも
に、特にレーザを用いたスクライブ法を用いれば
工程を増加させることなく、製造することができ
る。
明のエピタキシヤル形トランジスタはコレクタ側
の直列抵抗が通常のエピタキシヤル形トランジス
タにくらべて小さくなり、したがつて飽和領域に
おけるロス電圧を低下させる効果を奏するととも
に、特にレーザを用いたスクライブ法を用いれば
工程を増加させることなく、製造することができ
る。
第１図は従来構造のトランジスタの断面図、第
２図および第３図は本発明にかかるトランジスタ
の構造を示す断面図である。 １……シリコンサブストレート、２……エピタ
キシヤル層、３……絶縁被膜、４……ベース領
域、５……ベース電極、６……エミツタ領域、７
……エミツタ電極、８……エピタキシヤル層部
分、９，１１，１２……低抵抗領域、１０……目
切り部分。
２図および第３図は本発明にかかるトランジスタ
の構造を示す断面図である。 １……シリコンサブストレート、２……エピタ
キシヤル層、３……絶縁被膜、４……ベース領
域、５……ベース電極、６……エミツタ領域、７
……エミツタ電極、８……エピタキシヤル層部
分、９，１１，１２……低抵抗領域、１０……目
切り部分。
Claims (1)
- 【特許請求の範囲】 １ 一導電型の半導体基板上に形成したこれと同
一導電型の高比抵抗エピタキシヤル層内に、反対
導電型のベース領域が、同ベース領域内へ前記半
導体基板と同一導電型のエミツタ領域がそれぞれ
形成され、さらに前記半導体基板と同一導電型の
高不純物濃度領域が、前記ベース領域を包囲して
前記エピタキシヤル層の基面および側面に沿つて
作り込まれるとともに、同高不純物濃度領域の前
記ベース領域側の端部の位置が、ベース領域直下
の前記半導体基板と同一導電型の高比抵抗エピタ
キシヤル層部分の厚さにほぼ等しい距離だけ前記
ベース領域の側面より離間していることを特徴と
するエピタキシヤル形トランジスタ。 ２ 高不純物濃度領域の不純物濃度が１×1019〜
１×1020cm-3に選定されていることを特徴とする
特許請求の範囲第１項に記載のエピタキシヤル形
トランジスタ。 ３ 一導電型の半導体基板上にこれと同一導電型
の高比抵抗エピタキシヤル層を形成する工程、同
工程で形成したエピタキシヤル層の少くとも２部
分に同エピタキシヤル層とは逆導電型のベース領
域を形成する工程、同工程で形成したベース領域
内ならびに同ベース領域の外側に位置するエピタ
キシヤル層内の、前記ベース領域直下のエピタキ
シヤル層部分の厚さにほぼ等しい距離だけベース
領域の側面から離間する点までの部分を除く残余
の部分全域に半導体基板と同一導電型の不純物を
高濃度に導入し、エミツタ領域ならびに低比抵抗
領域を形成する工程、前記各工程を経た半導電基
板の前記低比抵抗領域の表面上からレーザスクラ
イブ加工を施し、前記エピタキシヤル層を貫通し
底面が半導体基板に達するまでの溝を形成して前
記エピタキシヤル層の側面に低比抵抗領域を形成
する工程および、前記の溝に沿つて半導体基板を
個々のトランジスタ素子に分割する工程を具備す
ることを特徴とするエピタキシヤル形トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9184880A JPS5717170A (en) | 1980-07-04 | 1980-07-04 | Epitaxial type transistor and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9184880A JPS5717170A (en) | 1980-07-04 | 1980-07-04 | Epitaxial type transistor and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5717170A JPS5717170A (en) | 1982-01-28 |
| JPS6360552B2 true JPS6360552B2 (ja) | 1988-11-24 |
Family
ID=14037985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9184880A Granted JPS5717170A (en) | 1980-07-04 | 1980-07-04 | Epitaxial type transistor and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5717170A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6056701U (ja) * | 1983-09-27 | 1985-04-20 | 株式会社アシックス | ソツクス |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119313A (en) * | 1974-08-08 | 1976-02-16 | Takawaki Kiso Koji Kk | Kisokojokuitono oshikomihoho |
-
1980
- 1980-07-04 JP JP9184880A patent/JPS5717170A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5717170A (en) | 1982-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| JPS6229904B2 (ja) | ||
| JPH0732196B2 (ja) | モノリシツク集積電力半導体装置 | |
| US4046605A (en) | Method of electrically isolating individual semiconductor circuits in a wafer | |
| EP0064613A2 (en) | Semiconductor device having a plurality of element units operable in parallel | |
| JPS6360552B2 (ja) | ||
| US5083180A (en) | Lateral-type semiconductor device | |
| JPH05198584A (ja) | バイポーラ集積回路 | |
| JPS5917544B2 (ja) | 半導体集積回路 | |
| EP0837507B1 (en) | A bipolar power transistor with buried base and interdigitated geometry | |
| JPS6133261B2 (ja) | ||
| JP3125401B2 (ja) | 半導体集積回路装置 | |
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPH05864B2 (ja) | ||
| JPS58212159A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS627705B2 (ja) | ||
| JPS5914907B2 (ja) | 双方向負性抵抗半導体素子 | |
| JPS639667B2 (ja) | ||
| JPS6031105B2 (ja) | 半導体装置 | |
| JPH0277173A (ja) | トランジスタ | |
| JPH0412031B2 (ja) | ||
| JPS60192365A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6030106B2 (ja) | 相補型集積回路 |