JPS6360403B2 - - Google Patents
Info
- Publication number
- JPS6360403B2 JPS6360403B2 JP55152216A JP15221680A JPS6360403B2 JP S6360403 B2 JPS6360403 B2 JP S6360403B2 JP 55152216 A JP55152216 A JP 55152216A JP 15221680 A JP15221680 A JP 15221680A JP S6360403 B2 JPS6360403 B2 JP S6360403B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- output
- load
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M3/137—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/142—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明は交流電圧を整流し、その整流出力をサ
イリスタ素子を介して負荷に供給し、前記サイリ
スタの点弧角を制御することにより前記負荷に供
給される電流を制御御する安定化電源において、 大容量電源においても大きなインダクタンスを
必要とせず安価な安定化電源を提供することを目
的とし、 交流電圧を整流する整流回路と、前記整流回路
の一方の極性出力に接続されるそれぞれ異なる抵
抗値を有する複数の抵抗と該抵抗におのおの直列
接続される複数のスイツチング素子とを有し、前
記整流回路の一方の極性出力に接続それぞれ異な
る電圧を設定する手段と、前記整流回路の出力が
前記手段により設定された電圧を超えたときにオ
ン状態となる複数個（Ｋ）個の第１のトランジス
タと、前記第１のトランジスタと前記スイツチン
グ素子の制御入力との間にそれぞれ接続されて成
り、前記接続された第１のトランジスタがオン状
態となつたときにオフ状態となつて前記スイツチ
ング素子を非トリガ状態とする複数（Ｋ）個の第
２のトランジスタと、前記スイツチング素子の共
通の他端と前記整流出力の他の極性出力との間に
並列に接続されるコンデンサとより構成され、前
記コンデンサと並列に負荷を接続するように構成
する。
イリスタ素子を介して負荷に供給し、前記サイリ
スタの点弧角を制御することにより前記負荷に供
給される電流を制御御する安定化電源において、 大容量電源においても大きなインダクタンスを
必要とせず安価な安定化電源を提供することを目
的とし、 交流電圧を整流する整流回路と、前記整流回路
の一方の極性出力に接続されるそれぞれ異なる抵
抗値を有する複数の抵抗と該抵抗におのおの直列
接続される複数のスイツチング素子とを有し、前
記整流回路の一方の極性出力に接続それぞれ異な
る電圧を設定する手段と、前記整流回路の出力が
前記手段により設定された電圧を超えたときにオ
ン状態となる複数個（Ｋ）個の第１のトランジス
タと、前記第１のトランジスタと前記スイツチン
グ素子の制御入力との間にそれぞれ接続されて成
り、前記接続された第１のトランジスタがオン状
態となつたときにオフ状態となつて前記スイツチ
ング素子を非トリガ状態とする複数（Ｋ）個の第
２のトランジスタと、前記スイツチング素子の共
通の他端と前記整流出力の他の極性出力との間に
並列に接続されるコンデンサとより構成され、前
記コンデンサと並列に負荷を接続するように構成
する。
本発明は、交流電圧を整流し、その整流出力を
サイリスタ素子を介して負荷に供給し、前記サイ
リスタの点弧角を制御することにより前記負荷に
供給される電流を制御する安定化電源に関する。
サイリスタ素子を介して負荷に供給し、前記サイ
リスタの点弧角を制御することにより前記負荷に
供給される電流を制御する安定化電源に関する。
サイリスタスイツチング方式によりサイリスタ
の点弧角を制御する安定化電源においてはサイリ
スタがスイツチングする際に急激な電流変化をと
もなわず且つその電流変化を抑圧するためのイン
ダクタンスも必要としない安価な安定化電源が必
要とされる。
の点弧角を制御する安定化電源においてはサイリ
スタがスイツチングする際に急激な電流変化をと
もなわず且つその電流変化を抑圧するためのイン
ダクタンスも必要としない安価な安定化電源が必
要とされる。
サイリスタスイツチング方式によりサイリスタ
の点弧角を制御する従来の安定化電源の１例を第
１図に示す。第１図の安定化電源においては出力
電圧ＶによりサイリスタThpの点弧角を制御する
ものであり出力電圧Ｖが低ければサイリスタThp
の点弧角を小としサイリスタThpからの電流供給
量を大きくする。また出力電圧Ｖが高くなるにし
たがつて点弧角を大として電源供給量を小さくす
る。かくのごとくして出力電圧の安定化がなされ
る。
の点弧角を制御する従来の安定化電源の１例を第
１図に示す。第１図の安定化電源においては出力
電圧ＶによりサイリスタThpの点弧角を制御する
ものであり出力電圧Ｖが低ければサイリスタThp
の点弧角を小としサイリスタThpからの電流供給
量を大きくする。また出力電圧Ｖが高くなるにし
たがつて点弧角を大として電源供給量を小さくす
る。かくのごとくして出力電圧の安定化がなされ
る。
第１図の回路においてはサイリスタがスイツチ
ングする際に急激な電流変化が生じそれによつて
生ずる雑音が負荷回路の誤動作のみならず交流入
力を通じ他の装置へ悪影響をも誘発する。そのた
めその電流変化を抑圧するために図示のごときイ
ンダクタンスL0を必要とする。大容量電源にお
いてはこのインダクタンスが相当に大きなものと
なり電源が高価なものとなる。
ングする際に急激な電流変化が生じそれによつて
生ずる雑音が負荷回路の誤動作のみならず交流入
力を通じ他の装置へ悪影響をも誘発する。そのた
めその電流変化を抑圧するために図示のごときイ
ンダクタンスL0を必要とする。大容量電源にお
いてはこのインダクタンスが相当に大きなものと
なり電源が高価なものとなる。
本発明の目的はかかる大きなインダクタンスを
必要とせず安価な安定化電源を提供することにあ
る。
必要とせず安価な安定化電源を提供することにあ
る。
第２図は本発明の安定化電源を説明するための
図である。図示のごとく整流ブリツジの「＋」出
力に抵抗r1とツエナーダイオードD1の直列回路が
接続されツエナーダイオードの他端はトランジス
タT1のベースに接続される。一方においてトラ
ンジスタT1のエミツタは整流ブリツジの「−」
出力とともに接地されそのコレクタは抵抗r3およ
びr2を介して整流ブリツジの「＋」出力に接続さ
れる。さらに抵抗r3とr2との接続点はトランジス
タT2のベースに接続され、トランジスタT2のエ
ミツタはサイリスタスイツチThの制御ゲートに
またトランジスタT2のコレクタは整流ブリツジ
の「＋」出力線に接続され、サイリスタのカソー
ドはコンデンサＣを介して接地され、コンデンサ
Ｃは負荷に並列に接続される。
図である。図示のごとく整流ブリツジの「＋」出
力に抵抗r1とツエナーダイオードD1の直列回路が
接続されツエナーダイオードの他端はトランジス
タT1のベースに接続される。一方においてトラ
ンジスタT1のエミツタは整流ブリツジの「−」
出力とともに接地されそのコレクタは抵抗r3およ
びr2を介して整流ブリツジの「＋」出力に接続さ
れる。さらに抵抗r3とr2との接続点はトランジス
タT2のベースに接続され、トランジスタT2のエ
ミツタはサイリスタスイツチThの制御ゲートに
またトランジスタT2のコレクタは整流ブリツジ
の「＋」出力線に接続され、サイリスタのカソー
ドはコンデンサＣを介して接地され、コンデンサ
Ｃは負荷に並列に接続される。
第２図のごとく構成された回路において、整流
ブリツジの出力V1がツエナーダイオードD1で規
定される制御電圧VD1を超えるとトランジスタT1
がオン状態、したがつてトランジスタT2がオフ
状態となるためサイリスタThはトリガされない。
制御電圧VD1、整流ブリツジの出力V1および負荷
出力電圧V0の相互関係を第３図に示す。第３図
において出力V1が制御電圧VD1以下の部分をサイ
リスタのトリガ可能期間と称する。この期間では
トランジスタT2がオン状態となつているのでサ
イリスタThのゲートにはトリガ信号が入力され
ている。しかしながらサイリスタが実際に通電を
開始するのはこの期間でかつV0V1である場合
である。そしてこの通電状態はコンデンサＣが充
電されV0＞V1となるまで持続する。この持続期
間が第３図における「サイリスタオン」期間であ
る。すなわち、サイリスタThの方向性から、負
荷側の出力電圧V0が整流ブリツジの出力V1より
も低くなつた時点でサイリスタThより電流が流
れる。
ブリツジの出力V1がツエナーダイオードD1で規
定される制御電圧VD1を超えるとトランジスタT1
がオン状態、したがつてトランジスタT2がオフ
状態となるためサイリスタThはトリガされない。
制御電圧VD1、整流ブリツジの出力V1および負荷
出力電圧V0の相互関係を第３図に示す。第３図
において出力V1が制御電圧VD1以下の部分をサイ
リスタのトリガ可能期間と称する。この期間では
トランジスタT2がオン状態となつているのでサ
イリスタThのゲートにはトリガ信号が入力され
ている。しかしながらサイリスタが実際に通電を
開始するのはこの期間でかつV0V1である場合
である。そしてこの通電状態はコンデンサＣが充
電されV0＞V1となるまで持続する。この持続期
間が第３図における「サイリスタオン」期間であ
る。すなわち、サイリスタThの方向性から、負
荷側の出力電圧V0が整流ブリツジの出力V1より
も低くなつた時点でサイリスタThより電流が流
れる。
また、サイリスタThはコンデンサＣに充電電
流が流れ、コンデンサＣの充電電圧V0が整流ブ
リツジの出力V1よりも高くなつた時点で電流を
流さなくなる。つまり、第３図に示すように、サ
イリスタThは、トリガ状態に移行した後、充電
電圧V0が整流ブリツジの出力V1が一致する迄オ
ン状態となる。
流が流れ、コンデンサＣの充電電圧V0が整流ブ
リツジの出力V1よりも高くなつた時点で電流を
流さなくなる。つまり、第３図に示すように、サ
イリスタThは、トリガ状態に移行した後、充電
電圧V0が整流ブリツジの出力V1が一致する迄オ
ン状態となる。
このように、第２図に示される回路構成では、
サイリスタThがオン状態に移行するのは整流ブ
リツジの出力V1がツエナーダイオードで規定さ
れる制御電圧VD1よりも低くなつている状態で、
且つ負荷側の出力電圧V0と整流ブリツジの出力
V1が一致した時点である。
サイリスタThがオン状態に移行するのは整流ブ
リツジの出力V1がツエナーダイオードで規定さ
れる制御電圧VD1よりも低くなつている状態で、
且つ負荷側の出力電圧V0と整流ブリツジの出力
V1が一致した時点である。
従つて、サイリスタThがオン状態となつても、
負荷側の出力電圧V0と整流ブリツジの出力V1が
一致しているので、コンデンサＣに流れる電流値
は小さく、両者の差が広がるにつれて徐々に大き
くなるようにできるので、前述したような突入電
流とはならない。
負荷側の出力電圧V0と整流ブリツジの出力V1が
一致しているので、コンデンサＣに流れる電流値
は小さく、両者の差が広がるにつれて徐々に大き
くなるようにできるので、前述したような突入電
流とはならない。
しかしながらこの第２図の回路においてはリツ
プル除去用コンデンサＣを相当に大きくしなけれ
ば出力のリツプルを小さくすることができない。
特に負荷が低減した場合において然りである。こ
の不都合を除くために複数個の異なる抵抗と異な
るトリガ制御電圧をもつサイリスタを備えたもの
が本発明である。
プル除去用コンデンサＣを相当に大きくしなけれ
ば出力のリツプルを小さくすることができない。
特に負荷が低減した場合において然りである。こ
の不都合を除くために複数個の異なる抵抗と異な
るトリガ制御電圧をもつサイリスタを備えたもの
が本発明である。
本発明では複数個の異なる抵抗をそなえたサイ
リスタを設けることにより、そのときどきのコン
デンサに流れる電流の大小に応じたサイリスタを
通電させコンデンサの充電量を調節することによ
り、コンデンサＣより流出する電流が少ないほど
制御電圧の高い高抵抗のサイリスタを導電させ
る。これによつて大電流にも対応でき負荷低減時
のリツプルを抑制することができさらに突入電流
も抑制することができる。
リスタを設けることにより、そのときどきのコン
デンサに流れる電流の大小に応じたサイリスタを
通電させコンデンサの充電量を調節することによ
り、コンデンサＣより流出する電流が少ないほど
制御電圧の高い高抵抗のサイリスタを導電させ
る。これによつて大電流にも対応でき負荷低減時
のリツプルを抑制することができさらに突入電流
も抑制することができる。
第４図に本発明にかかる安定化電源の実施例を
示し、第５図はその動作説明図である。
示し、第５図はその動作説明図である。
第４図の回路は第２図の回路例に対して異なる
抵抗R1（第４図の場合はR1＝０である）R2，…
…，RKを有するサイリスタTh1，Th2，……，
ThKを有する。それぞれ抵抗r1a，r1b，……，r1k
を介して整流回路の「＋」出力に接続された各ツ
エナーダイオードD1，D2，……，DKの各サイリ
スタTo1，To2，……，Tokに対する制御電圧VD1，
VD2，……，VDK，をVD1＜VD2＜……＜VDKとな
るように選び、そのときどきのコンデンサＣより
流出する電流すなわち負荷の軽重に応じたサイリ
スタを通電させコンデンサの充電量を調節する。
これによりコンデンサＣより流出する電流が少な
い、すなわち負荷が小さいほど制御電圧の高い、
高抵抗が接続されたサイリスタを導通させる。そ
うするとサイリスタTh1，Th2，……，Thkのト
リガ可能期間は第５図に示すようにサイリスタ
Th1からサイリスタThkに対して順次拡がる。第
５図においてV0（負荷小）、V0（負荷大）とあるの
はコンデンサＣより流出する電流が小もしくは大
なるときにおける出力電圧V0をそれぞれ示す。
抵抗R1（第４図の場合はR1＝０である）R2，…
…，RKを有するサイリスタTh1，Th2，……，
ThKを有する。それぞれ抵抗r1a，r1b，……，r1k
を介して整流回路の「＋」出力に接続された各ツ
エナーダイオードD1，D2，……，DKの各サイリ
スタTo1，To2，……，Tokに対する制御電圧VD1，
VD2，……，VDK，をVD1＜VD2＜……＜VDKとな
るように選び、そのときどきのコンデンサＣより
流出する電流すなわち負荷の軽重に応じたサイリ
スタを通電させコンデンサの充電量を調節する。
これによりコンデンサＣより流出する電流が少な
い、すなわち負荷が小さいほど制御電圧の高い、
高抵抗が接続されたサイリスタを導通させる。そ
うするとサイリスタTh1，Th2，……，Thkのト
リガ可能期間は第５図に示すようにサイリスタ
Th1からサイリスタThkに対して順次拡がる。第
５図においてV0（負荷小）、V0（負荷大）とあるの
はコンデンサＣより流出する電流が小もしくは大
なるときにおける出力電圧V0をそれぞれ示す。
第５図に見られるようにコンデンサＣより流出
する電流が小さい場合は入力半サイクル間の出力
電圧V0の電圧降下が少ないため、低抵抗のサイ
リスタのトリガ可能期間を経過した後V0V1と
なるから実際に通電するのは高抵抗のサイリスタ
である。この高抵抗のサイリスタの制御電圧は低
抵抗のサイリスタのそれよりも高く設定されてい
るから出力電圧も高目のところで推移する。また
サイリスタに直列に接続された高抵抗によりコン
デンサの充電が低抵抗時よりも制限されるから
V0の上昇は抑えられる。すなわちリツプルが少
なくなる。これが第５図における２つのV0の傾
きの違いとなつて表わされる。実際の使用状態に
おいてはサイリスタの数は２〜３個でよく原価も
割合安価で大容量、低リツプル、低雑音電源を得
ることができる。
する電流が小さい場合は入力半サイクル間の出力
電圧V0の電圧降下が少ないため、低抵抗のサイ
リスタのトリガ可能期間を経過した後V0V1と
なるから実際に通電するのは高抵抗のサイリスタ
である。この高抵抗のサイリスタの制御電圧は低
抵抗のサイリスタのそれよりも高く設定されてい
るから出力電圧も高目のところで推移する。また
サイリスタに直列に接続された高抵抗によりコン
デンサの充電が低抵抗時よりも制限されるから
V0の上昇は抑えられる。すなわちリツプルが少
なくなる。これが第５図における２つのV0の傾
きの違いとなつて表わされる。実際の使用状態に
おいてはサイリスタの数は２〜３個でよく原価も
割合安価で大容量、低リツプル、低雑音電源を得
ることができる。
しかるに第４図の電源においても電源投入時に
は出力電圧V0が0VであるからサイリスタTh1を
介して電流が流れ突入電流を完全に抑圧すること
はできない。このような電源に対し電源投入直後
は低抵抗の素子の導通を阻止することにより突入
電流を抑制した回路を第６図に示す。第６図の回
路と第４図の回路との相違点はリレーRLを負荷
に接続しそのノーマルクローズ接点rlをサイリス
タTh1のトリガ回路に付加している点である。す
なわち電源投入後出力V0がリレーRLの感動電圧
に達するまで接点rlは閉じているからサイリスタ
Th1は導通せず突入電流はサイリスタTh2の直列
抵抗R2により抑制される。実際の機器において
は一般に電源投入完了を示す信号が存在するから
それを用いればこの機能のために新たに付加され
る部品はなくなる。また新たにリレーRLが必要
な場合でも従来のごとく電磁接触器を突入電流防
止回路として用いる必要もなく安価な安定化電源
を提供することができる。
は出力電圧V0が0VであるからサイリスタTh1を
介して電流が流れ突入電流を完全に抑圧すること
はできない。このような電源に対し電源投入直後
は低抵抗の素子の導通を阻止することにより突入
電流を抑制した回路を第６図に示す。第６図の回
路と第４図の回路との相違点はリレーRLを負荷
に接続しそのノーマルクローズ接点rlをサイリス
タTh1のトリガ回路に付加している点である。す
なわち電源投入後出力V0がリレーRLの感動電圧
に達するまで接点rlは閉じているからサイリスタ
Th1は導通せず突入電流はサイリスタTh2の直列
抵抗R2により抑制される。実際の機器において
は一般に電源投入完了を示す信号が存在するから
それを用いればこの機能のために新たに付加され
る部品はなくなる。また新たにリレーRLが必要
な場合でも従来のごとく電磁接触器を突入電流防
止回路として用いる必要もなく安価な安定化電源
を提供することができる。
以上詳細に説明したごとく本発明によれば大電
流にも対応でき負荷低減時のリツプルを抑圧する
ことができさらに突入電流を抑制することもでき
る安価な回路を提供できるものであつて本発明に
かかる効果は頗る大である。
流にも対応でき負荷低減時のリツプルを抑圧する
ことができさらに突入電流を抑制することもでき
る安価な回路を提供できるものであつて本発明に
かかる効果は頗る大である。
第１図は従来の安定化電源の１例の回路図、第
２図は本発明にかかる安定化電源を説明するため
の回路図、第３図は第２図の回路の動作説明図、
第４図は本発明にかかる実施例の回路図、第５図
は第４図の回路の動作説明図、第６図は本発明に
かかる実施例の回路図である。 図においてTh，Th1，Th2，…Thkがサイリス
タ、R1，R2，…，Rkが抵抗、D1，D2，…，Dk
がツエナーダイオード、T1，T1a，…，T1b，…，
T1kが第１のトランジスタ、T2，T2a，T2b，T2k
が第２のトランジスタ、Ｃがコンデンサである。
２図は本発明にかかる安定化電源を説明するため
の回路図、第３図は第２図の回路の動作説明図、
第４図は本発明にかかる実施例の回路図、第５図
は第４図の回路の動作説明図、第６図は本発明に
かかる実施例の回路図である。 図においてTh，Th1，Th2，…Thkがサイリス
タ、R1，R2，…，Rkが抵抗、D1，D2，…，Dk
がツエナーダイオード、T1，T1a，…，T1b，…，
T1kが第１のトランジスタ、T2，T2a，T2b，T2k
が第２のトランジスタ、Ｃがコンデンサである。
Claims (1)
- 【特許請求の範囲】 １ 交流電圧を整流する整流回路と、 前記整流回路の一方の極性出力に接続されるそ
れぞれ異なる抵抗値を有する複数の抵抗RK（Ｋ＝
１、２、……Ｋ）と、一方端が前記抵抗RKにお
のおの直列接続される複数のスイツチング素子
ThK（Ｋ＝１、２、……Ｋ）とを有し、 前記整流回路の一方の極性出力に接続されそれ
ぞれ異なる電圧VDK（Ｋ＝１、２、……Ｋ）を設
定する手段と、 前記整流回路の整流出力が前記手段により設定
された電圧VDKを超えたときにオン状態となる複
数（ｋ）個の第１のトランジスタT1K（Ｋ＝１、
２、……Ｋ）と、 前記第１のトランジスタT1Kと前記スイツチン
グ素子ThKの制御入力との間にそれぞれ接続され
て成り、当該接続された第１のトランジスタT1K
がオン状態となつたときにオフ状態となつて前記
スイツチング素子ThKを非トリガ状態とする複数
（Ｋ）個の第２のトランジスタT2K（Ｋ＝１、２、
……Ｋ）と、 前記スイツチング素子の共通の他端と前記整流
出力の他の極性出力との間に並列に接続されるコ
ンデンサＣとより構成され、前記コンデンサと並
列に負荷を接続するようにした安定化電源。 ２ 負荷出力端子間にリレーRLを接続し、該リ
レーRLの接点rlを最小の抵抗値を有するRKが接続
されたスイツチング素子Th1を開閉するように接
続し、前記負荷の出力電圧が一定レベル以上にな
るまであるいは一定の期間前記スイツチング素子
ThKの導通を阻止する特許請求の範囲第１項記載
の安定化電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15221680A JPS5776617A (en) | 1980-10-31 | 1980-10-31 | Stabilized power source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15221680A JPS5776617A (en) | 1980-10-31 | 1980-10-31 | Stabilized power source |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2492888A Division JPS63265314A (ja) | 1988-02-06 | 1988-02-06 | 安定化電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5776617A JPS5776617A (en) | 1982-05-13 |
| JPS6360403B2 true JPS6360403B2 (ja) | 1988-11-24 |
Family
ID=15535608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15221680A Granted JPS5776617A (en) | 1980-10-31 | 1980-10-31 | Stabilized power source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5776617A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4746413B2 (ja) * | 2005-11-28 | 2011-08-10 | 大王製紙株式会社 | 体液吸収性物品 |
-
1980
- 1980-10-31 JP JP15221680A patent/JPS5776617A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5776617A (en) | 1982-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0313827B2 (ja) | ||
| US4464585A (en) | Gate circuit of gate turn-off thyristor | |
| JP3887750B2 (ja) | 突入電流防止回路 | |
| JPS6360403B2 (ja) | ||
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
| JPH058761Y2 (ja) | ||
| JPS6111776Y2 (ja) | ||
| JPH0321182Y2 (ja) | ||
| JPH073833Y2 (ja) | スイッチング電源装置の過電流保護回路 | |
| JPH0530755A (ja) | インバ−タ装置の放電回路 | |
| JPS5842994B2 (ja) | 水平発振回路の電源装置 | |
| JPH0197131A (ja) | スイッチング電源回路 | |
| JPH096441A (ja) | 突入電流防止回路 | |
| JPH07163142A (ja) | スイッチング電源 | |
| JPH0510520Y2 (ja) | ||
| JP2680581B2 (ja) | 電源装置 | |
| JPS63265314A (ja) | 安定化電源 | |
| JP2566289B2 (ja) | 充電回路 | |
| JP2828521B2 (ja) | 誘導負荷の電流制御装置 | |
| KR970005827B1 (ko) | 소프트-스타트(soft-start) 무접점 릴레이 회로 | |
| JPH0258860B2 (ja) | ||
| KR920000816Y1 (ko) | 잔류 소자 전류 차단회로 | |
| JPH0724949Y2 (ja) | スイッチング電源装置 | |
| JP2023124269A (ja) | 突入電流抑制回路及び電源回路 |