JPS6359430U - - Google Patents
Info
- Publication number
- JPS6359430U JPS6359430U JP15226086U JP15226086U JPS6359430U JP S6359430 U JPS6359430 U JP S6359430U JP 15226086 U JP15226086 U JP 15226086U JP 15226086 U JP15226086 U JP 15226086U JP S6359430 U JPS6359430 U JP S6359430U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- response time
- flop
- pulse response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Pulse Circuits (AREA)
Description
第1図は本考案の一実施例の回路図、第2図は
第1図の動作を示す波形図、第3図はIILにお
けるインジエクタ電流とパルス応答時間との周知
の関係を示す特性図、第4図、第6図は従来例の
回路図、第5図、第7図はそれぞれ第4図、第6
図の動作を示す波形図である。 A…入力、B…DタイプフリツプフロツプF1
の出力、C…DタイプフリツプフロツプF2の出
力、OUT…出力、D…ハザード、F1,F2…
Dタイプフリツプフロツプ、G0…AND回路、
G1〜G6…遅延ゲート、I1,I2…インジエ
クタ電流、G0′…AND回路。
第1図の動作を示す波形図、第3図はIILにお
けるインジエクタ電流とパルス応答時間との周知
の関係を示す特性図、第4図、第6図は従来例の
回路図、第5図、第7図はそれぞれ第4図、第6
図の動作を示す波形図である。 A…入力、B…DタイプフリツプフロツプF1
の出力、C…DタイプフリツプフロツプF2の出
力、OUT…出力、D…ハザード、F1,F2…
Dタイプフリツプフロツプ、G0…AND回路、
G1〜G6…遅延ゲート、I1,I2…インジエ
クタ電流、G0′…AND回路。
Claims (1)
- 縦続接続したn個のフリツプフロツプ回路と、
その第1段目のフリツプフロツプ回路の入力信号
と第n段目のフリツプフロツプ回路の出力信号の
ANDを取るAND回路とを設けI2Lを用いた
非同期式カウンターにおいて、前記フリツプフロ
ツプ回路を動作させるインジエクタ電流に対し前
記AND回路を動作させるインジエクタ電流を、
前記フリツプフロツプ回路の各パルス応答時間の
総計よりも前記AND回路のパルス応答時間が大
きくなるように設定したことを特徴とする非同期
式カウンター。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15226086U JPS6359430U (ja) | 1986-10-02 | 1986-10-02 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15226086U JPS6359430U (ja) | 1986-10-02 | 1986-10-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6359430U true JPS6359430U (ja) | 1988-04-20 |
Family
ID=31070078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15226086U Pending JPS6359430U (ja) | 1986-10-02 | 1986-10-02 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6359430U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56149827A (en) * | 1980-04-23 | 1981-11-19 | Fujitsu Ltd | 90 phase difference signal generating circuit |
JPS58191521A (ja) * | 1982-04-26 | 1983-11-08 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ラツチ回路 |
-
1986
- 1986-10-02 JP JP15226086U patent/JPS6359430U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56149827A (en) * | 1980-04-23 | 1981-11-19 | Fujitsu Ltd | 90 phase difference signal generating circuit |
JPS58191521A (ja) * | 1982-04-26 | 1983-11-08 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ラツチ回路 |