JPS6355720B2

JPS6355720B2 -

Info

Publication number: JPS6355720B2
Application number: JP55173958A
Authority: JP
Inventors: Naoki Inagaki; Kazumasa Fukushima
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1980-12-10
Filing date: 1980-12-10
Publication date: 1988-11-04
Also published as: JPS5797595A

Description

【発明の詳細な説明】本発明は音声合成装置に於ける無音区間処理方
式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a silent section processing method in a speech synthesis device.

近年、音声合成処理技術の発展および集積回路
技術の発展により、各種の音声合成装置が開発さ
れまた実用化されている。このような音声合成装
置は、一般に音声合成の為のデータ（例えばパー
コール方式では、Ｋパラメータ等）を記憶するメ
モリ例えばROM（リードオンリメモリ）を有し、
このROMに記憶されたデータを合成回路（例え
ばデイジタルフイルタ）に供給して、所望の音声
信号を得るようになつている。 In recent years, with the development of speech synthesis processing technology and integrated circuit technology, various speech synthesis devices have been developed and put into practical use. Such a speech synthesis device generally has a memory such as a ROM (read-only memory) for storing data for speech synthesis (for example, K parameters in the Percall method),
The data stored in this ROM is supplied to a synthesis circuit (for example, a digital filter) to obtain a desired audio signal.

しかして、音声合成の際に、必ず存在するのが
無音区間である。このような無音区間に対し、特
に合成回路では処理がなされておらず、専らこの
合成回路を制御するCPU（中央処理装置）で制御
されるのが一般的であつた。 Therefore, silent sections always exist during speech synthesis. Generally, no processing was performed in the synthesis circuit for such silent sections, and the synthesis circuit was controlled exclusively by a CPU (central processing unit).

しかしながら、上述の如き無音区間、特に短い
無音区間、例えば「オハヨウゴザイマス」という
音声の「オハヨウ」と「ゴザイマス」との間のよ
うな数十ミリ秒から数百ミリ秒程度の無音区間は
CPUの負担を軽減する為にも、合成回路内で制
御されることが望ましい。 However, the above-mentioned silent intervals, especially short silent intervals, such as the silent interval between tens of milliseconds and hundreds of milliseconds, such as between "Ohayo" and "Gozaimas" in the voice "Ohayo gozaimasu"
In order to reduce the load on the CPU, it is desirable to control this within the synthesis circuit.

本発明は、上記の点に鑑みてなされたもので、
音源部内にあり有音区間ではピツチ周期をカウン
トする計数回路を、無音区間において無音区間長
をカウントする計数回路として使用し、この計数
回路が無音区間長をカウントしている間、無音状
態とするようにした音声合成装置に於ける無音区
間処理方式を提供することを目的とする。 The present invention has been made in view of the above points, and
A counting circuit that is located in the sound source section and counts pitch cycles during a sound section is used as a counting circuit that counts the length of a silent section during a silent section, and while this counting circuit is counting the length of a silent section, there is no sound. It is an object of the present invention to provide a silent section processing method in a speech synthesizer as described above.

以下、本発明の一実施例を図面を参照して詳細
に説明する。 Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第１図は、本実施例の回路構成を示すもので、
図中１は、本実施例の音声合成装置を制御する為
のCPUである。このCPU１には、外部のメモリ、
例えばROMから音源情報、即ち、有声／無声の
判別データ、ピツチ周期データとフイルタ情報即
ち、本実施例の音声合成装置をパーコール方式に
て構成する場合は、Ｋパラメータ等とが供給され
るほか、外部より如何なる音声を出力すべきなの
かを示す各種指令が与えられる。 FIG. 1 shows the circuit configuration of this embodiment.
1 in the figure is a CPU for controlling the speech synthesis device of this embodiment. This CPU1 has external memory,
For example, the ROM supplies sound source information, that is, voiced/unvoiced discrimination data, pitch period data, and filter information, that is, when the speech synthesis device of this embodiment is configured using the Percall method, the K parameter, etc. Various commands indicating what kind of sound should be output are given from the outside.

そして、このCPU１は、音源部２に対し、有
音区間ではピツチ周期を示すカウントデータ、無
音区間では無音区間長を示すカウントデータをバ
スラインB₁を介して供給する。そして、このカ
ウントデータは、カウンタ３にセツトされる。更
にこのカウンタ３のクロツク入力端子CLKには、
CPU１から与えられるフレームクロツク（例え
ば10ミリ秒毎のクロツク）がアンドゲート４を介
し、オアゲート５を介して与えられるか、あるい
は、サンプリングクロツク（例えば100マイクロ
秒毎のクロツク）が、アンドゲート６及びオアゲ
ート５を介して与えられる。 Then, the CPU 1 supplies the sound source section 2 with count data indicating a pitch period in a sound section and count data indicating a silent section length in a silent section via the bus line _B1 . This count data is then set in the counter 3. Furthermore, the clock input terminal CLK of this counter 3 is
Either the frame clock (for example, a clock every 10 milliseconds) given from the CPU 1 is given through the AND gate 4 and the OR gate 5, or the sampling clock (for example, a clock every 100 microseconds) is given through the AND gate 4. 6 and the OR gate 5.

即ち、カウンタ３には上記フレームクロツクと
サンプリングクロツクのいずれかが選択的に与え
られるが、その制御を行うのがＲ−Ｓフリツプフ
ロツプ７である。即ち、このフリツプフロツプ７
のリセツト端子Ｒには、CPU１からの無音区間
指令が印加され、セツト端子Ｓには、フリツプフ
ロツプ７のリセツト出力と上記カウンタ３のキ
ヤリー出力が供給されるアンドゲート８の出力が
印加される。更に、このアンドゲート８出力は、
無音区間終了指令としてCPU１に与えられる。 That is, either the frame clock or the sampling clock is selectively applied to the counter 3, and the R-S flip-flop 7 controls the clock. That is, this flip-flop 7
A silent interval command from the CPU 1 is applied to the reset terminal R of the , and an output of the AND gate 8 to which the reset output of the flip-flop 7 and the carry output of the counter 3 are supplied is applied to the set terminal S. Furthermore, this AND gate 8 output is
This is given to the CPU 1 as a silent section end command.

しかして、上記フリツプフロツプ７のセツト出
力Ｑが“１”の場合は当該フレームが有音区間と
いうことを示しており、上記アンドゲート６へ
“１”信号を供給するほか、後述する音源回路９
の各ビツト出力が供給されるアンドゲート１０−
１〜１０−ｎの一端にも上記“１”信号を供給す
る。また、フリツプフロツプ７のリセツト出力
が“１”の場合は無音区間ということを示してお
り、上記アンドゲート４およびアンドゲート８へ
“１”信号を供給する。 When the set output Q of the flip-flop 7 is "1", it indicates that the frame is a sound section, and in addition to supplying a "1" signal to the AND gate 6, a sound source circuit 9, which will be described later,
AND gate 10- to which each bit output of
The above "1" signal is also supplied to one end of the terminals 1 to 10-n. Further, when the reset output of the flip-flop 7 is "1", it indicates a silent period, and a "1" signal is supplied to the AND gate 4 and the AND gate 8.

カウンタ３は、従つて、有音区間、即ちフリツ
プフロツプ７のセツト出力Ｑが“１”の場合、ピ
ツチ周期毎にキヤリー出力を得、その出力を音源
回路９へ与えると共に、無音区間、即ち、フリツ
プフロツプ７のリセツト出力が“１”の場合、
設定された無音区間長の計数後キヤリー出力を得
ることになる。 Therefore, when the set output Q of the flip-flop 7 is "1" in the sound period, the counter 3 obtains a carry output for each pitch period and supplies the output to the sound source circuit 9, and also outputs the carry output to the sound source circuit 9 during the silent period, that is, when the set output Q of the flip-flop 7 is "1". If the reset output of 7 is “1”,
A carry output is obtained after counting the set silent section length.

そして、音源回路９は、カウンタ３からのキヤ
リー出力のほか、CPU１から有声／無声信号
Ｖ／UVが与えられる。従つて、有声／無声信号
Ｖ／UVが“１”の場合即ち有声音を示す場合
は、上記キヤリー出力の到来毎に有声音源データ
をアンドゲート１０−１〜１０−ｎへパラレルに
出力し、有声／無声信号Ｖ／UVが“０”の場
合、即ち無声音を示す場合は、内部のホワイトノ
イズ発生回路の出力を上記アンドゲート１０−１
〜１０−ｎへパラレルに出力する。 The sound source circuit 9 is supplied with the voiced/unvoiced signal V/UV from the CPU 1 in addition to the carry output from the counter 3. Therefore, when the voiced/unvoiced signal V/UV is "1", that is, when it indicates a voiced sound, the voiced sound source data is outputted in parallel to the AND gates 10-1 to 10-n each time the carry output arrives; When the voiced/unvoiced signal V/UV is "0", that is, when it indicates an unvoiced sound, the output of the internal white noise generation circuit is passed through the AND gate 10-1.
~10-n in parallel.

しかして、このアンドゲート１０−１〜１０−
ｎから出力されるｎビツトデータは音源データと
して、デイジタルフイルタ１１へ送出される。こ
のデイジタルフイルタ１１は、音源部２から与え
られる上記音源データのほか、CPU１からバス
ラインＢ２を介して与えられるＫパラメータ等の
パラメータ情報が供給され、所望の音声データを
得、Ｄ／Ａ変換器に送出し、アナログ信号に変換
して当該音声を放音することになる。 However, this AND gate 10-1 to 10-
The n-bit data output from n is sent to digital filter 11 as sound source data. This digital filter 11 is supplied with parameter information such as the K parameter given from the CPU 1 via the bus line B2 in addition to the above-mentioned sound source data given from the sound source section 2, and obtains desired sound data. The audio is then sent to the computer, converted to an analog signal, and then emitted.

次に、上記実施例の動作につき説明する。第２
図は、上記CPU１の動作を説明する為のフロー
チヤートであり、先ずCPU１では、ステツプ１
にて当該区間（フレーム）が無音区間か否かを判
断する。その判断の結果、当該区間が有音区間で
あると判断されると、「NO」の判断結果が得ら
れ、ステツプS₂に進み有音区間制御を行うことに
なる。 Next, the operation of the above embodiment will be explained. Second
The figure is a flowchart for explaining the operation of the CPU 1. First, the CPU 1 performs step 1.
It is determined whether the section (frame) is a silent section or not. As a result of this determination, if it is determined that the section is a sound section, a "NO" determination result is obtained, and the process advances to step _S2 to perform sound section control.

即ち、カウンタ３には、ピツチ周期を示すカウ
ントデータが与えられ、また、フリツプフロツプ
７は、いまセツト状態であるので、アンドゲート
６に“１”信号を送出することになり、従つて、
カウンタ３のクロツク入力端子CLKには、サン
プリングクロツクが印加される。 That is, the counter 3 is given count data indicating the pitch period, and since the flip-flop 7 is currently in the set state, it will send a "1" signal to the AND gate 6, and therefore,
A sampling clock is applied to the clock input terminal CLK of the counter 3.

その結果、音源回路９には、ピツチ周期毎にキ
ヤリー出力が与えられ、CPU１から供給される
有声／無声信号Ｖ／UVが“１”の場合は、アン
ドゲート１０−１〜１０−ｎを介して有声音源デ
ータが出力されることになる。 As a result, a carry output is given to the sound source circuit 9 for each pitch period, and when the voiced/unvoiced signal V/UV supplied from the CPU 1 is "1", the carry output is given to the sound source circuit 9 via the AND gates 10-1 to 10-n. Then, voiced sound source data is output.

一方、上記有声／無声信号Ｖ／UVが“０”の
場合は、ピツチ周期とは無関係に、音源回路９か
らはホワイトノイズデータがアンドゲート１０−
１〜１０−ｎを介して出力されることになる。 On the other hand, when the voiced/unvoiced signal V/UV is "0", white noise data is transmitted from the sound source circuit 9 to the AND gate 10-, regardless of the pitch period.
1 to 10-n.

そして、デイジタルフイルタ１１では、既にバ
スラインB₂を介してCPU１から与えられている
パラメータ情報に応じて、上記音源データにフイ
ルタをかけ、所望の音声データを順次生成し、
Ｄ／Ａ変換器に供給して音声出力を行う。 Then, the digital filter 11 filters the sound source data according to the parameter information already given from the CPU 1 via the bus line _B2 , and sequentially generates desired sound data.
It is supplied to a D/A converter for audio output.

従つて、ステツプS₂では、CPU１は上記カウ
ンタ３にカウントデータを送出し、有声／無声信
号Ｖ／UVを音源回路９に送出するほか、デイジ
タルフイルタ１１内部のメモリに対し、次のフレ
ームが有音区間の場合はそのフレームのパラメー
タ情報を送出し、記憶せしめる。 Therefore, in step _S2 , the CPU 1 sends the count data to the counter 3, sends the voiced/unvoiced signal V/UV to the sound source circuit 9, and also sends the next frame to the memory inside the digital filter 11. In the case of a sound interval, the parameter information of that frame is sent and stored.

そして、このステツプS₂が終了すると、ステツ
プS₃により、当該フレームの終了を検出する。こ
のステツプS₃は、例えばCPU１内部のカウンタ
により、フレーム時間長をカウントし、そのカウ
ンタからキヤリー信号が出力された際、判断結果
を「YES」として、再び上記ステツプS₁にもど
る。 When this step _S2 is completed, the end of the frame is detected in step _S3 . In step _S3 , for example, a counter inside the CPU 1 counts the frame time length, and when a carry signal is output from the counter, the determination result is set as "YES" and the process returns to step _S1 .

同様にして、ステツプS₁〜S₃を繰返し実行する
ことにより順次各フレーム毎に、ピツチ周期、有
声／無声信号、パラメータ情報等をCPU１は変
更してゆき、それに応じた音声出力を得る。 Similarly, by repeatedly executing steps _S1 to _S3 , the CPU 1 sequentially changes the pitch period, voiced/unvoiced signal, parameter information, etc. for each frame, and obtains a corresponding audio output.

そして、ステツプS₁に於て、無音区間の判断が
なされると、「YES」の判断結果が得られ、ステ
ツプS₄に進む。このステツプS₄ではフリツプフロ
ツプ７をリセツトする為に、無音区間指令を出力
する。その結果、フリツプフロツプ７のリセツト
出カが“１”となり、アンドゲート４を介し
て、カウンタ３にフレームクロツクが与えられる
ことになる。 Then, in step _S1 , when it is determined whether there is a silent section, a ``YES'' determination result is obtained, and the process proceeds to step _S4 . In this step _S4 , a silent interval command is output in order to reset the flip-flop 7. As a result, the reset output of the flip-flop 7 becomes "1", and the frame clock is applied to the counter 3 via the AND gate 4.

次にステツプS₅に進み、無音区間長を示すカウ
ントデータをバスラインB₁を介して、カウンタ
３へ供給することになる。 Next, the process proceeds to step _S5 , where count data indicating the length of the silent section is supplied to the counter ₃ via the bus line B1.

従つて、上記アンドゲート１０−１〜１０−ｎ
は、フリツプフロツプ７のセツト出力Ｑが“０”
となつた為に、全て閉成し、デイジタルフイルタ
１１には音源データが“０”として与えられるこ
とになる。その結果、デイジタルフイルタ１１を
介して出力される音声データはオール“０”とな
り、無音状態となる。 Therefore, the AND gates 10-1 to 10-n
In this case, the set output Q of flip-flop 7 is “0”
Therefore, all of them are closed, and the sound source data is given to the digital filter 11 as "0". As a result, the audio data outputted through the digital filter 11 becomes all "0", resulting in a silent state.

そして、次のステツプS₆に進む。このステツプ
S₆では、必要に応じて、当該無音区間終了後の次
のフレームのパラメータ情報をデイジタルフイル
タ１１内部のメモリに送出し、記憶させるステツ
プである。なお、このステツプS₆の動作は、現在
の無音状態に何ら影響を与えるものでは無いこと
は勿論である。 Then, proceed to the next step _S6 . This step
In _S6 , the parameter information of the next frame after the end of the silent period is sent to the memory inside the digital filter 11 and stored therein, if necessary. It goes without saying that the operation of step _S6 has no effect on the current silent state.

そして、このステツプS₆の終了後、ステツプS₇
に進む。このステツプS₇は、アンドゲート８から
無音区間終了指令の入力がなされるまで、判断結
果「NO」の状態を保持する。 After completing this step _S6 , step _S7
Proceed to. In this step _S7 , the judgment result "NO" is maintained until a silent section end command is input from the AND gate 8.

従つて、カウンタ３に於て、無音区間長がカウ
ントされ、キヤリー出力が得られるまで、無音状
態を保持することになる。 Therefore, the counter 3 counts the length of the silent section, and the silent state is maintained until a carry output is obtained.

そして、上記キヤリー出力がカウンタ３から得
られると、アンドゲート８出力は“１”レベルと
なり、フリツプフロツプ７がセツトされると共
に、CPU１に無音区間終了指令が送出される。
その結果、ステツプS₇の判断結果は「YES」と
なり、ステツプS₂に進む。以下、上記同様にして
有音区間処理を再開することになる。 When the carry output is obtained from the counter 3, the output of the AND gate 8 becomes "1" level, the flip-flop 7 is set, and a silent period end command is sent to the CPU 1.
As a result, the judgment result in step _S7 becomes "YES", and the process proceeds to step _S2 . Thereafter, the sound interval processing will be restarted in the same manner as described above.

なお、上記実施例に於ては、本発明をパーコー
ル方式の音声合成装置に適用したが、LSP（線ス
ペクトル対）方式等、各種方式の音声合成装置に
適用することが出来る。 In the above embodiments, the present invention is applied to a percoll type speech synthesizer, but it can also be applied to various types of voice synthesizers such as an LSP (line spectrum pair) type.

また、本発明は第１図に示す回路構成に限定さ
れるものではなく、要は、有音区間にてピツチ周
期をカウントする計数回路を、無音区間にて当該
無音区間長をカウントするように制御するもので
あれば良い。 Furthermore, the present invention is not limited to the circuit configuration shown in FIG. It is fine as long as it can be controlled.

その他、本発明の要旨を逸脱しない範囲で種々
変形応用可能であることは勿論である。 It goes without saying that various other modifications and applications can be made without departing from the gist of the present invention.

本発明は以上詳細に説明した如く、音源部内に
あり、有音区間ではピツチ周期をカウントする計
数回路を、無音区間において、当該無音区間長を
カウントする計数回路として使用し、この計数回
路が無音区間長をカウントしている間、無音状態
とするようにしたことにより、音声合成を行う際
に含まれる無音区間の処理がCPUの直接的な制
御に基づき行われるものではなくなり、従つて
CPUの負担が軽減され、特にソフトウエアの縮
減を大幅にはかり得るという優れた効果を奏する
ものである。 As explained in detail above, the present invention uses a counting circuit which is located in the sound source section and which counts pitch periods in a sound section as a counting circuit which counts the length of the silent section in a silent section. By creating a silent state while counting the length of the section, processing of the silent section included when performing speech synthesis is no longer performed under direct control of the CPU, and therefore
This has the excellent effect of reducing the burden on the CPU and, in particular, significantly reducing the amount of software.

[Brief explanation of drawings]

第１図は本発明の一実施例を示す回路構成図、
第２図は第１図におけるCPU１の動作を説明す
る為のフローチヤートである。１……CPU、２……音源部、３……カウンタ、
７……フリツプフロツプ、９……音源回路、１０
−１〜１０−ｎ……アンドゲート、１１……デイ
ジタルフイルタ。 FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention;
FIG. 2 is a flowchart for explaining the operation of the CPU 1 in FIG. 1. 1...CPU, 2...Sound source section, 3...Counter,
7...Flip-flop, 9...Sound source circuit, 10
-1 to 10-n...AND gate, 11...Digital filter.

Claims

[Scope of Claims] 1. A control means for outputting information such as a pitch period, parameter information, distinction between sound/no-sound, length of a silent section, etc. regarding the sound to be emitted, and a pitch period supplied from the control means. a counter for counting, a sound source circuit for outputting sound source data in accordance with the count output of the counter, and a digital filter for outputting sound data in accordance with the sound source data from the sound source circuit and parameter information from the control means; means for receiving information indicating a silent interval from the control means and setting the information indicating the length of the silent interval supplied from the control means in the counter to count the length of the silent interval; 1. A silent section processing method in a speech synthesizer, comprising means for stopping output of the audio data while counting the section.